精华内容
下载资源
问答
  • 本文主要介绍上拉电阻和下拉电阻的作用选择,感兴趣的朋友可以看看。
  • 导读: 上拉电阻就是把不确定的信号通过一个电阻钳位在高电平,此电阻还起到限流的作用。同理,下拉电阻是把不确定的信号钳位在低电平。上拉电阻是指器件的输入电流,而下拉指的是输出电流。
  • 上拉电阻就是把不确定的信号通过一个电阻钳位在高电平,此电阻还起到限流的作用。同理,下拉电阻是把不确定的信号钳位在低电平。
  • 上拉电阻:1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低...对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性下级电路的输入特性进行设定,主要需要考虑以下几个因素:
  • 上拉是对器件注入电流,下拉是输出电流 弱强只是上拉电阻的阻值不同,没有什么严格区分 对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流电压的能力是有限的,上拉电阻的功能主要是为集电极开路...

    一、定义:

    上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理! 上拉是对器件注入电流,下拉是输出电流 弱强只是上拉电阻的阻值不同,没有什么严格区分 对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。

    二、应用范围

    1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。

    2、OC门电路必须加上拉电阻,才能使用。

    3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。

    4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。

    5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。

    6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。

    7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。

    8、在数字电路中不用的输入脚都要接固定电平,通过1k电阻接高电平或接地。


    三、阻值的选择原则

    1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。

    2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。

    3、对于高速电路,过大的上拉电阻可能边沿变平缓。综合考虑 以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理.


    对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素:

    1. 驱动能力与功耗的平衡。以上拉电阻为例,一般地说,上拉电阻越小,驱动能力越强,但功耗越大,设计是应注意两者之间的均衡。

    2. 下级电路的驱动需求。同样以上拉电阻为例,当输出高电平时,开关管断开,上拉电阻应适当选择以能够向下级电路提供足够的电流。

    3. 高低电平的设定。不同电路的高低电平的门槛电平会有不同,电阻应适当设定以确保能输出正确的电平。以上拉电阻为例,当输出低电平时,开关管导通,上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

    4. 频率特性。以上拉电阻为例,上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟,电阻越大,延迟越大。上拉电阻的设定应考虑电路在这方面的需求。

    展开全文
  • 一、定义: 1、上拉就是将不确定的信号通过一个电阻嵌位在高电平!... 2、数字电路有三种状态:高电平、低电平、高阻状态,有些应用场合不希望出现高阻状态,可以通过或下拉电阻的方式使处于稳定状态,具体
  • 1、当TTL电路驱动COMS电路时,如果TTL电路输出高电平低于COMS电路最低高电平(一般为3.5V),这时就需要在TTL输出端接上拉电阻,以提高输出高电平值。 2、OC门电路必须加上拉电阻,才能使用。 3、为加大...

    上拉电阻:

    1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。

    2、OC门电路必须加上拉电阻,才能使用。

    3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。

    4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。

    5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。

    6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。

    7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。

    上拉电阻阻值的选择原则包括:

    1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。

    2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。

    3、对于高速电路,过大的上拉电阻可能边沿变平缓。综合考虑

    以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理

    对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素:

    1.驱动能力与功耗的平衡。以上拉电阻为例,一般地说,上拉电阻越小,驱动能力越强,但功耗越大,设计是应注意两者之间的均衡。

    2.下级电路的驱动需求。同样以上拉电阻为例,当输出高电平时,开关管断开,上拉电阻应适当选择以能够向下级电路提供足够的电流。

    3.高低电平的设定。不同电路的高低电平的门槛电平会有不同,电阻应适当设定以确保能输出正确的电平。以上拉电阻为例,当输出低电平时,开关管导通,上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

    4.频率特性。以上拉电阻为例,上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟,电阻越大,延迟越大。上拉电阻的设定应考虑电路在这方面的需求。

    下拉电阻的设定的原则和上拉电阻是一样的。

    OC门输出高电平时是一个高阻态,其上拉电流要由上拉电阻来提供,设输入端每端口不大于100uA,设输出口驱动电流约500uA,标准工作电压是5V,输入口的高低电平门限为0.8V(低于此值为低电平);2V(高电平门限值)。

    选上拉电阻时:

    500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下,此为最小阻值,再小就拉不下来了。如果输出口驱动电流较大,则阻值可减小,保证下拉时能低于0.8V即可。

    当输出高电平时,忽略管子的漏电流,两输入口需200uA

    200uA x15K=3V即上拉电阻压降为3V,输出口可达到2V,此阻值为最大阻值,再大就拉不到2V了。选10K可用。COMS门的可参考74HC系列

    设计时管子的漏电流不可忽略,IO口实际电流在不同电平下也是不同的,上述仅仅是原理,一句话概括为:输出高电平时要喂饱后面的输入口,输出低电平不要把输出口喂撑了(否则多余的电流喂给了级联的输入口,高于低电平门限值就不可靠了)

    在数字电路中不用的输入脚都要接固定电平,通过1k电阻接高电平或接地。

    1. 电阻作用:

    接电组就是为了防止输入端悬空

    减弱外部电流对芯片产生的干扰

    保护cmos内的保护二极管,一般电流不大于10mA ,上拉和下拉、限流

    1. 改变电平的电位,常用在TTL-CMOS匹配

    2. 在引脚悬空时有确定的状态

    3.增加高电平输出时的驱动能力。

    4、为OC门提供电流

    那要看输出口驱动的是什么器件,如果该器件需要高电压的话,而输出口的输出电压又不够,就需要加上拉电阻。

    如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极,或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之,

    尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通!

    2、定义:

    上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!

    上拉是对器件注入电流,下拉是输出电流

    弱强只是上拉电阻的阻值不同,没有什么严格区分

    对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。

    3、为什么要使用拉电阻:

    一般作单键触发使用时,如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状态,必须在IC外部另接一电阻。

    数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!

    一 般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O端口的输出类似与一个三极管的C,当C接通过一个电阻和电源连接 在一起的时候,该电阻成为上C拉电阻,也就是说,如果该端口正常时为高电平,C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻,使该端口平时为低 电平,作用吗:

    比如:当一个接有上拉电阻的端口设为输如状态时,他的常态就为高电平,用于检测低电平的输入。

    上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流,下拉电阻是用来吸收电流的,也就是你同学说的灌电流

    电阻在选用时,选用经过计算后与标准值最相近的一个!

    P0为什么要上拉电阻原因有:

    1. P0口片内无上拉电阻

    2. P0为I/O口工作状态时,上方FET被关断,从而输出脚浮空,因此P0用于输出线时为开漏输出。

    3. 由于片内无上拉电阻,上方FET又被关断,P0输出1时无法拉升端口电平。

    P0是双向口,其它P1,P2,P3是准双向口。

    不错准双向口是因为在读外部数据时要先“准备”一下,为什么要准备一下呢?

    单片机在读准双向口的端口时,现应给端口锁存器赋1,目的是使FET关断,不至于因片内FET导通使端口钳制在低电平。

    上下拉一般选10k!

    芯片的上拉/下拉电阻的作用

    最常见的用途是,假如有一个三态的门带下一级门.如果直接把三态的输出接在下一级的输入上,当三态的门为高阻态时,下一级的输入就如同漂空一样.可能引起逻辑的错误,对MOS电路也许是有破坏性的.所以用电阻将下一级的输入拉高或拉低,既不影响逻辑又保正输入不会漂空.

    改变电平的电位,常用在TTL-CMOS匹配;在引脚悬空时有确定的状态; 为OC门的输出提供电流; 作为端接电阻;在试验板上等于多了一个测试点,特别对板上表贴芯片多的更好,免得割线; 嵌位;

    上、 下拉电阻的作用很多,比如抬高信号峰峰值,增强信号传输能力,防止信号远距离传输时的线上反射,调节信号电平级别等等!当然还有其他的作用了具体的应用方 法要看在什么场合,什么目的,至于参数更不能一概而定,要看电路其他参数而定,比如通常用在输入脚上的上拉电阻如果是为了抬高峰峰值,就要参考该引脚的内 阻来定电阻值的!另外,没有说输入加下拉,输出加上拉的,有时候没了某个目的也可能同时既有上拉又有下拉电阻的!

    加接地电阻--下拉

    加接电源电阻--上拉

    对于漏极开路或者集电极开路输出的器件需要加上拉电阻才可能工作。另外,普通的口,加上拉电阻可以提高抗干扰能力,但是会增加负载。

    电源:+5V

    普通的直立LED,

    共八个,负极分别接到一个大片子的管脚上,

    用多大的上拉电阻合适? 谢谢指教!

    一般LED的电流有几个mA就够了,最大不超过20mA,根据这个你就应该可以算出上拉电阻值来了。

    保险起见,还是让他拉吧,(5-0.7)/10mA=400ohm,差不多吧,不放心就用2k的

    上拉电阻的作用:6N137的的输出三极管C极,如果没有上拉电阻,则该引脚上的电平不会发生随B极电平的高低变化。原因是它没有接到任何电源上。如果接上 了上拉电阻,则B极电平为高时,C极对地导通(相当于开关接通),C极的电压就变低;如B极电压为低,则C极对地关断,C极的电压就升到高电平。为就是上 面说的“将通断转换成高低电平”。你说的51与此图有一定的不同,参照着去理解吧。另外,一般地,C极低电平时器件从外部吸入电流的能力和高电平时向外部 灌出电流的能力是不一样的。器件输出端常有Isink和Isource两个参数,且前者往往大于后者。

    下拉电阻的作用:所见不多,常见的是接到一个器件的输入端,多作为抗干扰使用。这是由于一般的IC的输入端悬空时易受干扰或器件扫描时有间隙泄漏电压而影响电路的性能。后者,我们在某批设备中曾碰到过。

    上拉电阻的阻值主要是要顾及端口的低电平吸入电流的能力。例如在5V电压下,加1K上拉电阻,将会给端口低电平状态增加5mA的吸入电流。在端口能承受的条件下,上拉电阻小一点为好。

    转载于:https://www.cnblogs.com/alanfeng/p/4969964.html

    展开全文
  • NAND用R/B输出作为一种硬件方法标示页操作、擦除随机读等操作完成,平时R/B为高电平状态...R/B引脚端的上拉电阻电路图如下图所示: 图中电容CL值为常量:若器件供电电压为1.8V,则CL=30pF;若供电电压为3.3V
        NAND用R/B输出作为一种硬件方法标示页操作、擦除和随机读等操作的完成,平时R/B为高电平状态,但当NAND进行编程、随机读或擦除操作时变为低电平状态,操作完成后又变为高电平状态。R/B引脚为漏极开路驱动,因此需要接上拉电阻才能把R/B拉回高电平状态。
    
    

    R/B引脚端的上拉电阻电路图如下图所示:

    图中电容CL的值为常量:若器件的供电电压为1.8V,则CL=30pF;若供电电压为3.3V,则CL=50pF。

    R/B引脚的状态图如下图所示:

    我们选用的芯片是3.3V的,所以R/B引脚的高电平判决门限为:Voh=2.4V,低电平判决门限为:Vol=0.4V。

    图中Tf为高电平到低电平的下降时间,Tr为低电平到高电平的上升时间。

    上拉电阻的工作示意图如下所示:

    上拉电阻Rp的阻值选择:

    上拉电阻阻值选择的要求是要满足引脚电平的判决门限,即能把R/B引脚的低电平拉到0.4V以下,也能把高电平拉到2.4V以上,满足判决要求。

    分析上拉电阻电路:

    Rp=(Vcc-Vol)/Iol,

    Iol为output low current(R/B),是电压为Vol时电路中的电流值。对于Vol,必须满足Vol<=0.4V,而电流Iol的最小值为8mA,典型值为10mA。因此Rp的最小值为:

    其中IL为连接到R/B引脚的其他设备的输入总电流,此处无其他设备与R/B相连,故IL=0。

    经计算:Rp(min)=400ohm。

    当R/B端输入高电平时,可把NAND的内阻设为R,则R/B引脚获得的电压Voh为Vcc在R上的分压,由于R的值很大,因此Rp的阻值的上限并不取决于相对于Rp相对于R的大小(即影响R的分压),而是取决于电平的上升沿时间tr。

    Rp阻值的大小会影响到电平的上升沿时间tr,因为上拉电阻Rp与电容CL构成RC电路,存在RC延迟。电平上升沿时间tr与Rp阻值的关系如下图所示:

    延迟时间tr的计算公式为:tr=Rp*CL。

    图中tf基本保持不变的原因是电容CL的放电时间很快,基本不受Rp的影响,因此近似为常数。

    由于Voh=Ibusy*Rp,故随着Rp阻值的升高,电流ibusy逐渐下降,与tr成反比。

    随着Rp阻值的增大,电平上升沿时间会逐渐变长,但tr过大会影响到信号的时序判决,如下图所示:

    在上图中,若R/B引脚的上升沿时间tr大于tRR(Ready to RE Low),则会影响信号速率,导致器件不能正常工作。

    电阻阻值越小,消耗的功率越大;而阻值过大可能不能满足上拉要求。因此,根据经验,选择Rp的阻值为4.7kohm。

    对于电容CL,一般不需要安装,因为容值为50pF,与PCB上的寄生电容大小相当。

    延伸研究:

    上拉电阻的使用范围:
    1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
    2、OC门(集电极开路)电路必须加上拉电阻,才能使用。
    3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
    4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。
    5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。
    6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
    7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。

    上拉电阻的阻值计算
    上拉电阻阻值的选择原则包括:
    1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。
    2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。
    3、对于高速电路,过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素:
    1. 驱动能力与功耗的平衡。以上拉电阻为例,一般地说,上拉电阻越小,驱动能力越强,但功耗越大,设计是应注意两者之间的均衡。
    2. 下级电路的驱动需求。同样以上拉电阻为例,当输出高电平时,开关管断开,上拉电阻应适当选择以能够向下级电路提供足够的电流。
    3. 高低电平的设定。不同电路的高低电平的门槛电平会有不同,电阻应适当设定以确保能输出正确的电平。以上拉电阻为例,当输出低电平时,开关管导通,上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
    4. 频率特性。以上拉电阻为例,上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟,电阻越大,延迟越大。上拉电阻的设定应考虑电路在这方面的需求。
    下拉电阻的设定的原则和上拉电阻是一样的。

    open-drain output实际上是漏极开路输出,简称OD,是在CMOS电路中的。相应的,在TTL电路中,有集电极开路输出(open-collector output),简称OC.

    开漏形式的电路有以下几个特点:
    1. 利用外部电路的驱动能力,减少IC内部的驱动。 或驱动比芯片电源电压高的负载.
    2.可以将多个开漏输出的Pin,连接到一条线上。通过一只上拉电阻,在不增加任何器件的情况下,形成“与逻辑”关系。这也是I2C,SMBus等总线判断总线占用状态的原理。如果作为图腾输出必须接上拉电阻。接容性负载时,下降延是芯片内的晶体管,是有源驱动,速度较快;上升延是无源的外接电阻,速度慢。如果要求速度高电阻选择要小,功耗会大。所以负载电阻的选择要兼顾功耗和速度。
    3. 可以利用改变上拉电源的电压,改变传输电平。例如加上上拉电阻就可以提供TTL/CMOS电平输出等。
    4. 开漏Pin不连接外部的上拉电阻,则只能输出低电平。一般来说,开漏是用来连接不同电平的器件,匹配电平用的。

    正常的CMOS输出级是上、下两个管子,把上面的管子去掉就是OPEN-DRAIN了。这种输出的主要目的有两个:电平转换和线与。
    由于漏级开路,所以后级电路必须接一上拉电阻,上拉电阻的电源电压就可以决定输出电平。这样你就可以进行任意电平的转换了。
    线与功能主要用于有多个电路对同一信号进行拉低操作的场合,如果本电路不想拉低,就输出高电平,因为OPEN-DRAIN上面的管子被拿掉,高电平是靠外接的上拉电阻实现的。(而正常的CMOS输出级,如果出现一个输出为高另外一个为低时,等于电源短路。)
    OPEN-DRAIN提供了灵活的输出方式,但是也有其弱点,就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电,所以当电阻选择小时延时就小,但功耗大;反之延时大功耗小。所以如果对延时有要求,则建议用下降沿输出。

    展开全文
  • 在本篇文章当中,小编将为大家分享关于上拉电阻的一些基础知识与经验,希望能为大家有所帮助。  上拉电阻经验总结  1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V)...
  • 自然就会得到概念,把一个信号通过一个电阻接到高电平,叫作上拉,这个电阻充当的作用就是上拉电阻。 2. 下拉电阻 把一个信号通过一个电阻接到低电平(地),叫作下拉,这个电阻充当的作用就是下拉电阻。 为什么会出
  • 上下电子的作用

    2021-04-22 07:19:03
    上拉电阻和下拉电阻的作用 上拉电阻和下拉电阻的其中一个作用是防止输入端悬空,使其有确定的状态,减弱外部电流对芯片产生的干扰。 上拉就是将不确定的信号通过一个电阻提升为高电平,一般来说上拉电阻越小,驱动...

    本文只做自身学习记录使用
    借鉴1
    借鉴2

    上拉电阻和下拉电阻的作用

    上拉电阻和下拉电阻的其中一个作用是防止输入端悬空,使其有确定的状态,减弱外部电流对芯片产生的干扰

    上拉就是将不确定的信号通过一个电阻提升为高电平,一般来说上拉电阻越小,驱动能力越强,但功耗也越大,同时也需要考虑下级电路对驱动能力的要求,上拉电阻选择的合适才能向下级电路提供足够的电流。另外就是数字电路对高低电平都有一个合适的门槛(零电平门槛)。

    上拉电阻是用来解决总线驱动能力不足时提供电流的,一般说法是拉电流;下拉电阻是用来吸收电流的,也就是所谓的灌电流。一般来说灌电流比拉电流要大,也就是灌电流驱动能力强一些

    上拉电阻

    位置:故需要外加电阻,如果这个电阻的一端连在了vcc上,那这个电阻就是所谓的上拉电阻,它可以帮助管脚肯定处于高电平

    1. 当用TTL电路驱动CMOS电路时,如果TTL电路的输出高电平低于CMOS电路的最低高电平(一般是3~5V),这是就需要在TTL的输出端接上上拉电阻,以提高输出高电平的值。

    2. OC门电路必须加上拉电阻才可以使用

    3. 增大输出引脚的输出能力,有的引脚上也会使用上拉电阻。

    4. 在CMOS芯片上,为了防止静电造成损坏,有的管脚不能悬空,一般接上拉电阻产生降低输出阻抗,提供泄荷通路;

    5. 芯片管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限,增强干扰能力;

    6. 提高总线的抗电磁抗干扰能力,管脚悬空易受外界的电磁干扰。

    在这里插入图片描述

    在这里插入图片描述

    下拉电阻

    如果这个电阻的一端连在了gnd上,那这个电阻就是所谓的下拉电阻,上拉电阻和下拉电阻的目的是帮助电路消灭因为感应电压带来的随机高低电平。

    在这里插入图片描述

    在这里插入图片描述

    电阻的作用

    • 接电组就是为了防止输入端悬空
    • 减弱外部电流对芯片产生的干扰
    • 保护cmos内的保护二极管,一般电流不大于10mA
    • 上拉和下拉、限流
    • 改变电平的电位,常用在TTL-CMOS匹配
    展开全文
  • stm32输入输出模式 ...上拉就是将IO口上不确定信号通过一个上拉电阻把IO上拉为高电平。电阻同时起限流作用。 3. 下拉输入:于上拉相同,只是把IO下拉为低电平。 4. 模拟输入:模拟输入模式下,I/O
  • 这时,在GPIO控制管脚的选择上就要注意了,不能选择Open-Drain类型的管脚,这类管脚起不到控制的作用,如果必须要用的话,就的在管脚外部加上拉电阻,这就增加了硬件上和编程的复杂度。正确的是应该选择Push-Pull...
  • 压力传感器内部结构  微型S梁压力传感器原理...传感器弹性体设计,主要是敏感部分长度|、厚度h、宽度b刚接部位刚度的选择。既要传感器体积小、线性好及适宜灵敏度,还要使刚接部位刚度足够大,在力P作用
  • 该范例设计与实现如下。  (1)CPLD设计  CPLD设计实际上是一个双向多路选择器,主机通过“Select”信号选择SD...因此如2图所示电路设置为开路输出,外部上拉电阻作用。上电时,寄存器AB初始化为“0”。当“Sel
  • imx6ul之gpio与iomux

    千次阅读 2018-11-13 14:50:19
    上拉电阻就是起上拉作用的电阻,就是将一个不确定值引脚通过一个电阻接到高电平上,使该引脚呈现高电平。 iomux 32位软件多路复用控制寄存器 GPIO编程 gpio读模式 读取输入信号编程顺序如下 1.配置IOMUX...
  • GPIO (二) linux gpio

    2019-04-05 00:16:13
    gpio硬件 gpio硬件部分 无非就是上拉下拉,电平,gpio功能,寄存器设置 gpio 功能 可能是普通的gpio ,也可能是 ...芯片内上拉和下拉电阻的作用 GPIO的上拉下拉功能说明 什么是弱上拉、弱下拉,有什么作用 gpio上拉好...
  • 晶振的作用:它结合单片机内部的电路,产生单片机所必须的时钟频率,单 片机的一切指令的执行都是建立在这个基础的,晶振的提供的时钟频率越 高,那单片机的运行速度也就越快。MCS-51 一般晶振的选择范围为1~ 24...
  • 加上拉电阻:为了让其空闲时保持高电平 E2PROM典型产品,AT24C02(256字节)开发板,掉电不丢失。AT24C固定部分为1010,A2:A1,A0来编码,下位形成地址码写话为A0(1010 0000)读话为(1010 0001) ...
  • 基极发射极需要串接电阻,该电阻的作用是在输入呈高阻态时使晶体管可靠截止,极小值是在前级驱动使晶体管饱和时与基极限流电阻分压后能够满足晶体管的临界饱和,实际选择时会大大高于这个极小值,通常外接干扰越小...
  • 基极发射极需要串接电阻,该电阻的作用是在输入呈高阻态时使晶体管可靠截止,极小值是在前级驱动使晶体管饱和时与基极限流电阻分压后能够满足晶体管的临界饱和,实际选择时会大大高于这个极小值,通常外接干扰越小...
  • 对于定时器,主程序是一些程序的初始化比较简单,主要是开中断,开定时器和方式选择等等,遇到中断,和有按键按下就调用显示程序,程序的开始是宏定义,定义管脚的作用和名称,然后是延时程序中断程序和显示程序,在...
  • 对于定时器,我采用了定时器0,主程序是一些程序的初始化比较简单,主要是开中断,开定时器和方式选择等等,遇到中断,和有按键按下就调用显示程序,程序的开始是宏定义,定义管脚的作用和名称,然后是延时程序中断...
  • 数码led摇摇棒研制

    2011-05-20 14:29:32
    P0口的上拉电阻RA1不能少。串在LED公共端二极管D1会产生一定压降,用来保护LED,经实测LED点亮时两端电压为3V左右,在LED安全承受范围内。K1是画面切换开关,用于切换显示不同内容;S1为水银开关。 水银开关...
  • 同时表达多个状态的信息,用量子门对叠加态的作用作为进化操作,能很好地保持种群多样性避免选择压力问题,而且当前最优个体的信息能够 很容易用来引导变异,使得种群以大概率向着优良模式进化,从而实现目标的...
  • 德力西产品说明.pdf

    2019-10-10 18:41:58
     存贮时间超过半年以上变频器,电时应先用调压器逐渐升压,否则有触电爆炸危险。 3. 应在断开电源10分钟后进行维护操作,此时充电指示灯彻底熄灭或确认正负母线电压在36V以下,否则有触电危险。 ...
  • 12. 物体在力的作用下变形,力的作用卸除后,变形即消失,恢复到原来形状尺寸,这种变形是( )。 A、塑性变形 B、弹性变形 C、残余变形 D、应力变形 13. 焊后残留在焊接结构内部的( ),就叫做焊接残余应力。 A、...
  • 基于MCS51单片机温度控制系统

    热门讨论 2009-04-10 19:45:04
    单片机在本作品中起主要的作用,其功能主要是接收FPGA的数据、运算、显示输出控制脉冲。以上几部分在一个周期内顺序执行,如图6所示,一个周期的时间约为0.1秒,即为一个采样周期。对于水温这一时间常数较大的系统...

空空如也

空空如也

1 2 3
收藏数 41
精华内容 16
热门标签
关键字:

上拉电阻的作用和选择