上拉电阻就是把不确定的信号通过一个电阻钳位在高电平，此电阻还起到限流的作用。同理，下拉电阻是把不确定的信号钳位在低电平。上拉电阻是指器件的输入电流，而下拉指的是输出电流。
 
  一、那么在什么时候使用上、下拉电阻呢？ 
 1、当TTL电路驱动CMOS电路时，如果TTL电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 
 2、OC门电路必须加上拉电阻，以提高输出的搞电平值。  
 
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
 
4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻降低输入阻抗，提供泄荷通路。 
 
 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。
 
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
 
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
 
另外，上拉电阻阻值的选择原则包括: 
 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 
 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
 3、对于高速电路，过大的上拉电阻可能边沿变平缓。
 综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理
 
关于上拉电阻，看图。作为输入接VCC等于1，接GND=0。
 
 
 如果按键短路（按下）电阻为零，按键按下，Out=0，当按键断开，Out=？显然当Out悬空输出VCC，这可以用仪表测量，这个VCC就是靠R1“上拉”产生的，顾名思义，R1就是上拉电阻。上拉电阻的大小，取决于输出接负载的需要，通常逻辑电路对高电平输出阻抗很大，要求输出电流很小，在上拉电阻上压降可以忽略，当然上拉电阻不能太大，否则就不能忽略了。
 
 实际电路还有这种结构
 
 这里的R1也是上拉电阻。
 
 关于下拉电阻，用得少，道理和上面一样，只不过通过电阻“下拉”到GND。
 
 单片机P0口输出结构一部分电路类似下图，实际可能用的是场效应管
 
 
 当Q1，Q2分别导通，可以对外输出0和1，当Q1，Q2都不导通时？要想输出1，咋办？外接上拉电阻！
 
   为什么要使用拉电阻？ 
 

         一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平，C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：当一个接有上拉电阻的端口设为输如状态时，他的常态就为高电平，用于检测低电平的输入。上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是灌电流。
      
 
 

 

  
 
 
(一) 在我们讲解P0端口之前我们首先梳理一下各个端口有什么不同之处：
 
P0口有三个功能：
 
1、外部扩展存储器时,当做数据(Data)总线(如图1中的D0~D7为数据总线接口)
 
2、外部扩展存储器时,当作地址(Address)总线(如图1中的A0~A7为地址总线接口)
 
3、不扩展时,可做一般的I/O使用,但内部无上拉电阻,作为输入或输出时应在外部接上拉电阻(后面将详细介绍)。
 
P1口只做I/O口使用：其内部有上拉电阻。
 
P2口有两个功能：
 
1、扩展外部存储器时,当作地址总线使用(如图1中的A8~A15为地址总线接口) 
 
2、做一般I/O口使用,其内部有上拉电阻;
 
P3口有两个功能：
 
除了作为I/O使用外(其内部有上拉电阻),还有一些特殊功能,由特殊寄存器来设置,具体功能请参考我们后面的引脚说明。
 
在介绍这四个I/O口时提到了一个“上拉电阻”那么上拉电阻又是一个什么东东呢？他起什么作用呢？都说了是电阻那当然就是一个电阻啦,当作为输入时,上拉电阻将其电位拉高,若输入为低电平则可提供电流源;所以如果P0口作为输入时,处在高阻抗状态,只有外接一个上拉电阻才能有效。
 

  
 
 
图2(注：该图只是P0口的一位，也就是说P0口有8个相同的这样的结构)
 

  
 
 
图3
 
(二) 由图2可以看出每个P0口都有这些元件：
 
一个锁存器，两个三态输入缓冲器和一个输出驱动电路组成
 
在访问外部存储器时，P0是一个真正的双向口，当P0输出地址/数据信息时，CPU内部法控制电平“1”来打开上面的与门，又使模拟开关MUX把地址/数据信息经过反相器和T1接通(我们称上面的场效应晶体管FET为T1，下面的场效应管FET为T2)；
 
输出的地址/数据信息既通过与门去驱动T1，又通过反相器去驱动T2，是两个FET构成推拉输出电路；
 
1.当P0口作为外部扩展存储器的数据地址总线时：
 
· 若地址数据信息为“0”，那么这个信号就使得T1截止，使T2导通(经过反反相器作用使得T2接收到的信号为“1”，根据场效应晶体管的特性，T2导通)，若T2导通，那么T2的上下两个N极就导通，而发射极(下面的N极)接地信号则为“0”，这样P0口就相当于接收到了“0”信号；
 
· 若地址数据信息输入“1”，则该信号使T2截止，使T1导通，在T1导通情况下，T1的上下N极导通，使得VCC与P0相同，从而输出高电平，即“1”信号；
 
· 若从P0口输入信号，信号从引脚通过输入缓冲器进入内部总线；
 
2.当P0口作为一般I/O口使用时：
 
· CPU内部发布控制信号“0”，封锁与门，使得T1截止，同时使模拟开关MUX把锁存器的非Q端与T2端的栅极接通；
 
· 在P0口作为输出时，由于非Q端和T2的倒相作用，那么内部总线上的信息与到达P0口上的信息是同相的，只要写脉冲加到锁存器的CL端，内部总线上的信息就会P0的引脚上；
 
· 但是由于此时T2为漏极开路输出，所以要外接上拉电阻。
 
· 当P0作为输入时，由于该信号既加到T2又加到下面的三态缓冲器。现在我们假设我们刚刚输出的信号为“0”，也就是输入锁存器的数据为“0”，经过非Q达到T2使T2导通，这样P0引脚上的信号就被T2钳在“0”电平上，这样就使输入的“1”无法读入。那么我们就必须在输入信号前，应该先向锁存器Q端写“1”，非Q就为“0”，使T2截止，这就是所谓的“准双向口”的解释。但是在访问片外存储器时，CPU会自动向锁存器Q写入“1”，所以对用户而言P0口作为数据/地址总线时，是一个真正的双向口。
 
(三) 下面我们说一下为什么要上拉电阻
 

  
 
 
图4
 
由于P0口内部没有上拉电阻，是开漏的，不管它的驱动能力多大，相当于它是没有电源的，需要外部的电路提供，绝大多数情况下P0口是必需加上拉电阻的。作为一般的I/O口时，当P0口用来驱动PNP(如上图4所示)管子的时候，就不需要上拉电阻，因为此时的低电平有效；当P0口用来驱动NPN管子的时候，就需要上拉电阻的，因为此时只有当P0为1时候，才能够使后端导通。
 
其实说白了上拉就是将不确定的信号通过一个电阻钳位在高电平！电阻同时起限流作用！
 
上拉电阻就是从电源高电平引出的电阻接到输出端
 
第一种，如果电平用OC(集电极开路，TTL)或OD(漏极开路，CMOS)输出，那么不用上拉电阻是不能工作的， 这个很容易理解，管子没有电源就不能输出高电平了。(这个就可以解释我们这里的原因)
 
第二种，如果输出电流比较大，输出的电平就会降低(这是电路中已经有了一个上拉电阻的情况下，但是电阻太大，压降太高)，就可以用上拉电阻提供电流分量， 把电平“拉高”。(就是并一个电阻在IC内部的上拉电阻上， 让它的压降小一点)。其实这些都是按需要，工作在线性范围的上拉电阻不能太小，当然也会用这个方式来实现门电路电平的匹配。
 
51系列单片机的P0口作为通用I/O口使用时，内部输出电路为OD(漏极开路，CMOS)，必须外接上拉电阻才能有高电平输出；而P1、P2、P3口内部输出电路中有上拉电阻故不需要接上拉电阻(这里的不需要接上拉电阻是相对而言的，若遇到第二种情况，就需要适当加一个上拉电阻，来减小压降)。

在电路设计中，我们把连接到VCC的电阻叫做上拉电阻，把连接到GND的电阻叫做下拉电阻。而在数字电路中，信息是通过数学逻辑“1”和“0”l来表示的。在模拟电路转数字电路中，我们把高电平定为“1”，低电平定义为“0”。在电路设计时如果存在未知的状态，这将对数字信息的产生不确定的因素，因此在电路设计中上拉电阻和下拉电阻可以消除这些不确定的因素。
 一、输入电路
 
按键电路为例
 
轻触开关没有按下时，电路图B中由于输入端口B由于受上拉电阻影响，电平为确定的高电平；在电路图A中由于没有上拉电阻输入端口A的电平是未知的
 同理，在电路图C中没有加入下拉电阻，在轻触开关没有按下时，输入端口C却是未知状态。电路图D加入了下拉电阻，输入端口D受下拉电阻影响，可以确定为低电平。
 
 单片机的输入端口一般可以设置为内部上拉或者下拉，此时，外部的上拉或者下拉电阻可以省略，但有些单片机输入口是开漏输入的，这时候就要在外部放置上拉或者下拉电阻了。
 
二、输出电路
 2、三极管电路
 
电路图A没有加入上拉电阻，输出的电平信号也是未知的；在电路图B中 存在上拉电阻，输出端口B受上拉电阻影响，当三极管导通时，输出端口B为低电平，三极管截止时，输出端口B为高电平
 
电路C没有加入下拉电阻，输出端口C的状态也是未知的；电路图D中存在下拉电阻，输出端口D在三极管导通时为高电平，三极管截止时为低电平。
 
 
三、实际应用
 （1）以三极管驱动继电器为例
 建议在三极管的基极（b）加入下拉或者上拉电阻，NPN型三极管加入下拉，PNP型三极管加入上拉电阻。在没有驱动信号的时候，加入上拉电阻或者下拉电阻，可以有效的钳制三极管的基极（b）的信号，避免意外导通。
 
（2）三极管驱动LED
 建议在三极管的基极（b）加入下拉或者上拉电阻，NPN型三极管加入下拉，PNP型三极管加入上拉电阻。如果没有加入上拉电阻或下拉电阻，在三极管截止的时候，按理LED是熄灭的，但当三极管基极（b）有微弱感应信号时，三极管会微弱导通，导致LED有微弱发光的情况。
 

 如图可见，图中数码管由P2进行位选，由P0进行段选
 这种接法操作方便，而且较为独立，但是缺点是硬件电路复制，成本较高
 
回到正题，数码管两端都用I/O口直接连接，但是我们知道发光二极管要点亮的电流最小大概在5mA左右，但是I/O口能支持的电流只有1mA，因此就算两边都给电流，数码管也不会亮，但是给了一个5V（图片只显示出一半）的电压再加上一个上拉电阻，就可以形成压差，从而形成电流流过数码管，使之发光。