-
2019-12-24 18:03:50
内部上拉下拉电阻阻值典型值40K欧。
查STM32F103x6/STM32F103x8/STM32F103xB的DATASHEET的5.3.12 I/O port pin characteristics如下:
红框中所示为内部弱上拉和下拉电阻阻值。
更多相关内容 -
基于Xilinx芯片的FPGA的DONE信号上拉电阻阻值分析
2020-10-16 06:39:17基于Xilinx芯片的FPGA...其中,DONE信号上拉电阻阻值的选择很容易被人忽略,错误的阻值选择往往会导致意想不到的情况。通过采用4.7 kΩ电阻上拉DONE信号产生的试验结果,来分析DONE信号上拉电阻必须为330 Ω的原因。 -
基于Xilinx芯片的FPGA的DONE信号上拉电阻阻值分析.pdf
2021-03-20 23:53:42分析FPGA的DONE上拉电阻阻值与启动关系 -
上拉电阻阻值选择规则及计算方法
2020-07-14 12:41:27上拉就是将不确定的信号通过一个电阻钳位在高电平,电阻同时起限流作用。下拉同理,也是将不确定的信号通过一个电阻钳位在低电平。 -
如何计算上拉电阻阻值
2020-07-18 10:38:31如何计算上拉电阻阻值 上拉电阻的计算是有要求的,我语言组织能力差,说不上来,大概思就是要考虑到你信号的速度及电平要求,速度越快上拉越低,但电阻越低整体功耗也大,如果整体电路要求不严格,我做上拉一般也是用10K 上... -
上拉电阻阻值的选择原则和经验总结
2020-07-19 20:52:20本篇文章对上拉电阻的相关经验与选择原则进行了介绍,在这其中,对上拉电阻的选择是本篇文章的重点内容,希望大家能够利用本篇文章当中的知识点运用到自己的设计中去,丰富自己的知识储备。 -
上拉电阻用途及上拉电阻阻值选择原则
2020-07-15 05:08:53本文主要讲了上拉电阻用途及上拉电阻阻值选择原则,下面一起来学习一下 -
元器件应用中的上拉电阻阻值的选择原则和经验总结
2020-10-16 05:04:41上拉电阻在电路中的主要作用就是对电流起到限流作用,在一些设计当中经常会用到上拉与下拉电阻,但电源的设计者们往往对这两种电阻了解的不多,正因如此,在电路出现因为上拉与下拉电阻而导致的问题时,设计者们却会... -
教你精确计算 I2C 上拉电阻阻值
2022-01-07 00:14:16I2C 总线能挂多少设备?理论上:7-bit address :2 的 7 次方,能挂 128 个设备。10-bit address :2 的 10 次方,能挂 1024 个设备。当然,要...I2C 总线能挂多少设备?
理论上:
7-bit address :2 的 7 次方,能挂 128 个设备。
10-bit address :2 的 10 次方,能挂 1024 个设备。
当然,要把预留设备地址去除,7 bit 协议规定了 8个预留地址,普通厂商不可以使用。保留地址如下:
但是 I2C 协议规定,总线上的电容不可以超过 400pF。管脚都是有输入电容的,PCB 上也会有寄生电容,所以会有一个限制。实际设计中经验值大概是不超过 8 个器件。
总线之所以规定电容大小是因为,I2C 使用的 GPIO 为开漏结构,开漏结构无法输出高电平,要求外部有上拉电阻拉高。电阻和总线电容产生了一个 RC 延时效应,电容越大信号的边沿就越缓,有可能带来信号质量风险。
传输速度越快,信号的窗口就越小,上升沿下降沿时间要求更短更陡峭,所以 RC 乘积必须更小。
I2C 架构
我们知道 I2C 有不同的速度模式,标准(100KHz)、快速(400KHz)、快速plus(1MHz)、高速(3.4MHz)。
Vdd 可以采用 5V、3.3V、1.8V 等,电源电压不同,上拉电阻阻值也不同。
一般总线上认为,低于 0.3Vdd 为低电平,高于 0.7Vdd 为高电平。
上拉电阻计算
1、上拉电阻过小,总线上电流增大,端口输出低电平增大。
2、上拉电阻过大,上升沿时间增大,方波可能会变成三角波。
因此计算出一个精确的上拉电阻阻值是非常重要的。
计算上拉电阻的阻值,是有明确计算公式的:
最大电阻和上升沿时间 tr 、总线电容 Cb 、标准上升沿时间 0.8473 有关。
最小电阻和电源 Vdd 电压、GPIO 口自己最大输出电压 Vol、 GPIO口自己最大电流 Vol 有关。
查《I2C-bus specification and user manual.pdf》7.1节:
查《I2C-bus specification and user manual.pdf》表10:
由上表可知:
1、标准模式:0~100KHz,上升沿时间 tr = 1us
2、快速模式:100~400KHz,上升沿时间 tr = 0.3us
3、高速模式:up to 3.4MHz,上升沿时间 tr = 0.12us
由此公式,假设 Vdd 是 1.8V 供电,Cb 总线电容是200pF(虽然协议规定负载电容最大 400pF,实际上超过 200pF 波形就很不好,我们以 200pF 来计算)
标准模式 :
快速模式:
高速模式:
最小电阻(Vdd越大,上拉电阻就要越大):
note:高速模式下,电源电压一般采用 1.8 V,不会采用 3.3V,因为如果用 3.3V 计算你会发现最小电阻比最大电阻大。
大家在不同速率采用的电阻一般有以下几种:1.5K、2.2K、4.7K。
一般大家采用 I2C 使用标准模式即可 ,也就是 100KHz,推荐上拉电阻是 4.7K,当然大家可以用示波器看传输波形,适当调整。
结论:I2C 上拉电阻阻值和电源电压、传输速度、总线电容(负载因素)都有关系,大家根据自己的板子计算一下即可,选取最优电阻阻值,从而获得最优传输波形。
最大电阻 Rp 和总线电容 Cb 关系图:
note:建议总线电容维持在 100pF 以下。
关于 I2C 的方方面面,我写在了我的博客上,有 10 篇,包括 I2C 的传输协议和Linux 下 I2C 的软件驱动框架,大家可以去查看,网址如下:
http://www.linuxer.vip/i2c-bus-spec/
也可以在左下角点击阅读原文,电脑端阅读更方便。
·················· END ··················
点击关注公众号,免费领学习资料
-
51单片机P0口上拉电阻的阻值问题
2020-08-04 00:29:06本文介绍了51单片机P0口外接电阻大小的问题。 -
上拉电阻阻值的选择原则
2020-07-17 16:54:26对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素 -
AVR管脚外部上拉电阻阻值选择分析
2020-08-04 04:19:25文章主要介绍了AVR单片机上拉电阻如何选择。 -
上拉电阻的阻值选择及设定原则
2020-08-10 07:39:55本篇文章主要介绍了与下拉电阻相关的一些问题,包括阻值的选择和设定的原则。并对这两大项内容进行了非常详细的讲解,希望大家在阅读过本篇文章之后能对下拉电阻的阻值选取有进一步的了解。 -
上拉电阻和下拉电阻的作用
2020-07-13 17:54:28上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。3、对于高速电路,过大的上拉电阻可能边沿变平缓。综合考虑... -
OC和OD门上拉电阻阻值的计算技巧
2012-05-18 18:40:49OC和OD门上拉电阻阻值的计算技巧 很好用的 -
I2C总线上拉电阻阻值你是如何选择?(转载)
2016-10-31 16:02:14 -
上拉电阻和下拉电阻的定义、作用、应用及阻值选择
2021-01-12 21:44:37下拉同理 2、上拉是对器件注入电流,下拉是输出电流 3、弱强只是的阻值不同,没有什么严格区分 4、对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,的功能主要是为集电极开路... -
单片机与DSP中的单片机中上拉电阻的不可小觑的作用分析
2020-10-16 02:10:35本篇文章对于上拉电阻在单片机当中的重要作用进行了细致的介绍,相信在阅读过本篇文章之后,大家对于为什么要在单片机中添加上拉电阻有了一定的认识。希望大家在阅读过本篇文章之后能够有所收获。 在单片机系统当中... -
一文读懂上拉电阻:工作原理和阻值确定
2022-03-10 11:40:14上拉电阻器:它是如何工作的和选择一个值 上拉电阻器非常普遍,您会一直在数字电路中看到它。它只是一个电阻器,从输入端连接到V断续器,电路的正电源。 上拉电阻用于确保在未按下按钮时输入引脚上具有高电平状态。...上拉电阻器:它是如何工作的和选择一个值
上拉电阻器非常普遍,您会一直在数字电路中看到它。它只是一个电阻器,从输入端连接到V断续器,电路的正电源。
上拉电阻用于确保在未按下按钮时输入引脚上具有高电平状态。如果没有一个,您的输入将是浮动的,并且您有可能在输入在高和低之间随机变化,因为它在空气中拾取噪音。
如何选择上拉电阻值
低电阻值称为强上拉(电流流动较多),高电阻值称为弱上拉(电流较少)
规则 1:值不能太高。
上拉值越高,输入端的电压就越低。重要的是,电压要足够高,芯片才能将其视为高电平或逻辑1输入。
例如,如果使用具有 10V 电源的 CD4017,则输入端至少需要 7V 才能将其视为 HIGH。
规则2:但它也不能太小。
例如,如果您选择100 Ω,问题是当按下按钮时,您会获得大量电流流经它。
使用9V电源时,您可以在100 Ω(90 mA)获得9V电压。这是不必要的功率浪费,但这也意味着电阻器需要承受0.81W。大多数电阻器只能处理高达0.25W的功率。
经验法则
一般规则是使用比输入引脚的输入阻抗(R2)**小一个数量级(1/10)**的上拉电阻(R1),小10倍的电阻值。通常,10 kΩ的上拉值就可以解决问题。但是,如果您想了解它的工作原理,请继续阅读。
上拉电阻器如何工作?
您可以使用分压器公式查找未按下按钮时输入引脚上的电压:
如果对上拉R1使用1MΩ电阻,并且输入引脚的阻抗R2约为1MΩ(形成分压器),则输入引脚上的电压约为VCC的一半,并且微控制器可能不会将引脚记录为处于高电平状态。在5V系统上,输入电压为2.5V计算示例
假设您的芯片的输入阻抗为1MΩ(对于许多芯片来说,100kΩ至1MΩ是正常的)。如果您的电源是9V,并且您选择10 kΩ的上拉电阻值,那么输入引脚上的电压是多少?
输入引脚上的电压为8.9V,足以用作高电平输入。通常,如果您坚持使用不超过输入阻抗十倍的上拉电阻的经验法则,您将确保输入引脚上始终具有至少90%的VDD电压。
总结
由于通常需要上拉电阻,因此许多MCU(如Arduino平台上的ATmega328微控制器)都具有可以启用和禁用的内部上拉电阻。要在 Arduino 上启用内部上拉,您可以在 setup() 函数中使用以下代码行:
COPY CODEpinMode(5, INPUT_PULLUP); // Enable internal pull-up resistor on pin 5
需要指出的另一件事是,上拉电阻越大,引脚对电压变化的响应速度就越慢。这是因为馈电输入引脚的系统本质上是一个与上拉电阻耦合的电容器,因此形成RC滤波器,而RC滤波器需要一些时间来充电和放电。如果您有一个非常快速变化的信号(如USB),高阻值上拉电阻可以限制引脚改变状态的速度(信号还具有可靠性)。这就是为什么您经常会在USB信号线上看到1k至4.7KΩ电阻的原因。
所有这些因素都决定了使用什么值的上拉电阻器。
结束
少年就是少年,他们看春风不喜,看夏蝉不烦,看秋风不悲,看冬雪不叹,看满身富贵懒察觉,看不公不允敢面对,只因他们是少年。 – 陀思妥耶夫斯基 《少年》
-
iic上拉电阻的阻值计算方法与特性
2020-09-16 23:36:50相信有太多的同学和我一样,想研究为什么iic协议要有上拉电阻、上拉电阻如何取值以及上拉电阻的大小对电路的特性有哪些影响?本文将带你了解这些,同时自我总结。 一、iic协议为什么一定要加上拉电阻? 1.IIC是...相信有太多的同学和我一样,想研究为什么iic协议要有上拉电阻、上拉电阻如何取值以及上拉电阻的大小对电路的特性有哪些影响?本文将带你了解这些,同时自我总结。
一、iic协议为什么一定要加上拉电阻?
1.IIC是半双工,而不是全双工 ,同一时间只可以单向通信;
2.为了避免总线信号的混乱,要求各设备连接到总线的输出端时必须是**漏极开路(OD)输出或集电极开路(OC)输出,即高阻态。**高阻态只能独立输出/输入低电平和高阻状态,无法主动输出高电平,所以需要外部电阻上拉才可以获得高电平。
3.iic传输数据的开始和结束都是将SDA和SCL拉高。
二、上拉电阻的取值范围。
这里有几个概念需要明确:
1.如上图Rp为上拉电阻,那么CL就是线路中等效出的电容。
2.等效电容会与Rp组成RC滤波电路。
3.iic传输有几个速率可以选择,标准速率100KHZ(上升时间1us),高速400KHZ(上升时间0.3us),超高速1000KHZ。
说到这里有人会问了,上拉电阻跟RC滤波器有啥关系?
别急!下面贴一张iic bus的规范:
够直观吧!
tr:信号的上升时间;
Cb:总线的等效电容容值;
例:对于的400kbps速率应用,信号上升时间应小于300ns;假设线上CL为20PF,可计算出对应的Rp(max)值为15KΩ。
这是Rp(max)的取值计算。
那么Rp(min)如何计算呢?
VoL:I2C协议规定,端口输出低电平的最高允许值为0.4V
IoL:一般IO端口的驱动能力在2mA~4mA量级,标准速率和高速率限定的电流为3mA。
VDD:电源电压。
总的来说:电源电压限制了上拉电阻的最小值;负载电容(总线电容)限制了上拉电阻的最大值!
RP不宜过小,一般不低于1KΩ一般IO端口的驱动能力在2mA~4mA量级。如果RP阻值过小,VDD灌入端口的电流将较大,这导致端口输出的低电平值增大(I2C协议规定,端口输出低电平的最高允许值为0.4V);如果灌入端口的电流过大,还可能损坏端口。故通常上拉电阻应选取不低于1KΩ的电阻(当VDD=3V时,灌入电流不超过3mA)。RP不宜过大,一般不高于10KΩ由于端口输出高电平是通过RP实现的,线上电平从低到高变化时,电源通过RP对线上负载电容CL充电,这需要一定的时间,即上升时间。因此一般应用中选取的都是几KΩ量级的上拉电阻,比如都选取4K7的电阻。 -
论坛中关于I/O口上拉电阻阻值问题的讨论
2013-05-15 13:00:01论坛中关于I/O口上拉电阻阻值问题的讨论 -
上下拉电阻的优点、作用及阻值的选择原则
2020-07-18 04:32:41上拉电阻阻值选择原则: 1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。 2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。 3、对于高速电路,过大的上拉电阻可能边沿变平缓。综合... -
单片机系统中的上拉电阻
2021-01-19 18:19:53在单片机系统中,上拉...阻值的强弱只是上拉电阻的阻值不同而已,实际上并没有什么严格的区分。对于非集电极开路输出型电路或者漏极开路输出型电路来说,上拉电阻在这种类型的电路中对提升电流和电压的能力是有限的, -
上拉电阻和下拉电阻的选型和计算
2020-10-20 02:03:46常见各类技术资料上,有些技术规范写道“无用的...上拉电阻时,在待机状态下,源端输入常为高阻态,如果没有上拉电阻或下拉电阻,输入导线呈现天线效应,一旦管脚受到辐射干扰,管脚输入状态极容易被感应发生变化。所以 -
关于上拉电阻的选择与经验总结
2020-07-23 06:21:00上拉电阻在电路中的主要作用就是对电流起到限流作用,在一些设计当中经常会用到上拉与下拉电阻,但电源的设计者们往往对这两种电阻了解的不多,正因如此,在电路出现因为上拉与下拉电阻而导致的问题时,设计者们却会... -
stm32设置内部上拉电阻_比较全面的电阻上、下拉介绍
2022-02-22 15:10:22stm32设置内部上拉电阻_比较全面的电阻上、下拉介绍_miss废柴的博客-CSDN博客 1、拉电阻的作用 上拉(Pull Up )或下拉(Pull Down)电阻,两者统称为“拉电阻”,作用:将状态不确定的信号线箝位至高电平(上拉)或低... -
GPIO上下拉阻值选取
2019-09-20 15:51:30GPIO上下拉电阻阻值选取 1.大原则:可以参考数据手册给出的推荐工作条件下输出高/低电平时对应拉电流/灌电流来确定; 2.一般情况下,强上拉下拉可以选取1k,弱上下拉可以选取10k; ... -
I2C总线-上拉电阻阻值的计算
2015-07-14 19:19:19I2C的上拉电阻可以是1.5K,2.2K,4.7K,电阻的大小对时序有一定影响,对信号的上升时间和下降时间也有影响,一般接1.5K或2.2K I2C上拉电阻确定有一个计算公式: Rmin={Vdd(min)-o.4V}/3mA Rmax=T/(0.874*c), T=1us... -
聊一聊上拉电阻、下拉电阻、使用场景及阻值选择
2021-01-06 10:36:12上拉电阻2. 下拉电阻3. 上拉电阻使用场景3.1. TTL驱动CMOS3.2. OC和OD门3.3. 低电平中断检测3.4. 固定电平4. 下拉电阻使用场景4.1. 固定电平4.1. 作为放电电阻 1. 上拉电阻 上拉,从字面意思就是往上面拉,数字电路...