精华内容
下载资源
问答
  • 文章内容为三极管基极下拉电阻作用
  • 文章内容为数字电路中上拉电阻和下拉电阻作用和选用选择,希望对大家有帮助。
  • 上拉及下拉电阻作用总结 上拉及下拉电阻作用总结
  • 文章为大家介绍了三极管基极下拉电阻作用
  • 标题 三极管的下拉电阻作用是什么? ---------------------自己整理了一下结果(内容来源于网络,当做笔记看吧) 以下图为例: 那么R61的作用是什么呢,加上它会不会有点多此一举? 下面来看一下: 1)防止...

    标题 三极管的下拉电阻作用是什么?

    ---------------------自己整理了一下结果(内容来源于网络,当做笔记看吧)

    以下图为例:

    在这里插入图片描述

    那么R61的作用是什么呢,加上它会不会有点多此一举?

    下面来看一下:

    1)防止三极管受噪声信号的影响而产生误动作,使晶体管截止更可靠!三极管的基极不能出现悬空,当输入信号不确定时(如输入信号为高阻态时),加下拉电阻,就能使有效接地。
    特别是GPIO连接此基极的时候,一般在GPIO所在IC刚刚上电初始化的时候,此GPIO的内部也处于一种上电状态,很不稳定,容易产生噪声,引起误动作!加此电阻,可消除此影响(如果出现一尖脉冲电平,由于时间比较短,所以这个电压很容易被电阻拉低;如果高电平的时间比较长,那就不能拉低了,也就是正常高电平时没有影响)!但是电阻不能过小,影响泄漏电流!(过小则会有较大的电流由电阻流入地)

    2)当三极管开关作用时,ON和OFF时间越短越好,为了防止在OFF时,因晶体管中的残留电荷引起的时间滞后,在B,E之间加一个R起到放电作用。高频,深饱和时特别要注意。(次要)

    3 )三极管基级加电阻主要是为了设置一个偏置电压,这样就不会出现信号的失真(这在输入信号有交流时极其重要:如当温度上升时,Ic将增大,导致Ie也会增大,那么在Re上的压降也增大,而Vbe=Vb-IeRe,而Vb此时基本上被下拉电阻保持住,所以使Vbe减小。当然这个减小对0.7v来说是很小的,是从微观上去分析的。Vbe的减小,使Ib减小,结果牵制了Ic的增加,从而使Ic基本恒定。这也是反馈控制的原理)。
    而且同时还是为了防止输入电流过大,加个电阻可以分一部分电流,这样就不会让大电流直接流入三极管而损坏其.至于为了放电,一般是在MOS管中才用,三极管这个问题不大.

    4)如果三极管不接下拉电阻,就不能设定偏置电压,这样会产生输入信号的交越失真,并且输 入电流过大的时候会导致大电流直接流入三极管而损坏其.三极管我们分析的时候有时候总是认为它的内部是有二极管的效应的,但这样是错误的认识,应该更正.而MOS管同样需要一个偏制电压,而下拉电阻可以起到这样的作用,我们一般称之为GATE偏制.由于MOS管内部的三个级是彼此绝缘的,所以自然会有电容效应在,当信号消失的时候内部的等效电容可以通过下拉电阻进行放电.而且也是必须的,否则会逻辑出错.

    接下拉电阻时还要注意:
    1、下拉电阻阻值不能太大,不然会导致流入基级的电流太小.
    2、如果是高速开关信号,尽量在下拉电阻上并连一个电容以提高高速性

    展开全文
  • 上拉电阻和下拉电阻作用、区别及应用

    万次阅读 多人点赞 2018-07-17 21:43:54
    上拉电阻和下拉电阻有什么用? 1、提高驱动能力: 例如,用单片机输出高电平,但由于后续电路的影响,输出的高电平不高,就是达不到VCC,影响电路工作。所以要接上拉电阻。下拉电阻情况相反,让单片机引脚输出低...

    上拉电阻和下拉电阻有什么用?

    1、提高驱动能力:

    例如,用单片机输出高电平,但由于后续电路的影响,输出的高电平不高,就是达不到VCC,影响电路工作。所以要接上拉电阻。下拉电阻情况相反,让单片机引脚输出低电平,结果由于后续电路影响输出的低电平达不到GND,所以接个下拉电阻。

    2、钳位

    上拉就是将不确定的信号通过一个电阻钳位在高电平,电阻同时起限流作用。下拉同理,也是将不确定的信号通过一个电阻钳位在低电平

        在单片机引脚电平不定的时候,让后面有一个稳定的电平:

        例如上面接下拉电阻的情况下,在单片机刚上电的时候,电平是不定的,还有就是如果你连接的单片机在上电以后,单片机引脚是输入引脚而不是输出引脚,那这时候的单片机电平也是不定的,下拉电阻的作用就是如果前面的单片机引脚电平不定的话,强制让电平保持在低电平。

    3、 提高输出的高电平值

    例如: 当TTL电路驱动CMOS电路时,如果电路输出的高电平低于CMOS电路的最低高电平(一般为3.5V), 这时就需要在TTL 的输出端接上拉电阻,以提高输出高电平的值

    此外还有以下作用:

    1、提高总线的抗电磁干扰能力,管脚悬空就比较容易接受外界的电磁干扰;

    2、长线传输中电阻不匹配容易引起反射波干扰,加上、下拉电阻是电阻匹配,有效的抑制反射波干扰。

    3、 如果电平用OC(集电极开路,TTL)或OD(漏极开路,CMOS)输出,那么不用上拉电阻是不能工作的, 这个很容易理解,管子没有电源就不能输出高电平了。

    如下图所示:

     集电极开路输出的结构如图1所示,右边的那个三极管集电极什么都不接,所以叫做集电极开路;和集电极开路类似,漏极开路输出;

        一般情况下都需要在OUTPUT 输出口 外接上拉电阻,才能输出高电平。否则在右边三极管截止时,输出的是高阻态。

    高阻态状态下便于多个三极管并联(线与逻辑) 有一个为低电平,所有的都为低电平。

      

    上下拉使用对比:

    需要注意的是,上拉电阻太大会引起输出电平的延迟。(RC延时)一般CMOS门电路输出不能给它悬空,都是接上拉电阻设定成高电平。

    下拉电阻:和上拉电阻的原理差不多, 只是拉到GND去而已。 那样电平就会被拉低。 下拉电阻一般用于设定低电平或者是阻抗匹配(终端端接)

     

    上拉是对器件输入电流,下拉是输出电流;

    上拉用来增大电流,下拉电阻是用来吸收电流。

    选用原则:

    上拉电阻阻值的选择原则包括:

    1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。

    2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。

    3、对于高速电路,过大的上拉电阻可能边沿变平缓。

    综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理

    上拉电阻偏大或偏小的影响:         400kbs

    上拉电阻值过小,Vcc灌入端口的电流(Ic)将较大,这样会导致MOS管V2(三极管)不完全导通(Ib*β,有饱和状态变成放大状态,这样端口输出的低电平值增大(i2c协议规定,端口输出低电平的最高允许值为0.4v)。

    如果上拉电阻过大,加上线上的总线电容,由于RC影响,会带来上升时间的增大(下降延是芯片内的晶体管,是有源驱动,速度较快;上升延是无源的外接电阻,速度慢),而且上拉电阻过大,即引起输出阻抗的增大,当输出阻抗和负载的阻抗可以比拟的时,则输出的高电平会分压而减少。

    低功耗状态 上拉下拉使用注意:

    带上拉或者下拉的IO口,在低功耗状态,或者配置使用的常态时,应根据IO口的状态进行相关的设置

      如果IO口没有做好处理的话,它就会在暗地里偷走功耗,而你却浑然不知。具体原因是这样的,一般的IO的内部或者外部都会有上下拉电阻,举个例子,如下图所示,假如某个IO口有个10KΩ的上拉电阻,把引脚拉到3.3V,然而当MCU进入低功耗模式的时候,此IO口被设置成输出低电平,根据欧姆定律,此引脚就会消耗3.3V/10K=0.33mA的电流,假如有四、五个这样的IO口,那么几个mA就贴进去了,太可惜了。所以在进入低功耗之前,请逐个检查IO口的状态:

      如果此IO口带上拉,请设置为高电平输出或者高阻态输入;

        如果此IO口带下拉,请设置为低电平输出或者高阻态输入;

      总之一句话,不要把上好的电流浪费在产生热量的功能上,咱可不靠这点温度去暖手。

    IO口上拉与下拉电平与IC间的连接造成的相应功耗的损失:

    IO口的上下拉电阻消耗电流这一因素相对比较明显,下边咱来说一个不明显的因素:IO口与外部IC相连时的电流消耗。假如某个IO口自带上拉,而此与IO相连的IC引脚偏偏是自带下拉的,那么无论这个引脚处于什么样的电平输出,都不可避免的产生一定的电流消耗。所以凡是遇见这一类的情况,首先需要阅读外设IC的手册,确定好此引脚的的状态,做到心中有数;然后在控制MCU睡眠之前,设置好MCU的IO口的上下拉模式及输入输出状态,要保证一丝儿电流都不要被它消耗掉。

    系统功耗测试。

    检测出来的电流消耗很大,可实际应用消耗的功耗却不大?

    是因为在测试功耗的时候MCU还连接着调试器呢!这时候大部分电流就会被调试器给掳走,平白无故的让工程师产生极度郁闷的心情。所以在测低功耗的时候,一定不要连接调试器,更不能边调试边测电流。

    展开全文
  • 上拉电阻和下拉电阻作用、区别及应用 (转)

    万次阅读 多人点赞 2019-01-12 17:43:01
    上拉电阻和下拉电阻有什么用? 1、提高驱动能力: 例如,用单片机输出高电平,但由于后续电路的影响,输出的高电平不高,就是达不到VCC,影响电路工作。所以要接上拉电阻。下拉电阻情况相反,让单片机引脚输出低...

    上拉电阻和下拉电阻有什么用?

    1、提高驱动能力:

    例如,用单片机输出高电平,但由于后续电路的影响,输出的高电平不高,就是达不到VCC,影响电路工作。所以要接上拉电阻。下拉电阻情况相反,让单片机引脚输出低电平,结果由于后续电路影响输出的低电平达不到GND,所以接个下拉电阻。

    2、钳位

    上拉就是将不确定的信号通过一个电阻钳位在高电平,电阻同时起限流作用。下拉同理,也是将不确定的信号通过一个电阻钳位在低电平

        在单片机引脚电平不定的时候,让后面有一个稳定的电平:

        例如上面接下拉电阻的情况下,在单片机刚上电的时候,电平是不定的,还有就是如果你连接的单片机在上电以后,单片机引脚是输入引脚而不是输出引脚,那这时候的单片机电平也是不定的,下拉电阻的作用就是如果前面的单片机引脚电平不定的话,强制让电平保持在低电平。

    3、 提高输出的高电平值

    例如: 当TTL电路驱动CMOS电路时,如果电路输出的高电平低于CMOS电路的最低高电平(一般为3.5V), 这时就需要在TTL 的输出端接上拉电阻,以提高输出高电平的值

    此外还有以下作用:

    1、提高总线的抗电磁干扰能力,管脚悬空就比较容易接受外界的电磁干扰;

    2、长线传输中电阻不匹配容易引起反射波干扰,加上、下拉电阻是电阻匹配,有效的抑制反射波干扰。

    3、 如果电平用OC(集电极开路,TTL)或OD(漏极开路,CMOS)输出,那么不用上拉电阻是不能工作的, 这个很容易理解,管子没有电源就不能输出高电平了。

    如下图所示:

     集电极开路输出的结构如图1所示,右边的那个三极管集电极什么都不接,所以叫做集电极开路;和集电极开路类似,漏极开路输出;

        一般情况下都需要在OUTPUT 输出口 外接上拉电阻,才能输出高电平。否则在右边三极管截止时,输出的是高阻态。

    高阻态状态下便于多个三极管并联(线与逻辑) 有一个为低电平,所有的都为低电平。
     

    上下拉使用对比:

    需要注意的是,上拉电阻太大会引起输出电平的延迟。(RC延时)一般CMOS门电路输出不能给它悬空,都是接上拉电阻设定成高电平。

    下拉电阻:和上拉电阻的原理差不多, 只是拉到GND去而已。 那样电平就会被拉低。 下拉电阻一般用于设定低电平或者是阻抗匹配(终端端接)。

     

    上拉是对器件输入电流,下拉是输出电流;

    上拉用来增大电流,下拉电阻是用来吸收电流。

    选用原则:

    上拉电阻阻值的选择原则包括:

    1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。

    2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。

    3、对于高速电路,过大的上拉电阻可能边沿变平缓。

    综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理

    上拉电阻偏大或偏小的影响:         400kbs

    上拉电阻值过小,Vcc灌入端口的电流(Ic)将较大,这样会导致MOS管V2(三极管)不完全导通(Ib*β,有饱和状态变成放大状态,这样端口输出的低电平值增大(i2c协议规定,端口输出低电平的最高允许值为0.4v)。

    如果上拉电阻过大,加上线上的总线电容,由于RC影响,会带来上升时间的增大(下降延是芯片内的晶体管,是有源驱动,速度较快;上升延是无源的外接电阻,速度慢),而且上拉电阻过大,即引起输出阻抗的增大,当输出阻抗和负载的阻抗可以比拟的时,则输出的高电平会分压而减少。

    低功耗状态 上拉下拉使用注意:

    带上拉或者下拉的IO口,在低功耗状态,或者配置使用的常态时,应根据IO口的状态进行相关的设置。

      如果IO口没有做好处理的话,它就会在暗地里偷走功耗,而你却浑然不知。具体原因是这样的,一般的IO的内部或者外部都会有上下拉电阻,举个例子,如下图所示,假如某个IO口有个10KΩ的上拉电阻,把引脚拉到3.3V,然而当MCU进入低功耗模式的时候,此IO口被设置成输出低电平,根据欧姆定律,此引脚就会消耗3.3V/10K=0.33mA的电流,假如有四、五个这样的IO口,那么几个mA就贴进去了,太可惜了。所以在进入低功耗之前,请逐个检查IO口的状态:

      如果此IO口带上拉,请设置为高电平输出或者高阻态输入;

        如果此IO口带下拉,请设置为低电平输出或者高阻态输入;

      总之一句话,不要把上好的电流浪费在产生热量的功能上,咱可不靠这点温度去暖手。

    IO口上拉与下拉电平与IC间的连接造成的相应功耗的损失

    IO口的上下拉电阻消耗电流这一因素相对比较明显,下边咱来说一个不明显的因素:IO口与外部IC相连时的电流消耗。假如某个IO口自带上拉,而此与IO相连的IC引脚偏偏是自带下拉的,那么无论这个引脚处于什么样的电平输出,都不可避免的产生一定的电流消耗。所以凡是遇见这一类的情况,首先需要阅读外设IC的手册,确定好此引脚的的状态,做到心中有数;然后在控制MCU睡眠之前,设置好MCU的IO口的上下拉模式及输入输出状态,要保证一丝儿电流都不要被它消耗掉。

    系统功耗测试。

    检测出来的电流消耗很大,可实际应用消耗的功耗却不大?

    是因为在测试功耗的时候MCU还连接着调试器呢!这时候大部分电流就会被调试器给掳走,平白无故的让工程师产生极度郁闷的心情。所以在测低功耗的时候,一定不要连接调试器,更不能边调试边测电流。
    --------------------- 
    作者:alala120 
    来源:CSDN 
    原文:https://blog.csdn.net/alala120/article/details/81089078 
    版权声明:本文为博主原创文章,转载请附上博文链接!

    展开全文
  • 很有帮助的!有助于外部电路的设计,很适合初学者!
  • 上拉和下拉电阻作用

    2016-12-12 16:07:10
    电阻同时起限流作用!下拉同理!上拉是对器件注入电流,下拉是输出电流.弱强只是上拉电阻的阻值不同,没有什么严格区分.对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的...
    上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!上拉是对器件注入电流,下拉是输出电流.弱强只是上拉电阻的阻值不同,没有什么严格区分.对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道.
    为什么要使用拉电阻:
    1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值.
    2、OC门电路必须加上拉电阻,才能使用.
    3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻.
    4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路.
    5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力.
    6、提高总线的抗电磁干扰能力.管脚悬空就比较容易接受外界的电磁干扰.
    7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰.
    一般作单键触发使用时,如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状态,必须在IC外部另接一电阻.数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O端口的输出类似与一个三极管的C,当C接通过一个电阻和电源连接在一起的时候,该电阻成为上C拉电阻,也就是说,如果该端口正常时为高电平,C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻,使该端口平时为低电平,作用:比如:当一个接有上拉电阻的端口设为输如状态时,他的常态就为高电平,用于检测低电平的输入.上拉电阻是用来解决总线驱动能力不足时提供电流的.一般说法是拉电流,下拉电阻是用来吸收电流的,也就是所说的灌电流
    展开全文
  • 蜂鸣器电路下拉电阻作用

    千次阅读 2017-09-20 21:46:36
    R38作用 在没有输出(驱动)的时候,保证b的电位为0,防止上电不确定电平造成误动作,这里只是一个蜂鸣器,如果是驱动一个继电器呢?驱动其他要命的东西呢?所以这个电阻是很有必要的! BEEP为高电平的时候 ...
  • 三极管的基极不能出现悬空,当输入信号不确定时(如输入信号为高阻态时),加下拉电阻,就能使有效接地。 特别是GPIO连接此基极的时候,一般在GPIO所在IC刚刚上电初始化的时候,此GPIO的内部也处于一种上电状态,...
  • 列出三极管基极下拉电阻作用
  • 本文介绍了三极管基极下拉电阻作用以及在接下拉电阻时还要注意的两个问题。
  • 上拉电阻:1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低...对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素:
  • 本文主要讲了上拉下拉电阻作用原理,下面一起来学习一下
  • 本文主要介绍上拉电阻和下拉电阻作用及选择,感兴趣的朋友可以看看。
  • 上拉电阻 下拉电阻

    2019-04-11 11:44:06
    上拉电阻 作用:让电压保持在高电平(提高信号引脚带负载能力) 下拉电阻 作用:让电平保持在低电平 对于上拉下拉电阻,看图理解最快
  • 本文介绍了三极管基极下拉电阻作用以及在接下拉电阻时还要注意的两个问题。
  • 导读: 上拉电阻就是把不确定的信号通过一个电阻钳位在高电平,此电阻还起到限流的作用。同理,下拉电阻是把不确定的信号钳位在低电平。上拉电阻是指器件的输入电流,而下拉指的是输出电流。
  • 本文主要讲了数字电路上拉电阻和下拉电阻作用以及如何选用,下面一起来学习一下
  • 下拉电阻作用原理

    2020-07-14 14:23:08
    当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V), 这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
  • 什么是上拉电阻,什么是下拉电阻?它们的作用是什么? 上拉电阻一般是一端接电源,一端接芯片管脚的电路中的电阻,下拉电阻一般是指一端接芯片管

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 8,855
精华内容 3,542
关键字:

下拉电阻作用