精华内容
下载资源
问答
  • 本文主要讲了上拉电阻和下拉电阻的作用,下面一起来学习一下
  • 上拉电阻一般是一端接电源,一端接芯片管脚的电路中的电阻,下拉电阻一般是指一端接芯片管脚一端接地的电阻。 如下图的两个Bias Resaitor 电阻就是上拉电阻和下拉电阻。图中,上部的一个Bias Resaitor 电阻因为是...
  • 【电子电路】上拉电阻与下拉电阻有什么作用

    万次阅读 多人点赞 2015-08-21 18:02:38
    一般说法是上拉增大电流,下拉电阻是用来吸收电流(抵抗干扰)。 上拉是将电压拉高,下拉是将电压拉低,主要在三极管或场管的控制极的电位,因为只有满足电压差才会工作。 上拉电阻: 下拉电阻: ...


    下拉就是接地,上拉就相当于升压,提高驱动能力或者稳定性。

    上拉电阻是用来解决总线驱动能力不足时提供电流的问题的。一般说法是上拉增大电流,下拉电阻是用来吸收电流(抵抗干扰)。

    上拉是将电压拉高,下拉是将电压拉低,主要用在三极管或场管的控制极的电位,因为只有满足电压差才会工作。


    上拉电阻:



    下拉电阻:



    总之:

    2者共同的作用是:避免电压的“悬浮”,造成电路的不稳定;

     

    一、上拉电阻如图所示:

    1、概念:将一个不确定的信号,通过一个电阻与电源VCC相连,固定在高电平;

    2、上拉是对器件注入电流;灌电流;

    3、当一个接有上拉电阻的IO端口设置为输入状态时,它的常态为高电平;

     

    二、下拉电阻如图所示:

    1、  概念:将一个不确定的信号,通过一个电阻与地GND相连,固定在低电平;

    2、下拉是从器件输出电流;拉电流;

    3、当一个接有下拉电阻的IO端口设置为输入状态时,它的常态为低电平;


    展开全文
  • 上拉电阻与下拉电阻

    2018-07-09 09:25:26
     上拉电阻:电阻一端接VCC,一端接逻辑电平接入引脚(如单片机引脚) 下拉电阻:电阻一端接GND,一端接逻辑电平接入引脚(如单片机引脚) 上拉电阻和下拉电阻有什么用? 提高驱动能力: 例如,用单片机输出高电平,...

     上拉电阻与下拉电阻用在什么场合?
        答:用在数字电路中,存在高低电平的场合。
        上拉电阻与下拉电阻怎么接线?
        上拉电阻:电阻一端接VCC,一端接逻辑电平接入引脚(如单片机引脚)
        下拉电阻:电阻一端接GND,一端接逻辑电平接入引脚(如单片机引脚)

     

     

     上拉电阻和下拉电阻有什么用?
        提高驱动能力:
        例如,用单片机输出高电平,但由于后续电路的影响,输出的高电平不高,就是达不到VCC,影响电路工作。所以要接上拉电阻。下拉电阻情况相反,让单片机引脚输出低电平,结果由于后续电路影响输出的低电平达不到GND,所以接个下拉电阻。

    在单片机引脚电平不定的时候,让后面有一个稳定的电平:
        例如上面接下拉电阻的情况下,在单片机刚上电的时候,电平是不定的,还有就是如果你连接的单片机在上电以后,单片机引脚是输入引脚而不是输出引脚,那这时候的单片机电平也是不定的,R18的作用就是如果前面的单片机引脚电平不定的话,强制让电平保持在低电平。
        再这么解释一下吧,如果IE_DATA那个地方,不连接任何引脚,那么由于R18的下拉作用,IE_DATA就是低电平,所以三极管就不会导通。

    上下拉电阻作用

    1) 上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理,下拉就是将不确定的信号通过一个电阻嵌位在低电平!电阻同时起限流作用!

    2) 上拉是对器件注入电流,下拉是输出电流。

    3) 弱强只是上拉电阻的阻值不同,没有什么严格区分。

    4) 对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。

    5) 一般作单键触发使用时,如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状态,必须在IC外部另接一电阻。

    6) 数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!

    7) 一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接。

    8) 上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流,下拉电阻是用来吸收电流的,也就是我们通常所说的灌电流。

    9) I/O引脚悬空时,接电阻就是为了防止输入端悬空,从而提高系统的抗干扰能力。减弱外部电流对芯片产生的干扰。

    10) 通过上拉或下拉来增加或减小驱动电流。

    11) 上下拉电阻改变电平的电位,常用在TTL-CMOS匹配。

    12) 上拉电阻可以为OC门或者OD门提供电流。

    展开全文
  • 单片机上拉电阻和下拉电阻

    千次阅读 2019-08-11 22:42:27
    上拉电阻和下拉电阻有什么用? 1、提高驱动能力: 例如,用单片机输出高电平,但由于后续电路的影响,输出的高电平不高,就是达不到VCC,影响电路工作。所以要接上拉电阻。下拉电阻情况相反,让单片机引脚输出低...

    上拉电阻和下拉电阻有什么用?

    1、提高驱动能力:

    例如,用单片机输出高电平,但由于后续电路的影响,输出的高电平不高,就是达不到VCC,影响电路工作。所以要接上拉电阻。下拉电阻情况相反,让单片机引脚输出低电平,结果由于后续电路影响输出的低电平达不到GND,所以接个下拉电阻。

    2、钳位

    上拉就是将不确定的信号通过一个电阻钳位在高电平,电阻同时起限流作用。

    下拉同理,也是将不确定的信号通过一个电阻钳位在低电平

        在单片机引脚电平不定的时候,让后面有一个稳定的电平:

                                           

    如图:R9为上拉电阻,平常状态时+3V将IR_TX上拉为高电平

             R15为下拉电阻,当三极管Q1导通时,下拉为低电平

        在单片机刚上电的时候,电平是不定的,还有就是如果你连接的单片机在上电以后,单片机引脚是输入引脚而不是输出引脚,那这时候的单片机电平也是不定的,下拉电阻的作用就是如果前面的单片机引脚电平不定的话,强制让电平保持在低电平。

    3、 提高输出的高电平值

    例如: 当TTL电路驱动CMOS电路时,如果电路输出的高电平低于CMOS电路的最低高电平(一般为3.5V), 这时就需要在TTL 的输出端接上拉电阻,以提高输出高电平的值

    展开全文
  • 上拉电阻和下拉电阻有什么用? 1、提高驱动能力: 例如,用单片机输出高电平,但由于后续电路的影响,输出的高电平不高,就是达不到VCC,影响电路工作。所以要接上拉电阻。下拉电阻情况相反,让单片机引脚输出低...

    上拉电阻和下拉电阻有什么用?

    1、提高驱动能力:

    例如,用单片机输出高电平,但由于后续电路的影响,输出的高电平不高,就是达不到VCC,影响电路工作。所以要接上拉电阻。下拉电阻情况相反,让单片机引脚输出低电平,结果由于后续电路影响输出的低电平达不到GND,所以接个下拉电阻。

    2、钳位

    上拉就是将不确定的信号通过一个电阻钳位在高电平,电阻同时起限流作用。下拉同理,也是将不确定的信号通过一个电阻钳位在低电平

        在单片机引脚电平不定的时候,让后面有一个稳定的电平:

        例如上面接下拉电阻的情况下,在单片机刚上电的时候,电平是不定的,还有就是如果你连接的单片机在上电以后,单片机引脚是输入引脚而不是输出引脚,那这时候的单片机电平也是不定的,下拉电阻的作用就是如果前面的单片机引脚电平不定的话,强制让电平保持在低电平。

    3、 提高输出的高电平值

    例如: 当TTL电路驱动CMOS电路时,如果电路输出的高电平低于CMOS电路的最低高电平(一般为3.5V), 这时就需要在TTL 的输出端接上拉电阻,以提高输出高电平的值

    此外还有以下作用:

    1、提高总线的抗电磁干扰能力,管脚悬空就比较容易接受外界的电磁干扰;

    2、长线传输中电阻不匹配容易引起反射波干扰,加上、下拉电阻是电阻匹配,有效的抑制反射波干扰。

    3、 如果电平用OC(集电极开路,TTL)或OD(漏极开路,CMOS)输出,那么不用上拉电阻是不能工作的, 这个很容易理解,管子没有电源就不能输出高电平了。

    如下图所示:

     集电极开路输出的结构如图1所示,右边的那个三极管集电极什么都不接,所以叫做集电极开路;和集电极开路类似,漏极开路输出;

        一般情况下都需要在OUTPUT 输出口 外接上拉电阻,才能输出高电平。否则在右边三极管截止时,输出的是高阻态。

    高阻态状态下便于多个三极管并联(线与逻辑) 有一个为低电平,所有的都为低电平。
     

    上下拉使用对比:

    需要注意的是,上拉电阻太大会引起输出电平的延迟。(RC延时)一般CMOS门电路输出不能给它悬空,都是接上拉电阻设定成高电平。

    下拉电阻:和上拉电阻的原理差不多, 只是拉到GND去而已。 那样电平就会被拉低。 下拉电阻一般用于设定低电平或者是阻抗匹配(终端端接)。

     

    上拉是对器件输入电流,下拉是输出电流;

    上拉用来增大电流,下拉电阻是用来吸收电流。

    选用原则:

    上拉电阻阻值的选择原则包括:

    1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。

    2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。

    3、对于高速电路,过大的上拉电阻可能边沿变平缓。

    综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理

    上拉电阻偏大或偏小的影响:         400kbs

    上拉电阻值过小,Vcc灌入端口的电流(Ic)将较大,这样会导致MOS管V2(三极管)不完全导通(Ib*β,有饱和状态变成放大状态,这样端口输出的低电平值增大(i2c协议规定,端口输出低电平的最高允许值为0.4v)。

    如果上拉电阻过大,加上线上的总线电容,由于RC影响,会带来上升时间的增大(下降延是芯片内的晶体管,是有源驱动,速度较快;上升延是无源的外接电阻,速度慢),而且上拉电阻过大,即引起输出阻抗的增大,当输出阻抗和负载的阻抗可以比拟的时,则输出的高电平会分压而减少。

    低功耗状态 上拉下拉使用注意:

    带上拉或者下拉的IO口,在低功耗状态,或者配置使用的常态时,应根据IO口的状态进行相关的设置。

      如果IO口没有做好处理的话,它就会在暗地里偷走功耗,而你却浑然不知。具体原因是这样的,一般的IO的内部或者外部都会有上下拉电阻,举个例子,如下图所示,假如某个IO口有个10KΩ的上拉电阻,把引脚拉到3.3V,然而当MCU进入低功耗模式的时候,此IO口被设置成输出低电平,根据欧姆定律,此引脚就会消耗3.3V/10K=0.33mA的电流,假如有四、五个这样的IO口,那么几个mA就贴进去了,太可惜了。所以在进入低功耗之前,请逐个检查IO口的状态:

      如果此IO口带上拉,请设置为高电平输出或者高阻态输入;

        如果此IO口带下拉,请设置为低电平输出或者高阻态输入;

      总之一句话,不要把上好的电流浪费在产生热量的功能上,咱可不靠这点温度去暖手。

    IO口上拉与下拉电平与IC间的连接造成的相应功耗的损失

    IO口的上下拉电阻消耗电流这一因素相对比较明显,下边咱来说一个不明显的因素:IO口与外部IC相连时的电流消耗。假如某个IO口自带上拉,而此与IO相连的IC引脚偏偏是自带下拉的,那么无论这个引脚处于什么样的电平输出,都不可避免的产生一定的电流消耗。所以凡是遇见这一类的情况,首先需要阅读外设IC的手册,确定好此引脚的的状态,做到心中有数;然后在控制MCU睡眠之前,设置好MCU的IO口的上下拉模式及输入输出状态,要保证一丝儿电流都不要被它消耗掉。

    系统功耗测试。

    检测出来的电流消耗很大,可实际应用消耗的功耗却不大?

    是因为在测试功耗的时候MCU还连接着调试器呢!这时候大部分电流就会被调试器给掳走,平白无故的让工程师产生极度郁闷的心情。所以在测低功耗的时候,一定不要连接调试器,更不能边调试边测电流。

     

    ————————————————————————————————————————————————————

    上拉(Pull Up )或下拉(Pull Down)电阻(两者统称为“拉电阻”)最基本的作用是:将状态不确定的信号线通过一个电阻将其箝位至高电平(上拉)或低电平(下拉),无论它的具体用法如何,这个基本的作用都是相同的,只是在不同应用场合中会对电阻的阻值要求有所不同,从而也引出了诸多新的概念,本节我们就来小谈一下这些内容。
    如果拉电阻用于输入信号引脚,通常的作用是将信号线强制箝位至某个电平,以防止信号线因悬空而出现不确定的状态,继而导致系统出现不期望的状态,如下图所示:

    在实际应用中,10K欧姆的电阻是使用数量最多的拉电阻。需要使用上拉电阻还是下拉电阻,主要取决于电路系统本身的需要,比如,对于高有效的使能控制信号(EN), 我们希望电路系统在上电后应处于无效状态,则会使用下拉电阻。
    假设这个使能信号是用来控制电机的,如果悬空的话,此信号线可能在上电后(或在运行中)受到其它噪声干扰而误触发为高电平,从而导致电机出现不期望的转动,这肯定不是我们想要的,此时可以增加一个下拉电阻。
    而相应的,对于低有效的复位控制信号(RST#),我们希望上电复位后处于无效状态,则应使用上拉电阻。

    大多数具备逻辑控制功能的芯片(如单片机、FPGA等)都会集成上拉或下拉电阻,用户可根据需要选择是否打开,STM32单片机GPIO模式即包含上拉或下拉,如下图所示(来自ST数据手册):

    根据拉电阻的阻值大小,我们还可以分为强拉或弱拉(weak pull-up/down),芯片内部集成的拉电阻通常都是弱拉(电阻比较大),拉电阻越小则表示电平能力越强(强拉),可以抵抗外部噪声的能力也越强(也就是说,不期望出现的干扰噪声如果要更改强拉的信号电平,则需要的能量也必须相应加强),但是拉电阻越小则相应的功耗也越大,因为正常信号要改变信号线的状态也需要更多的能量,在能量消耗这一方面,拉电阻是绝不会有所偏颇的,如下图所示:

    对于上拉电阻R1而言,控制信号每次拉低L都会产生VCC/R1的电流消耗(没有上拉电阻则电流为0),相应的,对于下拉电阻R2而言,控制信号每次拉高H也会产生VCC/R2R 电流消耗(本文假设高电平即为VCC)。

    强拉与弱拉之间没有严格说多少欧姆是强弱的分界,一般我们使用的拉电阻都是弱拉,这样我们仍然可以使用外部控制信号将已经上/下拉的信号线根据需要进行电平的更改。
    强拉电阻的极端就是零欧姆电阻,亦即将信号线直接与电源或地相连接,比如,对于EEPROM存储芯片24C02应用电路,如下图所示:

    其中,E0,E1,E2(地址配置位)在应用中通常都是直接强上拉到电源VCC,或强下拉到GND,因为存储芯片的地址在系统运行过程中是不会再发生变化的,同样,芯片的写控制引脚WC(Write Control)也被强下拉到GND。

    拉电阻作为输出(或输入输出)时牵涉到的知识点会更多一些,但本质的功能也是将电平箝位,最常见的输出上拉电阻出现在开集(Open Collector,OC)或开漏(Open Drain,OD)结构的引脚。
    我们有很多芯片的输出引脚是推挽输出结构(Output Push-Pull),如下图所示(还有一种反相输出的结构,本质也是一样的):

    推挽输出结构引脚的特点是:无论引脚输出高电平“H”还是低电平“L”,都有比较强的驱动能力(输入或输出电流能力)!

    当推挽输出结构的控制信号为低电平“L”时,Q1截止Q2导通,电流I1由电源VCC经负载RL与三极管Q2流向公共地,我们称此电流为灌电流(Sink Current),也就是外部电流灌入芯片内部,如下图所示:

    相应的,当推挽输出结构的控制信号为高电平“H”时,Q1导通Q2截止,电流I1由电源VCC经三极管Q1与负载RL流向公共地,我们称此电流为拉电流(Source Current),也就是芯片内部可以向外提供的电流(所以称之为“源电源”),从另一个角度讲,也就是外电路可以从芯片中拉走多少电流,如下图所示:

    灌电流能力与拉电流能力也称为芯片引脚的驱动能力。对于任何给定的芯片,引脚的驱动能力都是有限的,如下图所示为STM32单片机的IO引脚电流驱动能力(来自ST数据手册):

    由上表可知,STM32的IO引脚的驱动能力为25mA,负号“-”表示电流的方向,灌与拉的电流方向是相反的(表中SUNK为SINK的过去分词)
    由于芯片引脚的驱动能力都是有限的,如果引脚驱动的负载比较重,将可能导致输出电平不正确(无法输出预定的电平),如下图所示:


    假定芯片的供电电压为3.3V(忽略晶体管饱和压降),则输出最大电流25mA时,负载RL的值约为132欧姆(3.3V/25mA),如果负载值小于132欧姆,则相应输出电流会更大(超过25mA),但是芯片引脚只能提供最大25mA的电流,因此,输出电平将会下降(老板你只给我2500月薪,我就只能干2500的活,你要我干更多的活得开更多的工资,一个道理)

    一般情况下,这种驱动重负载(小电阻)的电路连接是不会烧毁内部晶体管的,因为内部也是有限流电阻的,换句话讲,就算输出引脚对地短路,输出电流也不会超过最大的驱动能力(除非是不正规的芯片),当然,在实际应用过程中尽量不要超出引脚的驱动能力。


    而OC(OD)的引脚输出结构有所不同(OC结构存在于三极管,而OD结构存在于场效管,下面以OC输出结构为例,OD输出结构的原理是一致的),如下图所示:

    当三极管Q1的驱动控制信号为高电平“H”时,Q1饱和导通,将对应输出引脚拉为低电平“L”,如下图所示:

    但是当控制驱动信号为低电平“L”时,三极管Q1截止,如果没有外部上拉电阻的话,该引脚相当于悬空(高阻态),无法输出高电平,也就是说,OC/OD结构输出的引脚没有拉电流(向外部电路提供电流)能力。因此,我们通常都会将OC/OD引脚通过外接电阻上拉到电源电压VCC,这样引脚输出高电平时的拉电流就直接由电源VCC提供,如下图所示:

    大多数比较器芯片的输出都是OD/OC输出结构,如下图所示(来自TI比较器LM393数据手册):

    很多芯片或模块向外反馈系统状态的信号引脚也是这种结构,这样用户就可以根据电路系统实际需要将电平上拉到对应的电源电压VCC,就可以省略电平转换了,如下图所示(来自东芝步进电机控制芯片TB6560数据手册):

     

    I2C(Inter Integrated Circuit,内部集成电路)总线也是典型的OD输出结构的应用,如下图所示:

    其中,SCL与SDA都是OD输出结构输出,这样的好处是可以作为双向数据总线(也称“线或Wire-OR”功能)。

    如果芯片引脚使用之前描述的推挽结构,则两个或多个芯片的引脚连接时将如下图所示:

    假设如上图所示芯片的输出分别为0与1,则两者直接相互连接后,会有非常大的电流自电源VCC经Q1与Q4到公共地,虽然大多数情况下不至于烧芯片,但也会引起很大的功率消耗,同时也会导致数据冲突(芯片1总会试图将数据线拉高,而芯片2则会试图将数据线拉低,我们称之为数据冲突或总线冲突,表示双方都在抢占总线)


    如果使用OC/OD输出结构,则相应的电路如下图所示:

    此时,无论两个芯片的引脚输出什么状态,都不会引起数据冲突,配合各自芯片内部的数据识别电路及仲裁系统,双方都可以主动给另一方发送信息,也就是说,任何一方都可以将信号线拉高或拉低,而不会影响起数据冲突。

    我们所熟悉的51单片机P0口也是OD结构,如下图所示(来自ATMEL单片机AT89C51数据手册):

     


    这样我们可以使用同一个P0口,再配合多个片选信号即可访问多个外挂的存储芯片。

    前面所述上拉电阻的阻值对输入引脚引起的功耗同样适用于输出拉电阻,因此拉电阻不宜太小,但在输出信号速度比较快的电路下,拉电阻也不宜太大,如下图所示为I2C总线上拉电阻的参考最大值(来自ST存储芯片 AT24C02数据手册)。

     

    在总线上总会有些杂散电容CBUS,这些电容与上拉电阻RL形成了一个RC充放电电路,上拉电阻越大则充放电常数越大,这样会把原先比较陡峭的数据边沿变得平缓,如下图所示:

    严重的情况下将导致数据无法正常识别,这样我们只能进一步优化电路参路,或降低通讯的速率。

    展开全文
  •  上拉电阻:电阻一端接VCC,一端接逻辑电平接入引脚(如单片机引脚) 下拉电阻:电阻一端接GND,一端接逻辑电平接入引脚(如单片机引脚)上拉电阻和下拉电阻有什么用? 提高驱动能力: 例如,用单片机输出高电平,但...
  • 上拉电阻和下拉电阻作用、区别及应用

    万次阅读 多人点赞 2018-07-17 21:43:54
    上拉电阻和下拉电阻有什么用? 1、提高驱动能力: 例如,用单片机输出高电平,但由于后续电路的影响,输出的高电平不高,就是达不到VCC,影响电路工作。所以要接上拉电阻。下拉电阻情况相反,让单片机引脚输出低...
  • 上拉电阻和下拉电阻作用、区别及应用 (转)

    万次阅读 多人点赞 2019-01-12 17:43:01
    上拉电阻和下拉电阻有什么用? 1、提高驱动能力: 例如,用单片机输出高电平,但由于后续电路的影响,输出的高电平不高,就是达不到VCC,影响电路工作。所以要接上拉电阻。下拉电阻情况相反,让单片机引脚输出低...
  • 是不是经常听别人讲,加个试试看,加个下拉电阻试试看,是不是还在疑惑上下拉电阻是什么,该怎么,什么时候有什么用途?  1.什么是上下拉电阻  :把一个不确定的信号通过电阻连接到高电平,使该...
  • 浅谈上下拉电阻思考:上下拉电阻有什么用呢? 答:上下拉电阻的作用非常简单,就是将一个不确定的信号确定下来。通过上拉电阻将不确定的信号钳位到高电平,通过下拉电阻,将不确定的信号钳位到低电平。这样,一个不...
  • 困惑已久?上拉电阻下拉电阻详解

    千次阅读 2016-07-01 14:30:26
    是不是经常听别人讲,加个上拉电阻试试看,加个下拉电阻试试看,是不是还在疑惑上下拉电阻是什么,该怎么,什么时候有什么用途? 1.什么是上下拉电阻 上拉电阻:把一个不确定的信号通过电阻连接到高电平...
  • 上下拉电阻有什么用

    千次阅读 2008-01-21 22:44:00
    导读: 对这个问题,平时没有留意过,搞设计...那么,什么叫上拉电阻和下拉电阻呢? 一.定义: 上拉电阻就是把不确定的信号通过一个电阻嵌位在高电平,此电阻还起到限流的作用。同理,下拉电阻是把不确定的信号嵌位在低
  • 电路中上下拉电阻的作用很多,比如提高驱动能力、钳位、提高输出的高电平值、OC(OD)上拉才能输出高电平等等,但是今天我们要谈的是上下拉阻对于电路可靠性的重要性。 先看两个含上下拉电阻的电路 ·图-1 ·...
  • 上篇:杂谈-1 | 上下拉电阻有什么用? 先讲一个故事 烙铁哥曾经碰到一个事件:一种Flyback驱动的灯泡在做重复开关试验的时候,经过一段时间后成批的灯泡就像放鞭炮一样,砰砰砰!炸机了。后来boss发现是由于...
  • 有什么作用?又该怎么?_上拉电阻:将一个不确定的信号通过电阻连接到高电平(VCC),使该信号初始电平为高电平。下拉电阻:将一个不确定的信号通过电阻连接到低电平(GND),使该信号的初始电平为低电平。A_上拉下拉...
  • 电阻在电路设计中哪些作用呢?

    千次阅读 2018-08-18 22:50:49
    那么上、下拉电阻是什么,该怎么,什么时候有什么用途? 1.什么是上下拉电阻 上拉电阻 把一个不确定的信号通过电阻连接到高电平,使该信号初始为高电平; 下拉电阻 把一个不确定的信号通过电阻...
  • 电阻2.0

    2021-02-02 15:43:08
    浅谈上下拉电阻思考:上下拉电阻有什么用呢? 答:上下拉电阻的作用非常简单,就是将一个不确定的信号确定下来。通过上拉电阻将不确定的信号钳位到高电平,通过下拉电阻,将不确定的信号钳位到低电平。这样,一个不...
  • [转]上下拉电阻

    2011-10-12 15:06:00
    上下拉电阻有什么用? 对这个问题,平时没有留意过,搞设计的时候都是照本宣科,没有真正弄懂意思. 很多单片机开发的入门者,以及一些从事软件开发的人,往往在开发单片机的时候遇到上拉电阻、下拉电阻的概念却又...
  • PNP区分,PNP信号的接近开关其电路图如下所示:由图中可以看到,PNP信号是属于下拉电阻负载的,所以其公共端(即COM端)是负极,所以采集信号的时候要接的线就是信号线与电源负两根。区分方法:开关电源给接近开关...
  • 1.驱动能力 关于驱动能力的基本问题我一直都不明白驱动是...我直接在这个op后面接个大电容或者一个小电阻负载有什么影响了?当我运放驱动一个大的mos管的时候为什么要级连几个反向器了,我直接把运放的输出接在这个大
  • 原子哥:顾名思义,浮空就是浮在空中.也就是没有什么把他拉下来,也没有什么把...那在ADC采集的时候浮空和模拟输入有什么区别呢?我感觉浮空就是当这个管脚在这一时间不需要使用又不能影响外部时使用,而ADC采集时模...
  • TEST

    2012-08-02 15:28:00
    上下拉电阻有什么用? 对这个问题,平时没有留意过,搞设计的时候都是照本宣科,没有真正弄懂意思. 很多单片机开发的入门者,以及一些从事软件开发的人,往往在开发单片机的时候遇到上拉电阻、下拉电阻的概念却又...
  • STM32学习日志2020/11/13

    2020-11-13 13:33:49
    STM32学习日志 2020/11/13学习目标学习内容学习...主要看看都有什么硬件资源可以,以及如何去(即通过看原理图明白是低电平还是高电平有效)除此之外,还要看有没有上/下拉电阻(怎么判断何时需要拉电阻呢?) 3
  • USB设备识别加载

    2021-02-07 15:54:54
    (集线器端口的两根信号线的每一根都15kΩ的下拉电阻,而每一个设备在D+都一个1.5kΩ的上拉电阻。当USB线将PC和设备接通后,设备的上拉电阻使信号线的电位升高,因此被主机集线器检测到。) 每个集线器...
  • 说真的,后知后觉这个问题还是有点值得研究的,一开始学习我的板子在按键模块电路中GPIO输入脚是外部上下拉电阻的,如下图所示:当KEY1接V3.3,在其后为它接一个下拉电阻,可以保证按下按键输入高电平有效,相反...
  • USB 过程

    2011-01-13 14:03:00
    (集线器端口的两根信号线的每一根都15kΩ的下拉电阻,而每一个设备在D+都一个1.5kΩ的上拉电阻。当USB线将PC和设备接通后,设备的上拉电阻使信号线的电位升高,因此被主机集线器检测到。)(2)主机知道了新...

空空如也

空空如也

1 2
收藏数 36
精华内容 14
关键字:

下拉电阻有什么用