精华内容
下载资源
问答
  • CSS实现禁用状态,样式设置以及不可点击事件的行为
    万次阅读
    2019-03-26 17:13:40

    今天怂怂就为大家分享一篇通过css禁用状态,样式设置以及不可点击样式事件的实例讲解,具有很好的参考价值,希望对大家有所帮助。一起跟随怂怂过来看看吧

    一:为input框添加禁用状态

    1、readonly表示此域的值不可修改,仅可与 type="text" 配合使用,可复制,可选择,可以接收焦点,后台能接收到传值.
    代码演示:

    <input type="text" name="firstname" value=""  readonly="readonly" />

    2、disabled表示禁用input元素,不可编辑,不可复制,不可选择,不能接收焦点,,后台不能接收到传值.
    代码演示:

     <input type="text" name="firstname" value="" disabled="disabled" />

     

    二:为禁用状态添加状态

    鼠标不可点击主要是两种表现:

    1.鼠标不可点击时的显示状态:cursor: not-allowed

    样式演示:

    <style> 
        input[readonly]   //readonly:后台能接收此input框传值
        {
             background:#dddddd; //为带有readonly的input框添加背景颜色
             cursor: not-allowed  // 表示一个红色的圈加一个斜杠
        }
    </style>

    2.鼠标原有的事件不能实现:pointer-events:none

    样式演示:

    <style> 
        input[disabled] //disadled:后台不可接收此input传值
        {
             background:#dddddd; //为带有disabled的input框添加背景颜色
             pointer-events:none;//鼠标点击不可修改
        }
    </style>

    --------------------------------拓展---------------------------------

    cursor 定义和用法

    cursor 属性规定要显示的光标的类型(形状)。

    该属性定义了鼠标指针放在一个元素边界范围内时所用的光标形状(不过 CSS2.1 没有定义由哪个边界确定这个范围)。

    默认值:auto
    继承性:yes
    版本:CSS2
    JavaScript 语法:object.style.cursor="crosshair"

    可能的值

    描述
    url

    需使用的自定义光标的 URL。

    注释:请在此列表的末端始终定义一种普通的光标,以防没有由 URL 定义的可用光标。

    default默认光标(通常是一个箭头)
    auto默认。浏览器设置的光标。
    crosshair光标呈现为十字线。
    pointer光标呈现为指示链接的指针(一只手)
    move此光标指示某对象可被移动。
    e-resize此光标指示矩形框的边缘可被向右(东)移动。
    ne-resize此光标指示矩形框的边缘可被向上及向右移动(北/东)。
    nw-resize此光标指示矩形框的边缘可被向上及向左移动(北/西)。
    n-resize此光标指示矩形框的边缘可被向上(北)移动。
    se-resize此光标指示矩形框的边缘可被向下及向右移动(南/东)。
    sw-resize此光标指示矩形框的边缘可被向下及向左移动(南/西)。
    s-resize此光标指示矩形框的边缘可被向下移动(南)。
    w-resize此光标指示矩形框的边缘可被向左移动(西)。
    text此光标指示文本。
    wait此光标指示程序正忙(通常是一只表或沙漏)。
    help此光标指示可用的帮助(通常是一个问号或一个气球)。

     ps:cursor用法教程来自http://www.w3school.com.cn/cssref/pr_class_cursor.asp


    ❤如果文章对您有所帮助,就在文章的右上角或者文章的末尾点个赞吧!(づ ̄ 3 ̄)づ 

    ❤如果喜欢大白兔分享的文章,就给大白兔点个关注吧!(๑′ᴗ‵๑)づ╭❤~

    ❤对文章有任何问题欢迎小伙伴们下方留言或者入群探讨【群号:708072830】

    ❤鉴于个人经验有限,所有观点及技术研点,如有异议,请直接回复讨论(请勿发表攻击言论)

     

    更多相关内容
  • Verilog对电路功能的描述有三种方式:结构化描述、数据流描述行为描述。三种描述方式抽象级别不同,各有优缺点,相辅相成,需要配合使用。 目录 一、结构化描述 1、概念 2、特点 3、示例 真值表: 电路...

    Verilog对电路功能的描述有三种方式:结构化描述、数据流描述、行为级描述。三种描述方式抽象级别不同,各有优缺点,相辅相成,需要配合使用。

    目录

    一、结构化描述

    1、概念

    2、特点

    3、示例

    真值表:

    电路抽象:

    实现代码:

    测试文件:

    仿真结果:

    实现电路:

    二、数据流描述

    1、概念

    2、特点

    3、示例

    实现代码:

    实现电路:

    三、行为级描述

    1、概念

    2、特点

    3、示例

    实现代码:

    电路实现:

    四、参考文献


    一、结构化描述

    1、概念

    结构化描述的抽象级别最低,是最接近实际硬件结构的描述方式。

    2、特点

    • 直接采用结构化描述语句描述,需要描述实现功能所需数字电路的逻辑关系,及其复杂;
    • 结构化描述语句常用于层次化模块间的调用、以及ip核的例化等;

    3、示例

    为简单起见,以3人投票表决器为例,按照结构化描述方式实现功能:

    真值表:

    3人投票表决器,只有2人及两人以上同一,输出才为1

    ABCO
    0000
    0010
    0100
    0111
    1000
    1011
    1101
    1111

     

     

     

     

     

    电路抽象:

    要按照结构化描述来实现这一功能,首先应进行电路抽象。即先抽象出用何种电路实现这一功能,才能进行随后的描述。

    经过卡诺图化简,拟采用与、非组合逻辑实现这一功能,即:

    O = AB+AC+BC

    实现代码:

    `timescale 1ns / 1ps
    //
    // Company: 
    // Engineer: CLL guoliang
    // 
    // Create Date: 2020/04/22 17:41:37
    // Additional Comments:
    // 
    //
    
    
    module vote1(
        input A,
        input B,
        input C,
        output O
        );
    // mid signal
    wire midAB;
    wire midAC;
    wire midBC;
    
    // vote
    AND2 m0(.O(midAB),.I0(A),.I1(B));
    AND2 m1(.O(midAC),.I0(A),.I1(C));
    AND2 m2(.O(midBC),.I0(C),.I1(B));
    
    OR3 m3(.O(O),.I0(midAB),.I1(midBC),.I2(midAC));
    
    endmodule
    

    测试文件:

    `timescale 1ns / 1ps
    //
    // Company: 
    // Engineer: CLL guoliang
    // 
    // Create Date: 2020/04/22 17:53:51
    // 
    //
    
    
    module vote(
    
        );
    wire A;
    wire B;
    wire C;
    reg [2:0]cnt;
    wire O;
    // 激励设置
    initial
    begin
        cnt = 3'b000;
        repeat(10) #10 cnt = cnt+3'b1;
    end
    assign {C,B,A} = cnt;
    
    //实例化
    vote1 minst(
        .A(A),
        .B(B),
        .C(C),
        .O(O)
    );
    endmodule
    

    仿真结果:

    实现电路:

    可以看出,功能的电路实现与设计符合;

    二、数据流描述

    1、概念

    数据流描述抽象级别较高,不再需要清晰的刻画具体的数字电路,而比较直观的表达底层逻辑。其又称为寄存器传输级(RTL)描述。

    2、特点

    • 从数据的变换和传送角度描述模块
    • 抽象级别适中,即显示的表达了模块的行为,又隐式的刻画了模块的电路结构;

    3、示例

    同样以3人投票表决器为例,按照数据流描述方式实现功能:

    实现代码:

    `timescale 1ns / 1ps
    //
    // Company: 
    // Engineer: CLL
    
    // //
    
    
    module vote2(
        input A,
        input B,
        input C,
        output O
        );
    
    // vote
    assign O = A&B | A&C | B&C;
    endmodule
    

    实现电路:

    三、行为级描述

    1、概念

    行为级描述抽象级别最高,概括能力最强。

    2、特点

    • 概括能力及强,不关注电路实现,只描述数据逻辑。
    • 抽象级别高,综合效率低,电路可控性差;

    3、示例

    同样以3人投票表决器为例,按照数据流描述方式实现功能:

    实现代码:

    `timescale 1ns / 1ps
    //
    // Company: 
    // Engineer: 
    // 
    // Create Date: 2020/04/22 18:25:40
    // Design Name: 
    // Module Name: vote3
    // Project Name: 
    // Target Devices: 
    // Tool Versions: 
    // Description: 
    // 
    // Dependencies: 
    // 
    // Revision:
    // Revision 0.01 - File Created
    // Additional Comments:
    // 
    //
    
    
    module vote3(
        input A,
        input B,
        input C,
        output reg O
        );
    
    // vote
    always@(*)
    begin
        case({A,B,C})
        3'b000:begin
            O = 1'b0;
        end
        3'b001:begin
            O = 1'b0;
        end
        3'b010:begin
            O = 1'b1;
        end
        3'b011:begin
            O = 1'b1;
        end
        3'b100:begin
            O = 1'b0;
        end
        3'b101:begin
            O = 1'b1;
        end
        3'b110:begin
            O = 1'b1;
        end
        3'b111:begin
            O = 1'b1;
        end
        default:begin
            O = 1'b0;
        end
        endcase
    end
    endmodule
    

    电路实现:

    四、参考文献

    《FPGA之道》

    展开全文
  • 当我们使用HDL代码在描述硬件功能时,主要有三种描述方式,即结构化描述方式、数据流描述方式、行为描述方式。在平时编程时,根据实际情况及个人喜好选择其中一种或者几种混合在一起进行自己的HDL代码编写。下面...

    当我们使用HDL代码在描述硬件功能时,主要有三种描述方式,即结构化描述方式、数据流描述方式、行为级描述方式。在平时编程时,可根据实际情况及个人喜好选择其中一种或者几种混合在一起进行自己的HDL代码编写。下面对三种描述方式进行介绍。

    1.结构化描述方式

    结构化描述方式时抽象级别最低的描述方式,但同时也是最接近于实际硬件的描述方式。采用结构化描述方式来编写HDL代码,其思路就跟在面包板上搭建数字电路是一样的,编程就是一个一个的器件相连
    但结构化描述不常用,原因有二:
    1.使用结构化描述方式不宜描述功能复杂电路。因为我们大脑不仅要抽象出电路逻辑功能,还要抽象出具体实现形式。
    2.不同FPGA厂商提供的软件集成开发环境中的原语使用名称是不一样的,代码编写起来不通用。
    但结构化描述方式也有优势。父模块调用子模块的过程只能通过结构化的描述方式来实现。
    言而总之,结构化描述方式的特征就是实例化语句
    一个例子
    输入abcd分别为一比特逻辑,当ab不相等且cd不相等时输出o为1,否则输出o为0.要用结构化描述方式编写代码,必须先抽象出数字电路结构(即具体用到什么门电路)。
    比如说采用下图的门电路(答案不唯一)
    在这里插入图片描述
    这里采用两个异或门和一个与门。
    verilog实现

    module aa(
    input a,b,c,d,
    output o
    );
    wire tmp0,tmp1;
    XOR2 m0(.O(tmp0),.I0(a),.I1(b));
    XOR2 m1(.O(tmp1),.I0(c),.I1(d));
    AND m2(.O(o),.I0(tmp0),.I1(tmp1));
    endmodule
    

    2.数据流描述方式

    数据流描述方式,又可称为寄存器传输级描述,他主要从数据的变换和传送角度来描述设计模块,并且使用的语句多为和硬件行为一致的并行语句。
    数据流描述方式描述上例。

    module aa(
    input a,b,c,d,
    output o
    );
    wire tmp0,tmp1;
    assign tmp0 = a ^ b;
    assign tmp1 = c ^ d;
    assign o = tmp0 & tmp1;
    endmodule
    

    对比结构化描述方式,数据流描述方式清晰地阐明数据从输入到输出的传递情况。但是队医tmp0,tmp1,o却没有显式地规定一定要用什么具体电路去实现。比如,数据流的描述只说明tmp0可以=由ab异或产生,但并没有说明用什么门电路来实现异或操作。是直接一个异或门,还是使用与或非搭建)。这一部分工作交给编译器。
    到这里,你可能想问前面结构化描述方式就说明异或操作就用一个异或门来实现了吗?况且FPGA基本单位也不是一个个的与或非异或门啊。其实前面结构化描述方式使用的原语。类似于一个IP核,核内描述就能够说明使用的是一个什么门电路。

    3.行为级描述

    行为级描述方式的主要载体就是串行语句,例如ifelse同时辅以并行语句用以描述各个算法之间的连接关系

    module aa(
    input a,b,c,d,
    output o
    );
    
    always@(a,b,c,d)
    if(a != b && c != d)
    	o = 1'b1;
    else 
    	0 = 1'b0;
    	
    endmodule
    

    行为级描述简直就是自然语言的直译啊。所以行为级描述抽象级别最高、概括能力也最强。

    摘自《FPGA之道》

    展开全文
  • 0 前言 1 输出端口的设计 端口的设计,区别主要在于输出端口是默认的wire还是自定义的reg,本篇...数据流描述其实是隐式地使用门级原语,因为他是直接描述数据在寄存器直接的流动关系,本质上,还是在阐述逻辑门的使...

    0 前言

    本文从整体上带你完成Verilog HDL语言的三种不同描述方式,让你从宏观上有所把握。

    最核心的原则:一切设计实际需求而定,需要存储变量就用reg,需要有符号数就用integer/real/reg signed……

    1 输出端口的设计

    端口的设计,区别主要在于输出端口是默认的wire还是自定义的reg,本篇将以1位四选一数据选择器为例进行说明。

    1.1 门级描述和数据流描述

    这两种描述的时候,使用默认的wire即可。

    这两种描述方式,本质上都是直接使用逻辑门

    • 门级描述是显式地使用了门级原语
    • 数据流描述其实是隐式地使用门级原语,因为他是直接描述数据在寄存器直接的流动关系,本质上,还是在阐述逻辑门的使用

    门级描述与数据流描述,就好比结绳记事使用符号记事的区别,用一连串的符号标志,代替了绳子,减少了许多麻烦。

    • 门级描述是以门级原语为基石的描述方式,必须使用线网类型
    • 数据流描述是以连续赋值语句为基石的描述方式,其左值必须是线网类型,右值无要求。

    以下是四选一数据选择器的端口声明,关注output out语句

    module choose_4to1(
        input d0,d1,d2,d3,
        input add1,add0,
        output out	// 注意输出端口的设定
        );
        
        
    endmodule
    

    你需要记住Verilog描述形式
    需要记住,门级描述的输出和数据流描述的连续赋值语句的左值,必须是线网类型,所以必须使用默认的输出端口

    1.2 行为级描述

    行为级描述,输出端口类型应该使用output reg OUT,使用reg类型。

    因为过程赋值语句的左值必须是寄存器类型

    ANSI C风格的描述如下

    module choose_4to1(
        input d0,d1,d2,d3,
        input add1,add0,
        output reg out	// 注意输出端口的设定
        );
        
        
    endmodule
    

    你也可以将输出端口初始化output reg out = 0

    另外一种端口风格,但是不推荐

    module choose_4to1(d0,d1,d2,d3,add1,add0,out);
        input d0,d1,d2,d3;
        input add1,add0;
        // 以下两条语句才能将out声明为reg类型的输出端口
        output out;
        reg out;
        
        
    endmodule
    

    2 三种描述方式的整体架构

    就像盖房子那样,同样是楼房,使用不同的材料,建造的方式不同,速度也不同。

    下面我对这几种描述进行一个近似比喻:

    • 门级描述:手里只有基本材料,需要先烧制砖头再盖房子
    • 数据流描述:已经有了现成的砖头,只需要将其以合理的方式组合起来
    • 行为级描述:已经有了集成的房子,只需要拼接起来,就像火神山医院那样

    2.1 门级描述

    门级原语:andor……

    门级描述与门级原语为基本单元

    2.2 数据流描述

    连续赋值语句:assign

    数据流描述以连续赋值语句为基本单元

    2.3 行为级描述

    结构化过程语句:initialalways

    行为级描述以结构化过程语句为基本单元

    2.4 补充:独立的语句

    独立的语句指的是

    • 输入输出端口的声明,特别的,reg类型输出端口可以定义的时候初始化,但是输入端口不允许
    module Example (
    	input a,b,
    	output reg OUT = 0	//【这里是关键点!】
    	);
    	
    	<其他内容>
    endmodule
    
    • 内部线网的设定,可以在定义的时候初始化:wire a = 1;
    • 内部变量的声明,可以在定义的时候初始化:reg b = 0;

    2.5 小结

    1. 门级描述:输出部分必须是net类型,门级原语本质是模块实例调用,符合端口连接规则
    2. 数据流描述:左值必须是net类型,右值无要求
    3. 行为级描述:左值必须是reg类型,右值无要求,这里的重点是过程赋值语句的要求,因为它是行为描述的基本单元,就像C语言的变量那样。

    3 理解三种描述方式的本质

    3.1 门级描述

    门级描述,使用门级原语对硬件设计进行描述,它直接反应了逻辑门直接的关系,更加接近底层,接近硬件

    3.2 数据流描述

    数据流描述,描述了输出数据与输入数据之间的逻辑关系,通过逻辑表达式来建立输入输出数据的联系。

    逻辑表达式可以理解为对硬件设计功能的数学表达形式

    3.3 行为级描述

    行为级描述,直接描述硬件设计所能实现的功能,相当于:设计者告诉软件需要实现怎样的功能,由软件自动生成其门机描述。当然,没有那么智能。

    4 理解不同抽象层级描述方式与功能设计之间的联系

    此处,我将会以1位四选一数据选择器的设计为例

    4.1 需求分析 & 行为级描述

    1. 输入四个数据,从四个里面选择一个:d0,d1,d2,d3
    2. 通过地址控制选择哪个:s1,s0

    其行为描述是

    1. 对于输入的数据
    2. 如果地址是00,则输出d0
    3. 否则,如果地址是01,则输出d1
    4. 否则,如果地址是10,则输出d2
    5. 否则,如果地址是11,则输出d3
    6. 否则,输出x

    设计块如下:
    if语句版本的设计块

    module mux_4to1 ( 
        input d0,d1,d2,d3,
        input s1,s0,
        output reg out = 0
        );
        
        always @(*)
        begin
            if ({s1,s0} == 2'b_00)
                out = d0;
            else if ({s1,s0} == 2'b_01)
                out = d1;
            else if ({s1,s0} == 2'b_10)
                out = d2;
            else if ({s1,s0} == 2'b_11)
                out = d3;
            else
                out = 1'bx;
        end
        
    endmodule
    

    case语句版本的设计块

    module mux_4to1 (
        input d0,d1,d2,d3,
        input s1,s0,
        output reg out = 0
        );
        
        always @(*)
        begin
            case({s1,s0})
                2'b00: out = d0;	// 也可写成【2'd0】
                2'b01: out = d1;	// 【2'd1】
                2'b10: out = d2;	// 甚至于你可以直接写【2】
                2'b11: out = d3;	// 【3】
                default: $display("错误!\n"); // 千万别忘记这个
            endcase
        end
    
    endmodule
    

    激励块如下:

    module test4;
    
        reg d0 = 0,d1 = 1,d2 = 0,d3 = 1;
        reg s1,s0;
        wire out;
        
        mux_4to1 MT0 (d0,d1,d2,d3,s1,s0,out);
        
        initial
            $monitor("s1 = %b,  s0 = %b,  out = %b\n",s1,s0,out);
        
        initial
        begin
            #1 s1 <= 0; s0 <= 0;
            
            #1 s1 <= 0; s0 <= 1;
            
            #1 s1 <= 1; s0 <= 0;
            
            #1 s1 <= 1; s0 <= 1;
        end
        
    endmodule
    

    输出结果为:
    结果
    事实上,行为级描述,不仅仅可以适用于1位位宽,更可以直接设置为32位位宽,这是其他描述方式做不到的,他们需要将1位的模块组合成32位的。

    4.2 求逻辑表达式 & 数据流描述

    1. 列出真值表
    2. 求逻辑表达式:
      out = (~s1 & ~s0 & d0) | (~s1 & s0 & d1) | (s1 & ~s0 & d2) | (s1 & s0 & d3)

    逻辑表达式,表示了输出与输入直接的逻辑关系,可以直接使用数据流描述。

    事实上,只有你写得出逻辑表达式,就能使用数据流描述,但是,对于复杂问题往往很难将其逻辑表达式写清楚,并且当今时代有很多集成的模块,完全可以直接调用他们,而没有必要再自己设计,这一点我在后面再进行阐述。

    设计块:
    逻辑表达式版本的设计块

    module mux_4to1(
        input d0,d1,d2,d3,
        input s1,s0,
        output out
        );
        
        assign out = (~s1 & ~s0 & d0) | 
                     (~s1 & s0 & d1)  | 
                     (s1 & ~s0 & d2)  | 
                     (s1 & s0 & d3);
        
    endmodule
    

    条件操作符版本的设计块,这个其实已经和行为级描述类似了。

    module mux_4to1 (
        input d0,d1,d2,d3,
        input s1,s0,
        output out
        );
        
        assign out = s1? (s0? d3:d2):(s0? d1:d0);
        
    endmodule
    

    激励块与仿真结果和行为级一样,不再赘述。

    4.3 画逻辑电路图 & 门级描述

    1. 选择器件
    2. 根据逻辑表达式画出逻辑电路图

    此处选用基本的逻辑门作为器件。

    相比之下,门级描述显得非常复杂,这里不再赘述,请读者自行查阅资料。

    当今时代也很少有人再使用门级描述。

    4.4 小结

    当今时代人们会使用数据流描述和行为级描述,对于某些必要的部分使用门级描述,但是这种情况非常少。

    通常我们使用的是RTL级描述,也就是数据流和行为级描述的混合描述方式。

    我们来观察两条线对比以下

    需求分析___行为级描述
    逻辑表达式___数据流描述
    逻辑电路图___门级描述

    结果显而易见,行为级描述更加简单,提高了效率,但是,由于行为级描述目前没有足够智能,有些事情不能完成,因此我们依然需要数据流描述,但是门级描述几乎已经不需要了。

    5 激励块的特殊设置

    首先,采用分治思想,将激励块和设计块分开看,激励块的输出显示结果,是由激励信号的类型决定的,在符合端口对接规则的前提下,需要对激励信号的数据类型加以修饰,以达到验证输出结果的目的。

    目前我们的激励块是这样是:

    reg d0 = 0,d1 = 1,d2 = 0,d3 = 1;
    reg s1,s0;
    wire out;
    

    如果,我们需要输入的是有符号数,则可以改为reg signed d0;或者integer d0;或者real d0;,请记住,输入端口的reg类型,代表的是一组寄存器类型,而不单单是reg。

    如果我们需要输出的结果显示为十进制的负数,则需要设置为wire signed out;,代表其是有符号数。

    这也充分体现了开篇所说的:一切设计由需求决定

    6 善用科技黑箱:利用行为级描述和集成器件快速完成设计

    科技黑箱就是其他设计者已经开发好的功能,你可以直接拿来使用,以提高开发效率。它也可以是C++中的STL库,Python的库等等。

    同时,我想你也已经感受到三种描述方式在开发效率方面的差别,多多使用RTL级描述,会大大提高设计者的开发效率。

    简而言之,就是把别人做好的东西直接拿来用,帮助你快速完成你设计的东西。

    展开全文
  • 关于verilog中综合的过程,可综合与不可综合的理解

    千次阅读 多人点赞 2018-11-01 09:29:53
     一:行为级:分析电路功能、性能以及其他兼容性问题,只验证设计功能,考虑设计的任何时序信息;  二:RTL级:寄存器级,只能使用综合语句结构进行描述  三:RTL级综合:把RTL级描述转换为门级电路网表 ...
  • verilog 中的可综合与不可综合

    千次阅读 2020-10-17 17:18:41
    参考链接: ...一、什么是综合? Verilog HDL或VHDL都只是一种硬件的描述语言,并且允许在不同...VerilogHDL侧重于电路级,可以在门级和寄存器传输级(RTL)描述硬件,也可以在算法级对硬件加以描述。而VHDL侧重于系统级。
  • Verilog中可综合及不可综合语句概述

    千次阅读 2018-01-02 13:05:31
    Verilog中可综合及不可综合语句概述 2017-06-02 23:51 379人阅读 评论(0) 收藏 举报  分类: FPGA(4)  Verilog中可综合及不可综合语句概述     Verilog硬件描述语言有很...
  • Verilog的数据流、行为、结构化与RTL级描述

    万次阅读 多人点赞 2015-02-08 09:54:52
    Verilog语言可以有多种方式来描述硬件,同时,使用这些描述方式,又可以在多个抽象层次上设计硬件,...行为描述:使用always语句或initial语句块中的过程赋值语句(推荐掌握) 结构化描述:实例化已有的功能模块或原语
  • 确定性世界中的行为预测

    千次阅读 2021-01-08 17:07:26
    桔妹导读:自动驾驶系统中的行为预测模块主要负责预判其他交通参与者未来一段时间的行为,其困难主要源自现实世界和人类行为的高度确定性。本文列举了现实环境中的不同场景,讨论了两种不同预测方法...
  • 可综合&不可综合

    千次阅读 2014-06-09 23:54:15
    Verilog HDL和VHDL相比有很多优点,有C语言基础的话很容易上手。搜集了一些网上大神的经验总结和书上的例子...HDL 是 Hardware Description Language 的缩写,中文名“硬件描述语言”,并是“硬件设计语言(Hardwa
  • Behavior级,即行为级,指的是仅仅描述电路的功能,可以采用任何Verilog语法的描述形式,行为级的目标是实现特定的功能,而没有综合的限制。 **行为描述不关心电路的具体结构,只关注算法。**行为级是RTL级的上一...
  • 异常行为检测论文学习综述

    万次阅读 2017-10-19 10:17:29
    近来找了几篇异常行为检测的论文,先大概浏览了一下摘要,记录主要内容,以便后续查看。1、Abnormal behavior detection using hybrid agents in crowded scenesKeywords: Visual surveillance Abnormal behavior ...
  • 姿态估计和行为识别作为计算机视觉的两个领域,对于新人来说,较为容易弄混姿态估计和行为识别两个概念。   姿态估计(Pose Estimation)是指检测图像和视频中的人物形象的计算机视觉技术,可以确定某人的某个...
  • 描述性统计分析

    万次阅读 2018-06-07 10:56:17
    1.1 描述名义变量的分布:频数表、柱形图 2、等级变量:如饮料包装大小;   3、连续变量:饮料的体积(比例数据)、饮料的温度(间隔数据) 3.1 描述连续变量的分布 :直方图  3.1.1 需要对变量进行...
  • 行为树(Behavior Tree)详细介绍

    千次阅读 多人点赞 2021-03-08 17:56:13
    源自: ...这些树可能非常深,节点调用执行特定功能的子树,允许开发人员创建行为库,这些行为库可以链接在一起以提供非常令人信服的AI行为
  • 行为树简介

    千次阅读 2019-04-01 16:21:31
    行为树的概念会比状态机要复杂些——行为树是一个包含逻辑节点和行为节点的树结构,每次需要找出一个行为的时候,会从树的根节点出发,遍历各个节点,找出第一个和当前数据相符合的行为。 为了弄明白这个概念,我们...
  • 【数据集整理】人体行为识别和图像识别

    万次阅读 多人点赞 2017-12-25 10:05:27
    一共12个人体行为识别的数据集,基于视频的;6个图像识别的,有关物体识别、行人识别、年龄识别和人头检测的,基于图像,图像识别数据集参考于博客:http://blog.csdn.net/qq_14845119/article/details/51913171后续...
  • verilog中的可综合与不可综合

    万次阅读 多人点赞 2018-04-19 15:35:04
    关于verilog可综合与不可综合,CSDN的博客大都借鉴了博主initialwei的关于可综合与不可综合的理解。博客链接:http://www.eefocus.com/initial_wei/blog/12-10/287444_c623b.html1)所有综合工具都支持的结构:...
  • 行为规划又称为行为决策,是无人车规划模块三层(任务,行为,动作)的中间层,本文将介绍行为规划的基本概念,设计核心,同时介绍一种具体的无人车行为规划方法——分层有限状态机, 行为规划(Behavior ...
  • 用例图与用例描述

    千次阅读 2021-12-19 23:08:38
    在 PPS 项目中,选择产品状态(Choose Product Condition)会在许多场合下发生,在创建销售订单和创建询价单中选择产品状态都是必不可少的活动,所以把选择产品状态作为一个被包含的用例插人到Create Order和Create ...
  • 设计模式——行为型模式

    千次阅读 2019-04-23 21:47:51
    在代码中包含大量和对象状态有关的条件语句,导致代码的维护性和灵活性变差,能方便的增加和删除状态,并且导致客户类与类库之间的耦合增强 2.2.3 优缺点: 优点: 封装了状态的转换原则,可以对状态转换...
  • 行为树(Behavior Tree)– 基本概念

    千次阅读 2019-01-23 15:17:30
    我想通过一个例子来介绍一下行为树的基本概念,会比较容易理解,看下图: 这是我们为一个士兵定义的一颗行为树(可以先不管这些绿圈和红圈是干吗的),首先,可以看到这是一个树形结构的图,有根节点,有分支,...
  • Verilog中可综合与不可综合的语句

    万次阅读 多人点赞 2016-12-17 23:38:30
    础知识:verilog 不可综合语句  (1)所有综合工具都支持的结构:always,assign,begin,end,case,wire,tri,aupply0,supply1,reg,integer,default,for,function,and,nand,or,nor,xor,xnor,buf...
  • 行为级和RTL级的区别

    万次阅读 2017-11-30 09:05:33
    RTL级,register transfer level,指的是用寄存器这一级别的描述方式来描述电路的数据流方式;而Behavior级指的是仅仅描述电路的功能而可以...鉴于这个区别,RTL级描述的目标就是综合,而行为描述的目标就是实现特
  • 先用行为描述方式实现一个2输入一位全加器电路 由于后面需要使用综合工具进行综合,这里先声明使用的FPGA是Virtex-7系列的: 目的很单纯,就是熟悉一下使用ISE进行FPGA设计的一般流程。 硬件语言描述 首先...
  • 企业安全中的用户与实体行为分析

    千次阅读 2021-11-16 09:30:53
    User and Entity Behavior Analytics for Enterprise Security 企业安全中的用户与实体行为分析 ...具体来说,关注用户和实体行为分析(UEBA)模块,跟踪和监控用户、IP地址和企业设备的行为。利用基于奇异值分解(SVD)的
  • 日志采集与用户行为链路跟踪

    万次阅读 2017-08-22 09:20:23
    日志采集这部分内容,其实...不过正如前文提到的,这部分内容,从技术的角度来说,未必有多么高深,但是从业务角度来说,要做到完善却也很难,特别是在分析用户行为链路的场景下,所以这篇专门来讨论一下这一块的内容。
  • 【 Verilog HDL 】HDL的三种描述方式

    万次阅读 2018-09-19 23:29:25
    当我们使用HDL代码描述硬件功能的时候,主要有三种基本描述方式,即结构化描述方式、数据流描述方式和行为描述方式。通过本次总结,我们将明白到底我们描述的电路是什么方式描述的。 结构化描述方式 结构化描述...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 538,301
精华内容 215,320
关键字:

不可描述的行为