1. 中断概念
 
中断是指由于接收到来自外围硬件(相对于中央处理器和内存)的异步信号或来自软件的同步信号，而进行相应的硬件／软件处理。发出这样的信号称为进行中断请求(interrupt request，IRQ)。硬件中断导致处理器通过一个上下文切换(context switch)来保存执行状态(以程序计数器和程序状态字等寄存器信息为主)；软件中断则通常作为CPU指令集中的一个指令，以可编程的方式直接指示这种上下文切换，并将处理导向一段中断处理代码。中断在计算机多任务处理，尤其是实时系统中尤为有用。这样的系统，包括运行于其上的操作系统，也被称为“中断驱动的”(interrupt-driven)。
 
中断是一种使CPU中止正在执行的程序而转去处理特殊事件的操作，这些引起中断的事件称为中断源，它们可能是来自外设的输入输出请求，也可能是计算机的一些异常事故或其它内部原因。
 
中断：在运行一个程序的过程中，断续地以“插入”方式执行一些完成特定处理功能的程序段，这种处理方式称为中断。
 
2. 中断的作用
 
并行操作
 
硬件故障报警与处理
 
支持多道程序并发运行，提高计算机系统的运行效率
 
支持实时处理功能
 
3. 术语
 
按中断源进行分类：发出中断请求的设备称为中断源。按中断源的不同，中断可分为
 
内中断：即程序运行错误引起的中断
 
外中断：即由外部设备、接口卡引起的中断
 
软件中断：由写在程序中的语句引起的中断程序的执行，称为软件中断
 
允许/禁止(开/关)中断： CPU通过指令限制某些设备发出中断请求，称为屏蔽中断。从CPU要不要接收中断即能不能限制某些中断发生的角度 ，中断可分为
 
可屏蔽中断 ：可被CPU通过指令限制某些设备发出中断请求的中断， 那是不是意味着进中断时disable整个中断，其实disable的都是可屏蔽中断？
 
不可屏蔽中断：不允许屏蔽的中断如电源掉电
 
中断允许触发器：在CPU内部设置一个中断允许触发器，只有该触发器置“1”，才允许中断；置“0”，不允许中断。
 
指令系统中，开中断指令，使中断触发器置“1”
 
关中断指令，使中断触发器置“0”
 
中断优先级：为了管理众多的中断请求，需要按每个(类)中断处理的急迫程度，对中断进行分级管理，称其为中断优先级。在有多个中断请求时，总是响应与处理优先级高的设备的中断请求。
 
中断嵌套：当CPU正在处理优先级较低的一个中断，又来了优先级更高的一个中断请求，则CPU先停止低优先级的中断处理过程，去响应优先级更高的中断请求，在优先级更高的中断处理完成之后，再继续处理低优先级的中断，这种情况称为中断嵌套。
 
Intel的官方文档里将中断和异常理解为两种中断当前程序执行的不同机制。这是中断和异常的共同点。不同点在于：
 
中断(interrupt)是异步的事件，典型的比如由I/O设备触发；异常(exception)是同步的事件，典型的比如处理器执行某条指令时发现出错了等等。
 
中断又可以分为可屏蔽中断和非可屏蔽中断，异常又分为故障、陷阱和异常中止3种，它们的具体区别很多书籍和官方文档都解释的比较清楚这里不再赘述。
 
关于它们的区别有两点是需要注意的：
 
平常所说的屏蔽中断是不包括异常的，即异常不会因为CPU的IF位被清(关中断，指令：cli)而受影响，比如缺页异常，即使关了中断也会触发CPU的处理，回答了我上面红色部分疑问。
 
通常说的int 80h这种系统调用使用的中断方式实际上硬件上是理解为异常处理的，因此也不会被屏蔽掉，这也很好理解，int 80h这种中断方式是程序里主动触发的，对于CPU来说属于同步事件，因此也就属于异常的范畴。
 
4. 中断(异常)处理过程
 

 
需要明确的一点是CPU对于中断和异常的具体处理机制本质上是完全一致的，即：
 
当CPU收到中断或者异常的信号时，它会暂停执行当前的程序或任务，通过一定的机制跳转到负责处理这个信号的相关处理程序中，在完成对这个信号的处理后再跳回到刚才被打断的程序或任务中。这里只描述保护模式下的处理过程，搞清楚了保护模式下的处理过程(更复杂)，实模式下的处理机制也就容易理解了。
 
具体的处理过程如下：
 
1)  中断响应的事前准备：
 
系统要想能够应对各种不同的中断信号，总的来看就是需要知道每种信号应该由哪个中断服务程序负责以及这些中断服务程序具体是如何工作的。系统只有事前对这两件事都知道得很清楚，才能正确地响应各种中断信号和异常。
 
系统将所有的中断信号统一进行了编号(一共256个：0～255)，这个号称为中断向量，具体哪个中断向量表示哪种中断有的是规定好的，也有的是在给定范围内自行设定的。  中断向量和中断服务程序的对应关系主要是由IDT(中断向量表)负责。操作系统在IDT中设置好各种中断向量对应的中断描述符(一共有三类中断门描述符：任务门、中断门和陷阱门)，留待CPU查询使用。而IDT本身的位置是由idtr保存的，当然这个地址也是由OS填充的。
 
中断服务程序具体负责处理中断(异常)的代码是由软件，也就是操作系统实现的，这部分代码属于操作系统内核代码。也就是说从CPU检测中断信号到加载中断服务程序以及从中断服务程序中恢复执行被暂停的程序，这个流程基本上是硬件确定下来的，而具体的中断向量和服务程序的对应关系设置和中断服务程序的内容是由操作系统确定的。
 
2) CPU检查是否有中断/异常信号
 
CPU在执行完当前程序的每一条指令后，都会去确认在执行刚才的指令过程中中断控制器(如：8259A)是否发送中断请求过来，如果有那么CPU就会在相应的时钟脉冲到来时从总线上读取中断请求对应的中断向量[2]。
 
对于异常和系统调用那样的软中断，因为中断向量是直接给出的，所以和通过IRQ(中断请求)线发送的硬件中断请求不同，不会再专门去取其对应的中断向量。
 
3) 根据中断向量到IDT表中取得处理这个向量的中断程序的段选择符
 
CPU根据得到的中断向量到IDT表里找到该向量对应的中断描述符，中断描述符里保存着中断服务程序的段选择符。
 
4) 根据取得的段选择符到GDT中找相应的段描述符
 
CPU使用IDT查到的中断服务程序的段选择符从GDT中取得相应的段描述符，段描述符里保存了中断服务程序的段基址和属性信息，此时CPU就得到了中断服务程序的起始地址。这里，CPU会根据当前cs寄存器里的CPL和GDT的段描述符的DPL，以确保中断服务程序是高于当前程序的，如果这次中断是编程异常(如：int 80h系统调用)，那么还要检查CPL和IDT表中中断描述符的DPL，以保证当前程序有权限使用中断服务程序，这可以避免用户应用程序访问特殊的陷阱门和中断门[3]。
 
5) CPU根据特权级的判断设定即将运行的中断服务程序要使用的栈的地址
 
CPU会根据CPL和中断服务程序段描述符的DPL信息确认是否发生了特权级的转换，比如当前程序正运行在用户态，而中断程序是运行在内核态的，则意味着发生了特权级的转换，这时CPU会从当前程序的TSS信息(该信息在内存中的首地址存在TR寄存器中)里取得该程序的内核栈地址，即包括ss和esp的值，并立即将系统当前使用的栈切换成新的栈。这个栈就是即将运行的中断服务程序要使用的栈。紧接着就将当前程序使用的ss,esp压到新栈中保存起来。也就说比如当前在某个函数中，使用的栈，在中断发生时，需要切换新的栈。
 
6) 保护当前程序的现场
 
CPU开始利用栈保护被暂停执行的程序的现场：依次压入当前程序使用的eflags，cs，eip，errorCode(如果是有错误码的异常)信息。
 
官方文档[1]给出的栈变化的示意图如下：
 
7) 跳转到中断服务程序的第一条指令开始执行
 
CPU利用中断服务程序的段描述符将其第一条指令的地址加载到cs和eip寄存器中，开始执行中断服务程序。这意味着先前的程序被暂停执行，中断服务程序正式开始工作。
 
8) 中断服务程序处理完毕，恢复执行先前中断的程序
 
在每个中断服务程序的最后，必须有中断完成返回先前程序的指令，这就是iret(或iretd)。程序执行这条返回指令时，会从栈里弹出先前保存的被暂停程序的现场信息，即eflags,cs,eip重新开始执行。

前言
 
我们在学习操作系统时，在引导部分代码中，会看到 int 指令，比如：
 
int 10h
 
书上会解释说，通过10h中断能够实现显示屏操作。
 
分析
 
INT指令为 软件中断指令，是CALL指令的一种特殊形式，call指令调用的子程序是用户程序的一部分，而INT指令调用的则是操作系统或者BIOS提供的特殊子程序。
 INT n就好像是调用子程序，只不过其调用的是中断处理程序。
 
 
 
格式 ： int n
功能：转到相应的中断处理程序执行。
 
 
举例
 
mov ah, 1	; 设置入参
int 21h			; 调用21h中断服务程序
 
这段代码的含义是，调用中断号为21的终端服务程序的 第1号功能，其中ah是入参。
 
为什么这样用？
 
刚开始接触这种使用方式时，我们可能会有疑惑，为什么要使用这种方式来实现程序调用，毕竟中断服务程序也是类似于一个子程序而已，为什么不用call，毕竟使用call，对于程序员来说，更容易理解，这里我简单的分析一下，可能不太正确，但是起码能够帮助我们理解。
 
 
 
1、BIOS的全称为 “基本输入/输出系统”，BIOS一般是电脑制作商根据CPU的型号和主板原理图设计的软件，是引导操作系统的关键，对于BIOS来讲，它是不懂windows和linux的，它的主要工作就是上电后第一个运行的程序，能够提供最基本的输入（键盘）和输出（蜂鸣器、显示器VGA）功能，所以BIOS中，是包括了显示器、键盘的驱动的，也预留了键盘、显示器的使用接口。
2、那么问题就来了，BIOS预留的使用接口，引导程序怎么能够方便使用呢？由于BIOS和引导程序在不同的存储介质中，基本上可以理解为BIOS和引导程序是两个进程（注意不是线程），代码不在一起，就不存在所谓的调用了，所以需要有个全局的调用接口？
3、接着上面的分析，在没有操作系统的情况下，什么是全局可见的接口呢，很明显，中断是全局可见的，但是肯定不能使用硬中断，因为硬中断是与绑定的，那自然就是软中断了，所以BIOS中自然就包括了软中断服务程序，比如 显示器的操作，就是通过 10h中断来实现的，cpu规定好，通过a寄存器来进行传参。这样就实现了在引导程序中，操作显示器的功能。
 

 
CPU可以选择决定做任何一个，即决定何时相对于原始指令流处理中断 .
 
对于无序执行，通常会有数十条指令在运行，并且不止一个指令可以立即在ALU中执行 .
 
但是，一个有趣的问题是，允许完成和更新中断处理程序看到或未更新的架构状态是否允许已经开始执行但尚未退出的低延迟指令(如 add 或 imul ) .
 
如果没有，这可能是因为很难 Build 逻辑来检测有多少连续指令准备好“很快”退出，超出当前的退休状态 . 中断是罕见的(最坏情况下每千条指令一个，或者I / O负载较低的每百万条指令一个)，因此在中断处理中挤压周围代码的更多吞吐量的好处很低 . 中断延迟的任何潜在成本都将是一个缺点 .
 
Some instructions, especially micro-coded ones, have mechanisms for being interrupted without having to restart from scratch . 例如
 
rep movsb可以将RSI，RDI和RCX更新为部分通过副本(因此它将在重新启动时完成复制) . 其他REP字符串指令可以类似地被中断 . 对于中断，只有一次操作计数是原子的 .
 
AVX2收集像vpgatherdd有一个输入掩码矢量，显示要收集哪些元素而忽略 . 它在成功收集相应的索引后清除掩码元素 . 在异常(例如页面错误)上，错误元素是最右边的元素，其掩码仍然设置(聚合顺序不保证，但故障顺序是，参见英特尔的手册条目) .
 
这使得聚集成功成为可能，而无需同时映射所有相关页面 . 即使在内存压力的情况下，在另一个元素中进行分页时驱逐已经收集的元素也不会导致无限循环 . 保证前进 .
 
在异步中断上，硬件可以类似地使聚集部分完成，使用掩码来记录进度 . IDK，如果任何硬件确实这样做，但ISA设计使该选项保持打开状态 .
 
无论如何，这就是为什么你需要在循环内为每个聚集创建一个全新的全屏模板 .
 
没有中断和重启机制的非常慢的指令包括wbinvd . (将所有缓存同步到主内存并使其无效) . Intel's manual mentions that wbinvd does delay interrupts.
 
因此，使用WBINVD指令会对逻辑处理器中断/事件响应时间产生影响 .
 
这可能是为什么它是一个特权指令 . 用户空间可以做很多事情来使系统变慢(例如占用大量内存带宽)，但它不能过于显着地增加中断延迟 . (从ROB退出但尚未提交给L1d的商店可能会增加中断延迟，因为它们必须发生并且不能中止 . 但是在飞行中创建大量分散的缓存缺失存储的病态情况更难 . )

目录
 
一、指令流水
 
1、指令流水原理
 
2、影响流水线性能的因素
 
（1）结构相关
 
（2）数据相关
 
（3）控制相关
 
3、流水线性能
 
（1）吞吐率
 
（2）加速比
 
（3）效率
 
4、流水线的多发技术
 
（1）超标量技术
 
（2）超流水线技术
 
（3）超长指令字技术
 
5、流水线结构
 
（1）指令流水线结构
 
（2）运算流水线
 
二、中断系统
 
一）中断系统概述
 
1、引起中断的各种因素
 
2、中断系统需要解决的问题
 
二）中断请求标记和中断判优逻辑
 
1、中断请求标记
 
2、中断判优逻辑
 
三）中断服务程序入口地址的寻找
 
1、硬件向量法
 
2、软件查询法
 
四）中断响应
 
1、响应中断的条件
 
2、响应中断的时间
 
3、中断隐指令
 
五）保护现场和恢复现场
 
六）中断屏蔽技术
 
1、多重中断的概念
 
2、实现多重中断的条件
 
3、屏蔽技术
 
4、多重中断的断点保护
 

一、指令流水
 
指令流水作用
 
提高器件的性能
改进系统的结构，开发系统的并行性
并行：包含同时性和并发性两方面。
 
同时性指两个或多个事件在同一时刻发生，并发性指两个或多个事件在同一时间段发生。
 
在同一时刻或同一时间段内完成两种或两种以上性质相同或不同的功能，只要在时间上互相重叠，就存在并行性。
 
并行性体现在不同等级上。通常分为4个级别：作业级或程序级、任务级或进程级、指令之间级和指令内部级。前两级为粗粒度，又称为过程级；后两级为细粒度，又称为指令级。
 
 
 
粗粒度并行性一般用算法实现，细粒度并行性一般用硬件实现。
 
 
粗粒度并行性是在多个处理机上分别运行多个进程，由多台处理机合作完成一个程序；
 
细粒度并行性是指在处理机的操作级和指令级的并行性，其中指令的流水作业就是一项重要技术。
 
1、指令流水原理
 
把指令的处理过程分为取指令和执行指令两个阶段，在不采用流水技术的计算机里，取指令和执行指令是周而复始地出现，各条指令按顺序串行执行的。
 

 指令的串行执行
 

  
 

 
 
 
 
 
  

    
  
 
  

   取指令
   取指令部件
   完成
   总有一个部件 
   空闲 
  
 
 
 
 

   
 
 
 

  指令的二级流水
 
 
 

   
 
 
 

  
 
 
 

  
 
 
 

  若
  取指
  和
  执行
  阶段时间上 
  完全重叠，
  指令周期
  减半
  速度提高 
  1 
  倍
 
 
 

  
 
 
 
存在两个原因使得执行效率加倍是不可能的：
 
 
指令的执行时间 > 取指时间，因此取指阶段可能要等待一段时间，也即存放在指令部件缓冲区的指令还不能立即传给执行部件，缓冲区不能空出。
 
 
当遇到条件转移指令时，下一条指令是不可知的。因为必须等到执行阶段结束后，才能获知条件是否成立，从而决定下条指令的地址，造成时间损失。
 
通常为了减少时间损失，采用猜测法，即当条件转移指令从取指阶段进入执行阶段时，指令部件仍按顺序预取下一条指令。
 
这样如果条件不成立，转移没有发生，则没有时间损失；若条件成立，转移发生，则所取的指令必须丢掉，并再取新的指令。
 
 
 
可将指令的处理过程分解为更细的几个阶段：
 
 
取指（FI）：从存储器取出一条指令并暂时存入指令部件的缓冲区。
指令译码（DI）：确定操作性质和操作数地址的形成方式。
计算操作数地址（CO）：计算操作数的有效地址。
取操作数（FO）：从存储器中取操作数。（若操作数在寄存器中则无须此阶段）
执行指令（EI）：执行指令所需的操作，并将结果存于目的位置（寄存器中）。
写操作数（WO）：将结果存入存储器
 
指令的六级流水示例：
 
 
2、影响流水线性能的因素
 
在流水过程中会出现三种相关，使流水线不断流实现起来很困难，即结构相关、数据相关、控制相关。
 
结构相关：当多条指令进入流水线后，硬件资源满足不了指令重叠执行的要求时产生的。
 
数据相关：指令在流水线中重叠执行时，当后继指令需要用到前面的执行结果时发生的。
 
控制相关：当流水线遇到分支指令和其他改变PC值的指令时引起的。
 
假设流水线由5段组成，它们分别是取指令（IF）、指令译码/读寄存器（ID）、执行/访存有效地址计算（EX）、存储器访问（MEM）、结果写回寄存器（WB）。
 
（1）结构相关
 
结构相关是当指令在重叠执行过程中，不同指令争用同一功能部件产生资源冲突时产生的，故又有资源相关之称。
 
 
 
解决冲突的方法
 
 
让流水线在完成前一条指令对数据的存储器访问时，暂停（一个时钟周期）取后一条指令的操作。
另一种方法是设置两个独立的存储器分别存放操作数和指令，以免取指令和取操作数同时进行时互相冲突，使取某条指令和去另一条指令的操作数实现时间上的重叠。
 
（2）数据相关
 
数据相关是流水线中的各条指令因重叠操作，可能改变对操作数的读写访问顺序，从而导致了数据相关冲突。
 
 
 
解决数据相关的方法
 
 
采用后推法，即遇到数据相关时，就停顿后继指令的运行，直至前面指令的结果已经生成。
另一种解决方法是采用定向技术，又称为旁路技术或相关专用通路技术。其主要思想是不必待某条指令的执行结果送回到寄存器后，再从寄存器中取出该结果，作为下一条指令的源操作数，而是直接将执行结果送到其他指令所需要的地方。
 
根据指令间对同一寄存器读和写操作的先后次序关系，数据相关冲突可分为写后读相关（RAW）、读后写相关（WAR）、写后写相关（WAW）。
 
上述三种数据相关在按序流动的流水线中，只可能出现RAW相关。
 
在非按序流动的流水线中，由于允许后进入流水线的指令超过先进入流水线的指令而先流出流水线，则既可能发生RAW相关，还可能发生WAR和WAW相关。
 
（3）控制相关
 
控制相关主要是由转移指令引起的。
 
当转移发生时，将使流水线的连续流动受到破坏。当执行转移指令时，根据是否发生转移，它可能将程序计数器PC内容改变成转移目标地址，也可能只是使PC加上一个增量，指向下一条指令地址。
 
 
 
解决控制相关
 
 
可以采用尽早判别转移是否发生，尽早生成转移目标地址；
预取转移成功或不成功两个控制流方向上的目标指令；
加快和提前形成条件码；
提高转移方向的猜准率等方法。
 
3、流水线性能
 
流水线性能通常用吞吐率、加速比、效率3项指标来衡量。
 
（1）吞吐率
 
在指令级流水线中，吞吐率是指单位时间内流水线所完成指令或输出结果的数量。吞吐率又有最大吞吐率和实际吞吐率之分。
 
最大吞吐率是指流水线在连续流动达到稳定状态后所获得的吞吐率。对于m段的指令流水线而言，若各段的时间均为Δt，则最大吞吐率为
 
 
流水线仅在连续流动时才可达到最大吞吐率。实际吞吐率总是小于最大吞吐率。
 
实际吞吐率是指流水线完成n条指令的实际吞吐率。实际吞吐率为
 
 
（2）加速比
 
流水线的加速比是指m段流水线的速度与等功能的非流水线的速度之比。加速比Sp为
 
 
即
 
 
（3）效率
 
效率是指流水线中各功能段的利用率。通常用流水线各段处于工作时间的时空区与流水线中各段总的时空区之比来衡量流水线的效率。
 

 由于流水线有
 建立时间
 和
 排空时间，
 因此各功能段的
 设备不可能一直
 处于
 工作
 状态。
 

  
 
 
4、流水线的多发技术
 
（1）超标量技术
 
超标量技术是指在每个时钟周期内可同时并发多条独立指令，即以并行操作方式将两条或两条以上指令编译并执行。
 
要实现超标量技术，要求处理机中配置多个功能部件和指令译码电路，以及多个寄存器端口，以便能实现同时执行多个操作。
 
 
（2）超流水线技术
 
超流水线技术是将一些流水线寄存器插入到流水线段中，好比将流水线再分段。
 
 
（3）超长指令字技术
 
超长指令字技术（VLIW）和超标量技术都是采用多条指令在多个处理部件中并行处理的体系结构，在一个时钟周期内能流出多条指令。
 
当超标量的指令来自同标准的指令流，VLIW则是由编译程序在编译时挖掘出指令间潜在的并行性后，把多条能并行操作的指令组合成一条具有多个操作码字段的超长指令，由这条超长指令控制VLIW机中多个独立工作的功能部件，由每一个操作码字段控制一个功能部件，相当于同时执行多条指令。
 
VLIW较超标量具有更高的并行处理能力，但对优化编译器的要求更高，对Cache的容量要求更大。
 
 
5、流水线结构
 
（1）指令流水线结构
 
指令流水线是将指令的整个执行过程用流水线进行分段处理.
 
典型的指令执行过程分为“取指令——指令译码——形成地址——取操作数——执行指令——回写结果——修改指令指针”这几个阶段。
 
指令流水线对机器性能的改善程度取决于把处理过程分解为多少个相等的时间段数。
 
 
（2）运算流水线
 
流水线相邻两段在执行不同的操作，因此在相邻两段之间必须设置锁存器或寄存器，以保证在一个时钟周期内流水线的输入信号不变。这一指导思想也适用于指令流水。
 
 
二、中断系统
 
一）中断系统概述
 
1、引起中断的各种因素
 
（1）人为设置的中断
 
这种中断一般称为自愿中断，因为它是程序中人为设置的，故一旦机器执行这种人为中断，便自愿停止现行程序而转入中断处理。
 
（2）程序性事故
 
如定点溢出、浮点溢出、操作码不能识别、除法中出现“非法”等，这些都属于由程序设计不周而引起的中断。
 
（3）硬件故障
 
（4）I/O设备
 
I/O设备被启动以后，一旦准备就绪，便向CPU发出中断请求。
 
（5）外部事件
 
用户通过键盘来中断现行程序属于外部事件中断。
 
通常将能引起中断的各个因素称为中断源。
 
 
 
中断源可分为两大类：
 
 
一类为不可屏蔽中断，这类中断CPU不能禁止，如电源掉电；
 
 
另一类为可屏蔽中断，对可屏蔽中断源的请求，CPU可根据该中断源是否被屏蔽来确定是否给予响应。若未屏蔽则能响应；若已被屏蔽，则CPU不能响应。
 
 
2、中断系统需要解决的问题
 
 
 
中断系统需解决的问题 
 
 
(1) 各中断源 如何 向 CPU 提出请求 ？ 
 
 
(2) 各中断源 同时 提出 请求 怎么办 ？ 
 
 
(5) 如何 寻找入口地址 ？ 
 
 
(4) 如何 保护现场 ？ 
 
 
(3) CPU 什么 条件、什么 时间、以什么 方式响应中断 ？ 
 
 
(6) 如何 恢复现场，如何 返回 ？ 
 
 
(7) 处理中断的过程中又 出现新的中断 怎么办 ？ 
 
 
二）中断请求标记和中断判优逻辑
 
1、中断请求标记
 
为了判断是哪个中断源提出的请求，在中断系统中必须设置中断请求标记触发器，简称中断请求触发器，记作INTR。当其状态为“1”时，表示中断源有请求。
 
这种触发器可集中设在CPU内，组成一个中断请求标记寄存器。
 
中断请求触发器越多，说明计算机处理中断的能力越强。这些触发器既可以集中在CPU的中断系统内， 也可以分散到各个中断源中。
 
 
2、中断判优逻辑
 
任何一个中断系统，在任一时刻，只能响应一个中断源的请求。当某一时刻多个中断源提出中断请求时，中断系统必须按其优先顺序予以响应，这称为中断判优。
 
各中断源的优先顺序是根据该中断源若得不到及时响应，致使机器工作出错的严重程度而定的。
 
中断判优可用硬件实现，也可用软件实现。
 
（1）硬件排队
 
硬件排队又可分为两种。
 
一种为链式排队器，对应中断请求触发器分散在各个接口电路中的情况，每一个接口电路中都设有一个非门和一个与非门，它们犹如链条一样串接起来。
 
另一种排队器设在CPU内，当最高优先级的中断源有请求时INTR1=1，就可封住比它优先级低的中断源的请求。
 
 
（2）软件排队
 
软件排队是通过编写查询程序实现的。程序按中断源的优先等级，从高至低逐级查询各中断源是否有中断请求，这样就可以保证CPU首先响应级别高的中断源的请求。
 
 
三）中断服务程序入口地址的寻找
 
通常有两种方法寻找入口地址：硬件向量法和软件查询法。
 
1、硬件向量法
 
硬件向量法就是利用硬件产生向量地址，再由向量地址找到中断服务程序的入口地址。向量地址由中断向量地址形成部件产生，这个电路可分散设置在各个接口电路中，也可设置在CPU内。
 
由向量地址寻找中断服务程序的入口地址通常采用两种办法。
 
一种在向量地址内存放一条无条件转移指令，CPU响应中断时，只要将向量地址送至PC，执行这条指令，便可无条件转向打印机服务程序的入口地址200。
 
另一种是设置向量地址表，该表设在存储器内，存储单元的地址为向量地址，存储单元的地址为入口地址。只要访问向量地址所指示的存储单元，便可获得入口地址。
 
硬件向量法寻找入口地址速度快。
 
 
2、软件查询法
 
用软件寻找中断服务程序入口地址的方法称为软件查询法。当查到某一中断源有中断请求时，接着安排一条转移指令，直接指向此中断源的中断服务程序入口地址，机器便能自动进入中断处理。
 
这种方法不涉及硬件设备，但查询时间较长。
 
四）中断响应
 
1、响应中断的条件
 
当EINT=1，且有中断请求（即中断请求标记触发器INTR=1）时，CPU可以响应中断。
 
2、响应中断的时间
 
之所以CPU在指令的执行周期后进入中断周期，是因为CPU在执行周期的结束时，统一向所有中断源发出中断查询信号，只有此时CPU才能获知哪个中断源有请求。
 
可在指令执行过程中设置若干个查询断点，CPU在每个“查询断点”时刻均发中断查询信号，以便发现有中断请求，CPU便可及时响应。
 
 
3、中断隐指令
 
（1）保护程序断点
 
保护程序断点就是要将当前程序程序计数器PC的内容保存到存储器中。它可以存在存储器的特定单元内，也可以存入堆栈。
 
（2）寻找中断服务程序的入口地址
 
由于中断周期结束后进入下条指令（即中断服务程序的第一条指令）的取指周期，因此在中断周期内必须设法找到中断服务程序的入口地址。
 
 
 
有两种方法寻找入口地址：
 
 
在中断周期内，将向量地址送至PC（对应硬件向量法），使CPU执行下一条无条件转移执行，转至中断服务程序入口地址。
在中断周期内，将软件查询入口地址的程序（又称中断识别程序）首地址送至PC，使CPU执行中断识别程序，找到入口地址（对应软件查询法）。
 
（3）关中断
 
CPU进入中断周期，意味着CPU响应了某个中断源的请求，为了确保CPU响应后所需做的一系列操作不至于又受到新的中断请求的干扰，在中断周期内必须自动关中断，以禁止CPU再次响应中断请求。
 
当进入中断周期时，INT为“1”状态，触发器原端输出有一个正跳变，经反相后产生一个负跳变，使EINT置“0”，即关中断。
 
 
保护断点、寻找入口地址和关中断这些操作都是在中断周期内由一条中断隐指令完成的。
 
中断隐指令：即在机器指令系统中没有的指令，它是CPU 在中断周期内由硬件自动完成的一条指令。
 
五）保护现场和恢复现场
 
保护现场：应该包括保护程序断点和保护CPU内部各寄存器内容的现场两个方面。程序断点的现场由中断隐指令完成，各寄存器内的现场可在中断服务程序中由用户（或系统）用机器指令编程实现。
 
恢复现场：是指在中断返回前，必须将寄存器的内容回复到中断处理前的状态，这部分工作也由中断服务程序完成。
 
 
六）中断屏蔽技术
 
1、多重中断的概念
 
当CPU正在执行某个中断服务程序时，另一个中断源又提出了新的中断请求，而CPU又响应了这个中断请求，暂时停止正在运行的服务程序，转去执行新的中断服务程序，这称为多重中断，又称为中断嵌套
 
 
如果CPU对新的请求不予响应，待执行完当前的服务程序后再响应，即为单重中断。
 
2、实现多重中断的条件
 
（1）提前设置“开中断”指令
 
多重中断“开中断”指令的位置前于单重中断，从而保证了多重中断允许出现中断嵌套。
 
（2）优先级别高 的中断源 有权中断优先级别低 的中断源
 
为了保证级别低的中断源不干扰级别高的中断源的中断处理过程，可采用屏蔽技术。
 
 
3、屏蔽技术
 
（1）屏蔽触发器与屏蔽字
 
对应每个中断请求触发器就有一个屏蔽触发器，将所有屏蔽触发器组合在一起，便构成一个屏蔽寄存器，屏蔽寄存器的内容称为屏蔽字。
 
屏蔽字与中断源的优先级别是一一对应的。
 
在中断服务程序中设置适当的屏蔽字，能起到对优先级别不同的中断源的屏蔽作用。
 
 
（2）屏蔽技术可改变优先等级
 
优先级包含响应优先级和处理优先级。
 
响应优先级是指CPU响应各中断源请求的优先次序，这种次序往往是硬件线路已设置好的，不便于改动。
 
处理优先级是指CPU实际对各中断源请求的处理优先次序。如果不采用屏蔽技术，响应的优先次序就是处理的优先次序。
 
在不改变CPU响应中断的次序下，通过改变屏蔽字可以改变CPU处理中断的次序。
 
（3）屏蔽技术的其他作用
 
屏蔽技术还能给程序控制带来更大的灵活性。
 
4、多重中断的断点保护
 
中断系统对断点的保存都是在中断周期内由中断隐指令实现的，对用户是透明的。
 
断点可以保存在堆栈中，由于堆栈先进后出的特点，出栈时按相反顺序便可准确返回到程序的间断处。
 
断点也可保存在特定的存储单元内，例如约定一律将程序断点存至主存的0号地址单元内。在中断服务程序中的开中断指令之前，必须先将0地址单元的内容转存至其他地址单元中，才能真正保存每一个断点。