精华内容
下载资源
问答
  • 并行模数转换器ADS8364与TMS320F2812的接口设计
  • 论文在并行模数转换器的基础上,结合内插结构设计了包括比较电路阵列、编码模块和输出锁存模块三个模块的八位模数转换器。这种新结构的八位并行内插模数转换器能更好地降低功耗和减小芯片面积;由于该模数转换器加入了...
  • AD1674是美国AD公司推出的一种完整的12位并行模数转换单片集成电路。该芯片内部自带采用保持(SHA)、10伏基准电压源、时钟源以及可和微处理总线直接接口的暂存/三态输出缓冲
  • 并行比较型A/D转换器电路结构及原理
  • 下面简要介绍常用的几种模数转换类型的基本原理及特点:积分型、逐次逼近型、并行比较型/串并行型、∑-Δ调制型、电容阵列逐次比较型及压频变换型。  转换器种类1)积分型(如TLC7135)模数转换的方法  积分型AD...
  • 实验报告 模数转换器

    2012-12-08 18:56:46
    模数转换器实验报告 进一步了解了模数转换的原理,模数转换器ADC0809的基本使用和编程方法。 在ADC电路中,输入的模拟电压与转换后输出的数字之间成线性关系。
  • 模数转换器(ADC)是现代测控中非常重要的环节,它一般分为串行模数转换器和并行模数转换器。后者虽然传输速度快,但引脚多、体积大、占用单片机口线多;而串行ADC的传输速率也可以做的很高,并且具有体积小、...
  • 高速模数转换器(ADC)存在一些固有限制,使其偶尔会在其正常功能以外产生罕见的转换错误。但是,很多实际采样系统不容许存在高ADC转换误差率。因此,量化高速模数转换误差率(CER)的频率和幅度非常重要。  高速或...
  • 使用非对称双并行Mach-Zehnder调制器和平衡检测器的光子时间拉伸模数转换器中的宽带线性化
  • AD转换器种类-模数转换的方法-模数转换原理,下面简要介绍常用的几种模数转换类型的基本原理及特点:积分型、逐次逼近型、并行比较型/串并行型、∑-Δ调制型、电容阵列逐次比较型及压频变换型。  转换器种类1)积分...
  • 摘要:ADS8412是一款2Msps采样速率的16位逐次逼近(SAR)模数转换器(ADC),主要面向高速、高精度应用,如医学成像、便携式医疗仪器、零等待数据采集系统、数字通信等。文中介绍了ADS8412的性能特点、内部结构及...
  • 高速模数转换器(ADC)存在一些固有限制,使其偶尔会在其正常功能以外产生罕见的转换错误。但是,很多实际采样系统不容许存在高ADC转换误差率。因此,量化高速模数转换误差率(CER)的频率和幅度非常重要。  高速或...
  • AD571 10位A/D转换器: 集成基准源和时钟在内全部的A/D转换功能,转换时间40us,多路数字三态输出,18pinDIP封装,经济型器件。  AD573 10位A/D转换器:集成包括基准源,比较器和时钟在内全部的A/D转换功能,全...
  • 德州仪器 (TI) 宣布推出一款 14 位 170MSPS(每秒百万次采样)模数转换器 (ADC)- ADS5545。该产品拥有无可匹敌的动态性能,在最高采样率为 170MSPS,输入频率为 150MHz 时,其信噪比 (SNR) 为 72dBFS,无杂散动态...
  • 模数转换器(ADC)是计算机控制系统中的重要部分。根据数字信号的输出方式可分为并行和串行两大类。并行ADC虽然数据传输速度快,但引脚多、体积大、占用微处理器接口多;串行ADC具有体积小、功耗低、占用微处理器接口...
  • 高精度模数转换器AD7671的原理及应用 西安电子科技大学通信工程学院 樊凡 张鹏 概述 AD7671是采样速率达1MSPS的16位逐次逼近型高速高精度数模转换器,采用5V单电源供电,并能提供单极性和双极性两种输入方式,可适用...
  • 积分型AD的转换时间是毫秒级属低速AD,逐次比较型AD是微秒级属中速AD,全并行/串并行型AD可达到纳秒级。采样时间则是另外一个概念,是指两次转换的间隔。为了保证转换的正确完成,采样速率(Sample Rate)必须小于或...
  •  AD9446是ADI公司推出的16 bit模数转换芯片,它具有100 Msps的采样速率(是其它同类产品的10倍),同时能在基带内提供90dBc的SFDR和80 dBfs的SNR。对于采用数字时间采样的频率域和时间域高性能测试和测量应用,AD9446...
  • 摘 要:介绍了高精度模数转换器AD7671的工作原理,并在此基础上阐述了基于AD7671和TMS320VC5402进行高速高精度数据采集的实现方法,同时给出了硬件电路的电路图和相应的调试程序。关键字:AD7671;高精度;DSP;数据...
  • 文中设计了一种梳状滤波器,该滤波器用于Δ-∑模数转换器中数字滤波器的第一级,以级联结构实现,在每一级中采用多相分解结构,以此减小滤波器的功耗和面积。滤波器电路采用Verilog HDL设计,通过ModelSim进行调试与...

            Δ-∑A/D转换器以其高精度和易于用标准数字CMOS 工艺实现的特点而被广泛应用。数字抽取滤波器是它的重要组成部分,通常采用多级结构来实现。由于梳状滤波器是一种结构简单的线性相位FIR滤波器,所以通常被用作数字滤波器的第一级。文中设计了一种梳状滤波器,该滤波器用于Δ-∑模数转换器中数字滤波器的第一级,以级联结构实现,在每一级中采用多相分解结构,以此减小滤波器的功耗和面积。滤波器电路采用Verilog HDL设计,通过ModelSim进行调试与功能仿真,然后将仿真结果导入MATLAB进行频谱分析。分析结果表明该阻带衰减达到了100 dB,系统达到了功能要求。最后用综合工具Synplify Pro 7.3对代码进行综合与优化,生成了综合网表,证明该滤波器系统可以综合。

            随着计算机、通信和多媒体技术的飞速发展,电子产业已经形成了以数字技术为主体的格局,特别是半导体产业显的尤为突出。半导体技术数字化和集成化的日益提高,在推动微控制器(MCU)、数字信号处理器(DSP)、微机械电子系统(MEMS)的发展中,也推动了“嵌入” 或“隐性”模数转换技术的发展[1]。在这些因素的影响下,人们已经开始利用一颗芯片来实现完整的系统,凭借数字信号处理技术可靠的精度、完美的再现性、更大的灵活性等优良特性,实现了介于模拟技术与数字系统之间的接口—模数转换器。虽然模拟部件与数字部件的集成具有诸多好处,但是在关键功能中使用纯模拟芯片将会使性能得以提升,这样就推动了模数转换技术朝着高精度、高速度的方向迈进[2];而且模数转换器(ADC)的性能常常决定了系统的性能。

    如今A/D转换器的发展趋势主要有以下特点[2]:结构不断简化;转换速度提高;高速下尽可能的提高分辨率。

            采用过采样Δ-∑模数转换形式可以在提高速度的同时更有效地提高转换器的分辨率,而且其精度已经达到了24位以上。 在过采样Δ-∑A/ D变换器中, 抽取滤波器将经整形后的过采样信号的带外噪声滤除并将抽样频率降低到基带信号的奈奎斯特频率, 最终得到高精度的数字信号, 通常采用多级结构来实现抽取滤波器, 由于梳状滤波器的结构简单以及其频率响应特性,通常用于第一级;其后各级则为 FIR抽取器。

    模/数转换器可分为两大类:传统意义上的多位转换器(又称Nyquist模/数转换器)和一位超速采样转换器(又称Δ-∑模/数转换器)。

    采用传统技术的Nyquist ADC的分辨率取决于片内精准DAC的匹配;如:逐次逼近(SAR)型、积分型、并行转换、流水线转换和折叠差值转换ADC等[2],都受此局限性的限制,很难实现高于16位的ADC分辨率;如果要实现16位的分辨率,需要复杂的高阶模拟抗混迭滤波器、定时及幅度误差都极小的采样保持电路等,困难极大,成本很高。高分辨率的Nyquist ADC通常以奈奎斯特速率(采样频率大约是输入信号最大频率的2倍)作为采样频率。奈奎斯特采样器需要复杂的模拟低通滤波器(也叫抗混淆滤波器)来限制进入模数转换器和采样保持器电路信号的最大频率。

    2.1  传统模数转换器

    2.1.1  逐次逼近型转换

    逐次逼近型转换方式在当今的模数转换领域有着广泛的应用,它是将需要进行转换的模拟信号与已知的不同的参考电压进行多次比较,使转换后的数字量在数值上逐次逼近输入模拟量的对应值。逐次逼近型转换方式的特点是:转换速度较高,可以达到100万次/秒(MPSP);在低于12位分辨率的情况下,电路实现上较其他转换方式成本低;转换时间确定。但这种转换方式需要数模转换电路,由于高精度的数模转换电路需要较高的电阻或电容匹配网络,故精度不会很高。

    2.1.2  积分型转换

    积分型模数转换技术在低速、高精度测量领域有着广泛的应用,特别是在数字仪表领域。积分型模数转换技术有单积分和双积分两种转换方式,单积分模数转换的工作原理是将被转换的电信号先变成一段时间间隔,然后再对时间间隔记数,从而间接把模拟量转换成数字量的一种模数转换方法,它的主要缺陷是转换精度不高,主要受到斜坡电压发生器、比较器精度以及时钟脉冲稳定型的影响。

    为了提高积分型转换器在同样条件下的转换精度,可采用双积分型转换方式,双积分型转换器通过对模拟输入信号的两次积分,部分抵消了由于斜坡发生器所产生的误差,提高了转换精度。双积分型转换方式的特点表现在:精度较高,可以达到22位;抗干扰能力强,由于积分电容的作用,能够大幅抑止高频噪声。但是,它的转换速度太慢,转换精度随转换速率的增加而降低,每秒100300SPS对应的转换精度为12位。所以这种转换方式主要应用在低速高精度的转换领域。

    2.1.3  并行转换

    并行转换方式在所有的模数转换中,转换速度最快,并行转换是一种直接的模数转换方式。它大大减少了转换过程的中间步骤,每一位数字代码几乎在同一时刻得到,因此,并行转换又称为闪烁型转换方式。并行转换的主要特点是它的转换速度特别快,可达50MPSP,特别适合高速转换领域。缺点是分辨率不高,一般都在10位以下;精度较高时,功耗较大。这主要是受到了电路实现的影响,因为一个 N位的并行转换器,需要2N-1个比较器和分压电阻,所以精度越高,比较器的数目越多,制造越困难。

    2.1.4  流水线转换

    流水线型转换方式是并行转换方式的改进,它在一定程度上既具有并行转换高速的特点,又克服了制造困难的问题。以8位的两级流水线型为例,它的转换过程首先是进行第一级高4位的并行闪烁转换,得到高4位信号;然后把输入的模拟信号与第一级转换后数字信号所表示的模拟量相减,得到的差值送入第二级并行闪烁转换器,得到低4 位信号。流水线型转换方式的特点是:精度较高,可达16位左右;转换速度较快,16位该种类型的ADC速度可达5MPSP,较逐次比较型快;分辨率相同的情况下,电路规模及功耗大大降低。但流水线型转换方式是以牺牲速度来换取高精度的,还存在转换出错的可能。即第一级剩余信号的范围不满足第二级并行闪烁ADC量程的要求时,会产生线性失真或失码现象,需要额外的电路进行调整。

    2.1.5  折叠差值转换

    折叠插值型转换方式克服了流水线型分步转换所带来的速度下降,它通过预处理电路,同时得到高位和低位数据,元件的数目却大大减少。折叠插值型转换方式信号预处理的方法是折叠—就是把输入较大的信号映射到某一个较小的区域内,并将其转换成数字信号,这个数据为整个数字量的低位数据;然后再找出输入信号被映射的区间,该区间也以数字量表示,这个数据为整个数字量的高位数据。高位和低位数据经过处理,得到最后的数字信号。

    折叠插值转换方式的特点是:数据的两次量化是同时进行的,具有并行转换的特点,速度较快;电路规模及功耗不大,如8位转换器只需40个比较器。折叠插值方式在信号频率过高时,需要额外的处理电路;且当位数超过8位时,如要保持较少的比较器数目,折叠插值变得很麻烦,所以一般只用于8位以下的转换器当中。

    触发器的设计属于时序逻辑设计部分,触发器的边沿敏感的存储单元,数据存储的动作是由某一个信号(通常叫时钟信号)的上升沿或下降沿进行同步的。D触发器是一种最简单的触发器,它在时钟的第个有效沿存储D输入端的当前值,这个值与当前已存储的数据无关;同时它也可以作为一个时钟的延迟。1位D触发器模块的方框图及其真值表分别如图4-3和表4-1所示。

    以下是所编写的Verilog HDL代码,列出了1位的D触发器、1位的抽取器和5位的加法器。

    (1)  程序清单4-1  时钟代码

    `timescale 1ns/1ps

    module clk(clk,reset,clk_2,clk_4,clk_8,clk_16,clk_32, hold_2,hold_4,hold_8,

    hold_16,hold_32, start_2,start_4,start_8,start_16,start_32);

      input clk,reset;

      output clk_2,clk_4,clk_8,clk_16,clk_32;

      output start_2,start_4,start_8,start_16,start_32;

      output hold_2,hold_4,hold_8,hold_16,hold_32;

      reg hold_2,hold_4,hold_8,hold_16,hold_32;  

      reg[4:0]  count;

      reg start_2,start_4,start_8,start_16,start_32;       

      wire clk_32=~count[4],clk_16=~count[3],clk_8=~count[2],clk_4=~count[1], clk_2=~count[0];   

      always @(posedge clk or posedge reset)

       if (reset) 

         begin

          hold_2<=1; hold_4<=1; hold_8<=1; hold_16<=1; hold_32<=1;

          count<=0;

          start_2<=1; start_4<=1; start_8<=1; start_16<=1; start_32<=1;     

         end

       else

         begin

          count<=count+1;             

          if(count==5'b11111)

          begin

             hold_2<=0; hold_4<=0; hold_8<=0; hold_16<=0; hold_32<=0; start_32<=0;

           end

          else if(count==15)    

              begin 

                hold_2<=0; hold_4<=0; hold_8<=0; hold_16<=0; start_16<=0;

              end

             else  if(count==7)      

                  begin

                    hold_2<=0;  hold_4<=0; hold_8<=0; start_8<=0;

                   end

                   else if(count[1:0]==2'b11) 

                       begin 

                         hold_2<=0; hold_4<=0; start_4<=0;

                        end

                     else if(count[0]==1) 

                          begin 

                           hold_2<=0; start_2<=0;

                          end

                      else begin 

                             hold_2<=1; hold_4<=1; hold_8<=1; hold_16<=1;

                            end

              end

     endmodule 

    (2)  程序清单4-2  1位D触发器代码

       `timescale 1ns/1ps

    module D_s(data_in,reset,clk,data_out); 

    parameter size=1;   

    input [size-1:0]data_in; 

    input reset; 

    input clk; 

    output[size-1:0] data_out=4'b0;

    reg[size-1:0] data_out;

       always @(posedge clk)    

      if(reset)       

         data_out<=0;       

        else

           data_out<=data_in;

       endmodule

    (3)  程序清单4-3  1位抽取器代码

        `timescale 1ns/1ps

    module samp1(data_out,data_in,hold,clk,reset);

         parameter size=1;

         output[size-1:0]data_out;

         input[size-1:0]data_in;

         input clk,hold,reset;  

         reg[size-1:0]data_out=1'b0;   

         always @(posedge clk)   

         if(reset)

            data_out<=0;

        else

            if (hold)

               data_out<=data_out;

            else

                data_out<=data_in;

    endmodule

    (4)  程序清单4-4  5位加法器代码

        `timescale 1ns/1ps

    module sum5(in_a,in_b,cin,sum,c);

    parameter size=5;

    output c;

    output [size-1:0]sum;

    input [size-1:0]in_a,in_b;

    input cin;

    assign {c,sum}=in_a+in_b+cin;

    endmodule

    (5)  程序清单4-5  级联结构第1级代码

       `timescale 1ns/1ps

    module stage0(out,in,start_2,clk,clk_2,hold_2,reset);

    parameter size=1;

    input in;

    input clk,reset;

    input hold_2;

    input clk_2;

    input start_2;

    output[size+3:0] out;

         wire clk_2,clk_4,clk_8,clk_16,clk_32, start_2,start_4,start_8,start_16,start_32;

         wire hold_2,hold_4,hold_8,hold_16,hold_32;

    wire [size-1:0] ploy_0,ploy_1,ploy_2;

    wire [size+3:0] ploy00,ploy11,ploy22;

    wire[size+3:0] sum1,sum2,sum3;

    wire[size+3:0] out;

    wire c1,c2,c3,c4;

    wire c1_D,c2_D,c3_D,c4_D;

    wire[size-1:0]  data_D;

    wire[size-1:0]  x0_1,x0_2;

    wire[size+3:0]  x0_11,x0_22;

    wire[size+3:0]  y1,y0;

    wire[size+3:0]  x1_D,x2_D,x3_D;   

    assign out=y0+y1;

     samp1 S1(ploy_0,in,hold_2,clk,reset);

     D_s   DD(in,reset,clk,data_D);

     samp1 S2(ploy_1,data_D,hold_2,clk,reset);

         D_s  DD1(ploy_1,start_2,clk_2,ploy_2);

     D_s  DD2(ploy_0,start_2,clk_2,x0_1);

     D_s  DD3(x0_1,start_2,clk_2,x0_2);

         assign  x0_11={4'b0,x0_1},x0_22={4'b0,x0_2},ploy00={4'b0,ploy_0},

    ploy11={4'b0,ploy_1}, ploy22={4'b0,ploy_2};  //  位扩展

    //  H0(z)

    D_s     D4(c1,start_2,clk_2,c1_D);

    sum5    F1(ploy00,x0_22,c1_D,sum1,c1);

    D_s     D5(c2,start_2,clk_2,c2_D);

    D_s_5   D6(x0_22,start_2,clk_2,x2_D);

    sum5    F2(x2_D,x0_22,c2_D,sum2,c2);

    D_s     D7(c3,start_2,clk_2,c3_D);

    sum5    F3(sum1,sum2,c3_D,y0,c3);

    //  H1(z)

    D_s    D8(c4,start_2,clk_2,c4_D);

    sum5   F4(ploy11,ploy22,c4_D,sum3,c4);

    D_s_5  D9(sum3,start_2,clk_2,x3_D);

    D_s_5  D10(x3_D,start_2,clk_2,y1);

    endmodule

    (6)  程序清单4-6  梳状滤波器的综合代码

        `timescale 1ns/1ps

    module cmb(in,reset,clk,clk_2,clk_4,clk_8,clk_16,clk_32, hold_2,hold_4,hold_8,

              hold_16,hold_32,start_2,start_4,start_8,start_16,start_32,out);

    input  in;

    input  reset;

    input  clk,clk_2,clk_4,clk_8,clk_16,clk_32;

    input  hold_2,hold_4,hold_8,hold_16,hold_32;

    input  start_2,start_4,start_8,start_16,start_32;

    output [20:0] out;

    wire [4:0] out0;

    wire [8:0] out1;

    wire [12:0] out2;

    wire [16:0] out3;

    wire clk_2,clk_4,clk_8,clk_16,clk_32, hold_2,hold_4,hold_8,hold_16,hold_32;

    wire start_2,start_4,start_8,start_16,start_32;         

    integer MFile;    

    stage0 v0(out0,in,start_2,clk,clk_2,hold_2,reset);

    stage1 v1(out1,out0,start_4,clk_2,clk_4,hold_4,start_2);

    stage2 v2(out2,out1,start_8,clk_4,clk_8,hold_8,start_4);

    stage3 v3(out3,out2,start_16,clk_8,clk_16,hold_16,start_8);

    stage4 v4(out,out3,start_32,clk_16,clk_32,hold_32,start_16);

                initial

                    begin

                     MFile=$fopen("open_comb_20k.txt");  //  打开文档

                          if(!MFile)

                             begin

                            $display(" Could not open");

                           $finish;

                            end     

                   end

    always @(posedge clk_32)

                   begin

                      $fdisplay (MFile,"%d",out);       //  以十进制显示输出

                      $fclose(MFile);

                  end

    always @(posedge clk_32)   

           $display ("comb_out=%b",out);              //  以二进制在命令框中显示输出

    endmodule          

    (7)  程序清单4-7  综合测试代码

       `timescale 1ns/1ps

    `include "cmb.v"

    module test_cmb( );

    parameter length=65536*6;

    reg in;

    reg reset;

    reg clk;

    reg mem[length-1:0] ;

    wire[20:0] out;

    integer k;

    initial begin

              in=0;

              reset=1;

              clk=0;

              # 30 reset=0;

          end

          always # 10 clk=~clk;     

            initial $readmemb("input_65536_6_20k.dat",mem); //  读入调制后的信号

    initial for (k=0;k<length-1;k=k+1)

              @(posedge clk)

              begin

                in=mem[k];

               end

     clk  CLK(clk,reset,clk_2,clk_4,clk_8,clk_16,clk_32, hold_2,hold_4,hold_8,

    hold_16,hold_32,start_2,start_4,start_8,start_16,start_32);   

     cmb  T(in,reset,clk,clk_2,clk_4,clk_8,clk_16,clk_32, hold_2,hold_4,hold_8,

    hold_16,hold_32,start_2,start_4,start_8,start_16,start_32,out);

     endmodule

     

    展开全文
  • 采用两个铌酸锂强度调制器并行连接,每个光耦合分成4个通道,每个通道中插入光衰减,通过调节光衰减实现通道间调制曲线的相移,构成8通道4 bits的光量化。实验中对10 GHz的正弦信号进行了光量化测试,量化结果的...
  • ADC模数转换器工作原理及分类

    万次阅读 2016-06-02 13:45:41
    A/D转换器发展了30多年,经历了多次的技术革新,从并行、逐次逼近型、积分型ADC,到近年来新发展起来的 ∑-Δ型 和 流水线型ADC,它们各有其优缺点,能满足不同的应用场合的使用。ADC的工作原理 模数

      现在的软件、无线电、数字图像采集都需要有高速的A/D采样保证有效性和精度,一般的测控系统也希望在精度上有所突破,人类数字化的浪潮推动了A/D转换器不断变革,而A/D转换器是人类实现数字化的先锋。A/D转换器发展了30多年,经历了多次的技术革新,从并行逐次逼近型积分型ADC,到近年来新发展起来的 ∑-Δ型流水线型ADC,它们各有其优缺点,能满足不同的应用场合的使用。

    ADC的工作原理

      模数转换器即A/D转换器,或简称ADC,通常是指一个将模拟信号转变为数字信号的电子元件。通常的模数转换器是把经过与标准量比较处理后的模拟量转换成以二进制数值表示的离散信号的转换器。故任何一个模数转换器都需要一个参考模拟量作为转换的标准,比较常见的参考标准为最大的可转换信号大小。而输出的数字量则表示输入信号相对于参考信号的大小。

    ADC的分类

      模数转换器的种类很多,按工作原理的不同,可分成间接ADC直接ADC。间接ADC是先将输入模拟电压转换成时间或频率,然后再把这些中间量转换成数字量,常用的有双积分型ADC。直接ADC则直接转换成数字量,常用的有并联比较型ADC和逐次逼近型ADC。

      并联比较型ADC:采用各量级同时并行比较,各位输出码也是同时并行产生,所以转换速度快。并联比较型ADC的缺点是成本高、功耗大。

      逐次逼近型ADC:它产生一系列比较电压VR,但它是逐个产生比较电压,逐次与输入电压分别比较,以逐渐逼近的方式进行模数转换的。它比并联比较型ADC的转换速度慢,比双分积型ADC要快得多,属于中速ADC器件。

      双积分型ADC:它先对输入采样电压和基准电压进行两次积分,获得与采样电压平均值成正比的时间间隔,同时用计数器对标准时钟脉冲计数。它的优点是抗干扰能力强,稳定性好;主要缺点是转换速度低

    ADC的选型(技术指标)

    • 采样精度 —— 即分辨率,一般有8位、10位、12位、16位等;
    • 转换时间 —— 即每次采样所需的时间,表征 ADC 的转换速度,与 ADC 的时钟频率、采样周期、转换周期有关;
    • 数据输出方式 —— 如并口输出、串口输出;
    • ADC类型 —— 如上面所提到的,ADC 有多种类型,不同类型的 ADC 有不同的性能极限;
    • 工作电压 —— 需要注意 ADC 的工作电压范围、能否直接测量负电压等;
    • 芯片封装 —— 芯片封装是否符合产品设计要求;
    • 性价比 —— 控制成本。
    展开全文
  • 设计了用于CMOS图像传感器列级信号处理系统的l0位模数转换器.该模数转换电路采用两级转换的方式,转换速度较单斜ADC提高了近8倍.设计了电阻阵列式多路斜坡发生器、级联结构比较器、数字纠错和消失调等电路.该ADC...
  • 为红外焦平面阵列读出电路设计了一个列并行的混合型模数转换器,转换过程分为两级:增量型转换器和循环型转换器,兼顾精度和转换速度的要求。电路在0.35μm XFAB工艺下设计,模拟电源为5 V,数字电源为3.3 V。此...
  • ∑–△型模数转换器(ADC)简介

    千次阅读 2016-12-09 23:22:00
    ∑–△型模数转换器(ADC) 1.概述 近年来,随着超大规模集成电路制造水平的提高,Σ-Δ型模数转换器正以其分辨率高、线性度好、成本低等特点得到越来越广泛的应用。Σ-Δ型模数转换器方案早在20世纪60年代就已经...

    ∑–△型模数转换器(ADC)

    1.概述

    近年来,随着超大规模集成电路制造水平的提高,Σ-Δ型模数转换器正以其分辨率高线性度好成本低等特点得到越来越广泛的应用。Σ-Δ型模数转换器方案早在20世纪60年代就已经有人提出,然而,直到不久前,在器件商品化生产方面,这种工艺还是行不通的。今天,随着1微米技术的成熟及更小的CMOS几何尺寸,Σ-Δ结构的模数转换器将会越来越多地出现在一些特定的应用领域中。特别是在混合信号集成电路(Mixed-signal ICs,指在单一芯片中集成有模数转换器、数模转换器以及数字信号处理器功能的集成电路芯片)中。目前,Σ-Δ型模数转换器主要用于高分辨率中、低频(低至直流)测量和数字音频电路。用于低频测量的典型芯片有16位分辨的AD7701,24位分辨的AD7731等;用于高品质数字音频场合的典型芯片有18位分辨率的AD1879等。随着设计和工艺的水平的提高,目前已经出现了高速Σ-Δ型模数转换器产品。例如AD7723(1.2MSPS),AD9260(2.5MSPS)等。

     

     

    2. ∑–△型ADC的理论基础

    与一般的ADC不同,∑–△型ADC不是直接根据抽样数据的每一个样值的大小进行量化编码,而是根据前一量值与后一量值的差值即所谓的增量的大小来进行

    量化编码。从某种意义上讲,它是根据信号波形的包络线进行量化编码的。∑–△型ADC由两部分组成,第一部分为模拟∑–△调制器,第二部分为数字抽取滤波器,如下图所示。

    ∑–△调制器以极高的抽样频率对输入模拟信号进行抽样,并对两个抽样之间的差值进行低位量化,从而得到用低位数码表示的数字信号即∑–△码;然后将这种∑–△码送给第二部分的数字抽取滤波器进行抽取滤波,从而得到高分辨

    率的线性脉冲编码调制的数字信号。因此抽取滤波器实际上相当于一个码型变换器。由于∑–△调制器具有极高的抽样速率, 通常比奈奎斯特抽样频率高出

    许多倍,因此∑–△调制器又称为过抽样ADC转换器。这种类型的ADC采用了极低位的量化器, 从而避免了制造高位转换器和高精度电阻网络的困难;另一方面,因为它采用了∑–△调制技术和数字抽取滤波,可以获得极高的分辨率;同时由于采用了低位量化输出的∑–△码,不会对抽样值幅度变化敏感,而且由于码位低,抽样与量化编码可以同时完成,几乎不花时间,因此不需要采样保持电路,这就使得采样系统的构成大为简化。这种增量调制型ADC实际上是以高速抽样率来换取高位量化,即以速度来换精度。

     

    从调制编码理论的角度看,多数传统的ADC,例如并行比较,逐次逼近型等,均属于线性脉冲编码调制(LPCM,Linear Pulse Code Modulation)类型。这类ADC根据信号的幅度大小进行量化编码,一个分辨率位n的ADC其满刻度电平被分为2n个不同的量化等级,为了能区分这2n个不同的量化等级需要相当复杂的电阻(或电容)网络和高精度的模拟电子器件。当位数n较高时,比较网络的实现是比较困难的,因而限制了转换器分辨率的提高。同时,由于高精度的模似电子器件受集成度,温度变比等因素的影响,进一步限制了转换器分辨率的提高。

    ∑–△型ADC与传统的LPCM型ADC不同,它不是直接根据信号的幅度进行量化编码,而是根据前一采样值与后一采样值之差(即所谓增量)进量化编码,从某种意义上来说它是根据信号的包络形状进行量化编码的。从这一点上看,它与跟踪计数型ADC有一点类似。

    △表示增量,∑表示积分或求和。在下面可以看到,∑–△型ADC采用了极低位的量化器(通常是1位),从而避免了LPCM型ADC在制造时面临的很多困难,非常适合用MOS技术实现。另一方面,又因为它采用了极高的采样速率和∑–△调制技术,可以获得极高的分辨率。同时,由于它采用低位量化,不会像LPCM型ADC那样对输入信号的幅度变化过于敏感。

    与传统LPCM型ADC相比,∑–△型ADC实际上是一种用高采样速率来换取高位量化,即以速率换分辨率的方案。

    过采样(Oversampling)技术是改善模数转换器总体性能诸多技术中的一种。∑—△结构的ADC是一种内在的过采样转换器。∑—△型ADC以很低的采样分辨率(1位)和很高的采样速率将模拟信号数字化,通过使用过采样技术,噪声整形和数字滤波技术增加有效分辨率,然后对ADC输出进行抽取(Decimation)处理,以降低ADC的有效采样速率,去除多余信息,减轻数据处理的负担。由于∑—△型ADC所使用的1位量化器(即1位比较器)和1位数模转换器(为一开关)具有良好的线性,所以∑—△型ADC表现出的微分线性和积分线性性能是非常优秀的,并且,不像其它类型的ADC那样,它无需任何的修调。

     

    3. 一阶∑–△型ADC的基本原理

    要了解∑—△型ADC的工作原理,必须熟悉过采样,噪声整形,数字滤波和采样抽取等几个基本概念。下图是一阶∑—△型ADC含有非常简单的模拟电路(一个比较器,一个开关,一个或几个积分器及模拟求和电路)和十分复杂的数字信号处理电路。

    一阶∑—△型ADC

    Σ-Δ转换器具有相对简单的结构,又称为过采样转换器。这种转换器由Σ-Δ调制器(虚线框内)及连接于其后的数字滤波器构成。调制器的结构非常近似于双斜率ADC,包括一个积分器和一个比较器,以及含有一个1位ADC的反馈环。这个内置的DAC仅仅是一个开关,它将积分器输入切换到一个正或负的参考电压。Σ-ΔADC还包括一个时钟单元,为调制器和数字滤波器提供适当的定时。

    下图是输入Vin=0和Vin=+Vref/4两种情况下,电路中各点的电压波形示意图。可以看出两种情况下,C点输出的码流中"0"和"1"的个数是不一样的。

    波形图

    窄带信号送入Σ-ΔADC后被以非常低的分辨率(1位)进行量化,但采样频率却非常高,如2MHz或更高。经过数字滤波处理后,这种过采样被降低到一个比较低的采样率,如8KHz左右,同时ADC的分辨率(即动态范围)被提高到16位或更高,尽管比流水线ADC要慢且限于比较低的输入带宽,这种Σ-Δ技术在模数转换器市场上仍占据了很重要的位置。它具有三个主要优势:

    低价格、高性能(最高可到24位)

    集成化的数字滤波

    与DSP技术的兼容性便于实现系统集成

    主要应用在:音频和测量

     

     

     

     

    芯片实例:ADS1210系列:24位A/D转换器。Burr-Brown公司

     

     

    近年来,采用高分辨率的Σ-Δ型ADC颇为流行,它的一个突出优点是在一片混合信号CMOS大规模集成电路上实现了ADC与数字信号处理技术的结合。这一技术的其它优点:分辨率高达24位;比积分型及压频变换型ADC的转换速率高; 采用混合信号CMOS工艺,可实现低价格、高分辨率的数据采集和数字信号处理;由于采用高倍频过采样技术,降低了对传感器信号进行滤波的要求,实际上取消了信号调理。缺点:当高速转换时,需要高阶调制器;在转换速率相同的条件下,比积分型和逐次逼近型ADC的功耗高。

    目前,Σ-Δ型ADC分为四类:(1)高速类ADC;(2)调制解调器类ADC;(3)编码器类ADC;(4)传感器低频测量ADC。其中每一类Σ-Δ型ADC又分为许多型号,给用户带来极大方便。

    转载于:https://www.cnblogs.com/nevel/p/6152340.html

    展开全文
  • 现在的软件、无线电、数字图像采集都需要有高速的A/D采样保证有效性和精度,一般的测控系统也希望在精度上有所突破,...A/D转换器发展了30多年,经历了多次的技术革新,从并行、逐次逼近型、积分型ADC,到近年来新发...

      现在的软件、无线电、数字图像采集都需要有高速的A/D采样保证有效性和精度,一般的测控系统也希望在精度上有所突破,人类数字化的浪潮推动了A/D转换器不断变革,而A/D转换器是人类实现数字化的先锋。A/D转换器发展了30多年,经历了多次的技术革新,从并行、逐次逼近型、积分型ADC,到近年来新发展起来的 ∑-Δ型 和 流水线型ADC,它们各有其优缺点,能满足不同的应用场合的使用。
      典型的模拟数字转换器将模拟信号转换为表示一定比例电压值的数字信号。然而,有一些模拟数字转换器并非纯的电子设备,例如旋转编码器,也可以被视为模拟数字转换器。


      数字信号输出可能会使用不同的编码结构。通常会使用二进制二补数(也称作“补码”)进行表示,但也有其他情况,例如有的设备使用格雷码(一种循环码)。
      ADC的分类
      模数转换器的种类很多,按工作原理的不同,可分成间接ADC和直接ADC。间接ADC是先将输入模拟电压转换成时间或频率,然后再把这些中间量转换成数字量,常用的有双积分型ADC。直接ADC则直接转换成数字量,常用的有并联比较型ADC和逐次逼近型ADC。
      积分型
      积分型AD工作原理是将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率),然后由定时器/计数器获得数字值。
      逐次比较型
      逐次比较型AD由一个比较器和DA转换器通过逐次比较逻辑构成,从MSB开始,顺序地对每一位将输入电压与内置DA转换器输出进行比较,经n次比较而输出数字值。其电路规模属于中等。
      并行比较型/串并行比较型
      并行比较型AD采用多个比较器,仅作一次比较而实行转换,又称FLash(快速)型。由于转换速率极高,n位的转换需要2n-1个比较器。


      模转换器PCM1681PWPR www.dzsc.com/ic-detail/9_8622.html的参数
      制造商: Texas Instruments
      产品种类: 音频数/模转换器 IC
      RoHS:  详细信息
      系列: PCM1681
      转换器数量: 8 Converter
      分辨率: 24 bit
      接口类型: I2C, SPI
      采样比: 200 kS/s
      SNR – 信噪比: 105 dB
      DAC 输出端数量: 8 Output
      工作电源电压: 5 V
      最小工作温度: - 40 C
      最大工作温度: + 85 C
      安装风格: SMD/SMT
      封装 / 箱体: HTSSOP-28
      封装: Cut Tape
      封装: MouseReel
      封装: Reel
      描述/功能: 105DB SNR 8-CHANNEL AUDIO DAC WITH TDM MODE高度: 1.15 mm长度: 9.7 mm
      输出类型: Voltage
      产品: Audio DACs
      电源类型: Analog and Digital
      宽度: 4.4 mm
      结构: Current Segment DAC
      商标: Texas Instruments
      通道数量: 8 Channel
      THD + 噪声: 0.002 %
      增益误差: +/- 6 % FSR
      DAC 数量: 8 DAC
      极性: Bipolar
      产品类型: Audio D/A Converter ICs
      工厂包装数量: 2000
      子类别: Audio ICs
      电源电压-最大: 5.5 V
      电源电压-最小: 4.5 V
      单位重量: 120 mg

    转载于:https://my.oschina.net/u/3911785/blog/3055598

    展开全文
  • Σ-Δ型模数转换器(ADC)

    千次阅读 2019-08-14 23:04:27
    Σ-Δ型模数转换器正以其分辨率高、线性度好、成本低等特点得到越来越广泛的应用。然而,很多设计者对于这种转换技术并不十分了解,因而更愿意选用传统的逐次比较ADC。Σ-Δ转换器中的模拟部分非常简单(类似于一个...
  • 模数转换器(ADC)的基本原理【转】

    千次阅读 2017-11-22 19:16:00
    模数转换器(ADC)的基本原理模拟信号转换为数字信号,一般分为四个步骤进行,即取样、保持、量化和编码。前两个步骤在取样-保持电路中完成,后两步骤则在ADC中完成。常用的ADC有积分型、逐次逼近型、并行比较型/串并行型...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 1,998
精华内容 799
关键字:

串并行模数转换器