精华内容
下载资源
问答
  • 千兆光纤收发器(又名光电转换器)是一种快速以太网,其数据传输速率达1Gbps,仍采用CSMA/CD的访问控制机制并与现有的以太网兼容,在布线系统的支持下,可以使原来的快速以太网平滑升级并能充分保护用户原来的投资。...

    42f2ae88cb77b1be37e0f1624830498b.png

    千兆光纤收发器(又名光电转换器)是一种快速以太网,其数据传输速率达1Gbps,仍采用CSMA/CD的访问控制机制并与现有的以太网兼容,在布线系统的支持下,可以使原来的快速以太网平滑升级并能充分保护用户原来的投资。那么,千兆光纤收发器的调整措施有哪些呢?接下来我们就一起来详细看看吧!

    一、降低衰减值的措施

    衰减与ACR紧密相关,小的衰减将有助于ACR的提高。电缆的衰减决定于电缆的结构、长度、环境温度等因素。减低衰减的措施有:

    a)水平电缆和工作区电缆的总长度不超过100米。由衰减公式知,电缆越长,衰减越大。

    b)尽可能避免将长距离的电缆铺设在金属导管中以及靠近任何其它导体的表面,其结果将附加2%/3%的衰减。另外,高温也将严重加大衰减。

    fc74da06d46b7b4e7eebfec4beb8a8e4.png

    二、减少串扰的措施

    在所有布线系统的特性中,串扰对网络的性能影响最大,它影响到下列参数:NEXT、Power sum 、ACR等,降低串扰值有利于上述各参数值的提高。具体的减少串扰的措施有:

    在做线对连接时要统一按照TIA—568B的标准来连接,否则串绕连接将产生严重的串扰。如果NEXT不能通过测试,不仅如此,一系列与NEXT有关的参数,如ACR也会由于线对串绕而不能通过测试,也就是说,本来质量合格的电缆由于串绕连接会使其性能很差。

    b)在将电缆线对拆开进行连接或往配线架上安装时,将非双绞的部分尽量缩短,最长不能超过13mm。

    另外,除上述方法外,在安装电缆时要小心对待电缆、不得使电缆过分受力,电缆的弯曲半径要符合电缆制造商的指标规定,只有这样才能保持电缆的结构,从而有助于上述各技术指标的提高,这也是对施工的基本要求。

    好了,以上就是关于千兆光纤收发器调整措施的相关详细介绍,希望能对你有所帮助!飞畅科技近二十年专业从事光端机、光纤收发器、工业交换机、协议转换器等工业通信设备的研发、生产和销售,欢迎前来了解、交流。

    展开全文
  • 二、UART简介 UART(Universal Asynchronous Receiver Transmitter通用异步收发器)是一种应用广泛的短距离串行传输接口。常常用于短距离、低速、低成本的通讯中。8250、8251、NS16450等芯片都是常见的UART器件。基本...

    欢迎FPGA工程师加入官方微信技术群

    一、FPGA的UART设计前准备

    1、准备硬件开发板一个,altera芯片就行,成本低;

    2、熟悉VHDL硬件描述语言编程及其调试方法;

    3、熟练使用软件开发工具使用,QuartusII9.0,仿真工具modelsim。

    4、做UART串口设计之前先上网学习UART原理,实现FPGA接口电路设计。

    二、UART简介

    UART(Universal Asynchronous Receiver Transmitter通用异步收发器)是一种应用广泛的短距离串行传输接口。常常用于短距离、低速、低成本的通讯中。8250、8251、NS16450等芯片都是常见的UART器件。基本的UART通信只需要两条信号线(RXD、TXD)就可以完成数据的相互通信,接收与发送是全双工形式。TXD是UART发送端,为输出;RXD是UART接收端,为输入。

    1、UART的基本特点是:

    (1)在信号线上共有两种状态,可分别用逻辑1(高电平)和逻辑0(低电平)来区分。在发送器空闲时,数据线应该保持在逻辑高电平状态。

    (2)起始位(Start Bit):发送器是通过发送起始位而开始一个字符传送,起始位使数据线处于逻辑0状态,提示接受器数据传输即将开始。

    (3)数据位(Data Bits):起始位之后就是传送数据位。数据位一般为8位一个字节的数据(也有6位、7位的情况),低位(LSB)在前,高位(MSB)在后。

    (4)校验位(parity Bit):可以认为是一个特殊的数据位。校验位一般用来判断接收的数据位有无错误,一般是奇偶校验。在使用中,该位常常取消。

    (5)停止位:停止位在最后,用以标志一个字符传送的结束,它对应于逻辑1状态。

    (6)位时间:即每个位的时间宽度。起始位、数据位、校验位的位宽度是一致的,停止位有0.5位、1位、1.5位格式,一般为1位。

    (7)帧:从起始位开始到停止位结束的时间间隔称之为一帧。

    (8)波特率:UART的传送速率,用于说明数据传送的快慢。在串行通信中,数据是按位进行传送的,因此传送速率用每秒钟传送数据位的数目来表示,称之为波特率。如波特率9600=9600bps(位/秒)。

    UART的数据帧格式为:

    d9f4e67a5e7fbd0baa2d3fe9fe38f834.png

    FPGA UART系统组成 :如下图所示,FPGA UART由三个子模块组成:波特率发生器;接收模块;发送模块;

    62a61f7a8e8822b584d045d756dd2375.png

    2、模块设计:

    系统由四部部分组成:顶层模块;波特率发生器;UART接收器; UART发送器.

    2.1顶层模块

    异步收发器的顶层模块由波特率发生器、UART接收器和UART发送器构成。

    UART发送器的用途是将准备输出的并行数据按照基本UART帧格式转为TXD信号串行输出。

    UART接收器接收RXD串行信号,并将其转化为并行数据。

    波特率发生器就是专门产生一个远远高于波特率的本地时钟信号对输入RXD不断采样,使接收器与发送器保持同步。

    2.2波特率发生器

    波特率发生器实际上就是一个分频器。可以根据给定的系统时钟频率(晶振时钟)和要求的波特率算出波特率分频因子,算出的波特率分频因子作为分频器的分频数。波特率分频因子可以根据不同的应用需要更改。

    2.3UART接收器

    由于串行数据帧和接收时钟是异步的,由逻辑1转为逻辑0可以被视为一个数据帧的起始位。然而,为了避免毛刺影响,能够得到正确的起始位信号,必须要求接收到的起始位在波特率时钟采样的过程中至少有一半都是属于逻辑0才可认定接收到的是起始位。由于内部采样时钟bclk周期(由波特率发生器产生)是发送或接收波特率时钟频率的16倍,所以起始位需要至少8个连续bclk周期的逻辑0被接收到,才认为起始位接收到,接着数据位和奇偶校验位将每隔16个bclk周期被采样一次(即每一个波特率时钟被采样一次)。如果起始位的确是16个bclk周期长,那么接下来的数据将在每个位的中点处被采样。

    UART接收器的接收状态机

    6c9410dace7dd0705848645b572e6108.png

    接收状态机状态

    R_START(等待起始位);R_CENTER(求中点);R_WAIT(等待采样);R_SAMPLE;R_STOP(停止位接收)。

    2.3.1、R_START状态

    当UART接收器复位后,接收状态机将处于这一个状态。

    在此状态,状态机一直在等待RXD的电平跳转,从逻辑1变为逻辑0,即起始位,这意味着新的一帧UART数据帧的开始,一旦起始位被确定,状态机将转入R_CENTER状态。

    状态图中的RXD_SYNC信号是RXD的同步信号,因为在进行逻辑1或逻辑0判断时,不希望检测的信号是不稳定的,所以不直接检测RXD信号,而是检测经过同步后的RXD_SYNC信号。

    2.3.2、R_CENTER状态

    对于异步串行信号,为了使每一次都检测到正确的位信号,而且在较后的数据位检测时累计误差较小,显然在每位的中点检测是最为理想的。

    在本状态,就是由起始位求出每位的中点,通过对bclk的个数进行计数(RCNT16),但计数值不是想当然的“1000”,要考虑经过一个状态,也即经过了一个bclk周期,所希望得到的是在采样时1/2位。

    另外,可能在R_START状态检测到的起始位不是真正的起始位,可能是一个偶然出现的干扰尖脉冲(负脉冲)。这种干扰脉冲的周期是很短的,所以可以认为保持逻辑0超过1/4个位时间的信号一定是起始位。

    2.3.3、R_WAIT状态

    当状态机处于这一状态,等待计满15个bclk,在第16个bclk是进入R_SAMPLE状态进行数据位的采样检测,同时也判断是否采集的数据位长度已达到数据帧的长度(FRAMELEN),如果到来,就说明停止位来临了。

    FRAMELEN在设计时是可更改的(使用了Generic),在本设计中默认为8,即对应的UART工作在8位数据位、无校验位格式。

    2.3.4、R_SAMPLE状态

    即数据位采样检测,完成后无条件状态机转入R_WAIT状态,等待下次数据位的到来。

    2.3.5、R_STOP状态

    无论停止位是1还是1.5位,或是2位,状态机在R_STOP不具体检测RXD,只是输出帧接收完毕信号(REC_DONE<=‘1’),停止位后状态机转回到R_START状态,等待下一个帧的起始位。

    2.4、UART发送器

    发送器只要每隔16个bclk周期输出1个数据即可,次序遵循第1位是起始位,第8位是停止位。在本设计中没有校验位,但只要改变Generic参数FrameLen,也可以加入校验位,停止位是固定的1位格式。

    发送状态机的状态图

    a4f64aa43db3b9dc7b4498f1f72cb640.png

    发送状态机一共有5个状态:X_IDLE(空闲);X_START(起始位);X_WAIT(移位等待);X_SHIFT(移位);X_STOP(停止位)。

    2.4.1、X_IDLE状态:

    当UART被复位信号复位后,状态机将立刻进入这一状态。

    在这个状态下,UART的发送器一直在等待一个数据帧发送命令XMIT_CMD。

    XMIT_CMD_P信号是对XMIT_CMD的处理,XMIT_CMD_P是一个短脉冲信号。这时由于XMIT_CMD是一个外加信号,在FPGA之外,不可能对XMIT_CMD的脉冲宽度进行限制,如果XMIT_CMD有效在UART发完一个数据帧后仍然有效,那么就会错误地被认为,一个新的数据发送命令又到来了,UART发送器就会再次启动UART帧的发送,显然该帧的发送是错误的。

    在此对XMIT_CMD进行了脉冲宽度的限定,XMIT_CMD_P就是一个处理后的信号。

    当XMIT_CMD_P=‘1’,状态机转入X_START,准备发送起始位。

    2.4.2、X_START状态:

    在这个状态下,UART的发送器一个位时间宽度的逻辑0信号至TXD,即起始位。紧接着状态机转入X_WAIT状态。XCNT16是bclk的计数器。

    2.4.3、X_WAIT状态

    同UART接收状态机中的R_WAIT状态类似。

    2.4.4、X_SHIFT状态

    当状态机处于这一状态时,实现待发数据的并串转换。转换完成立即回到X_WAIT状态。

    2.4.5、X_STOP

    停止位发送状态,当数据帧发送完毕,状态机转入该状态,并发送16个bclk周期的逻辑1信号,即1位停止位。状态机送完停止位后回到X_IDLE状态,并等待另一个数据帧的发送命令.

    3、 FPGA UART模块编程设计

    3.1、UART发送器

    df0fdb99260cbb67b9bb6625c7b8f6a9.png

    3.2、UART接收器

    e2482381a5ba0ec48ca5cfa126ad9c9c.png

    3.3、分频器模块

    0b9b600874159722b66c5d8fad5520fd.png

    三、管脚配置,下载到硬件平台调试

    3723d8b95cb589b0a5a9138f545633b4.png
    10000c3c22ea6775cb432c63d73399a0.png

    本文介绍了FPGA开发中常用的串口收发数据接口,有想了解的多多关注。

    2e0edea1fee0e5195cc83e79f1b4412b.png

    欢迎通信工程师和FPGA工程师关注公众号

    93f4927c605079b1eb9d1d524dcff820.png

    FPGA微信技术群

    欢迎大家加入全国FPGA微信技术群,这里有一群热爱技术的工程师,在这里可以一起交流讨论技术!

    bdd35b22b407d89d9c1a12f95bedca1b.png

    用手指按住就可以加入FPGA全国技术群哦

    FPGA IP核服务:各类优质IP核服务商,服务到位,有保障!有需求的可以直接联系群主!

    FPGA技术群平台自营:Xilinx Altera 镁光、三星、海力士、ADI TI ST NXP 等品牌的优势代理分销商,欢迎大家有需求随时发型号清单,我们将在第一时间为您提供最优竞争力的报价!价格低于您原有供应商5%以上!欢迎询价-直接把需求发给群主!

    FPGA技术群官方鸣谢品牌:Xilinx、 intel(Altera)、microsemi(,Actel)、LattIC e,Vantis,Quicklogic,Lucent等

    展开全文
  • Xilinx 7系列FPGA全系所支持的GT(GT,Gigabyte Transceiver,G比特收发器)。通常称呼为Serdes、高速收发器、GT或者具体信号(如GTX)称呼。7系列中,按支持的最高线速排序,GTP<GTX<GTH<GTZ。GTP被用于A7...

    Xilinx 7系列FPGA全系所支持的GT(GT,Gigabyte Transceiver,G比特收发器)。通常称呼为Serdes、高速收发器、GT或者具体信号(如GTX)称呼。

    7系列中,按支持的最高线速排序,GTP<GTX<GTH<GTZ。GTP被用于A7系列,GTZ被用于少数V7系列。从K7到V7,最常见的是GTX和GTH,GTH的最高线速比GTX稍微高一点点。

    GTX和GTH的文档为UG476。结构上,GTX和GTH的基本结构大同小异。

    1、TX和RX

    TX:Transmitter,表示发送部分,其GTX/GTH的TX结构图如图1所示:

    3da070f731aca89f65c67c099ccdcb65.png
    图1 GTX/GTH发送部分中TX框图

    RX:Receiver,表示接收部分,其GTX/GTH的RX结构如图2所示:

    219f33183d3de37370a06e770ae07959.png
    图2 GTX/GTH接收部分中RX框图

    从图1和图2可以看出,TX和RX分为PAM和PCS,其中左边小框图的部分为PMA、右边大框图的部分为PCS。其中PMA的功能为:串并转换和模拟部分;PCS的功能为:并行的数字电路处理

    理论上说GTX和GTH的最小必要单元是PMA,主要原因是核心的模拟部分;而PCS理论上可全部由FPGA逻辑实现,但硬核提供的PCS功能更多、性能更好、使用更方便。

    2、Elastic Buffer:一般称为弹性buffer(如图2PCS部分),基本结构就是一个FIFO,常用于处理buffer两边的跨时钟问题,还包含其他用途(比如Clock Correction或Channel Bonding)。

    3、8B/10B编码:8B/10B有平衡电平,防止连续“1”或“0”的功能。编码分为正负码和特殊K码,最常用的K码是K28.5。8B/10B具体工作原理参照《高速信号编码之XXB/XXB》。8B/10B最大的优势在于自带错误检测。当出现8B/10B错误的时候,大概率是链路质量有问题。8B/10B最大的劣势是效率较低,有20%的额外开销,所以常用于低于8G的场景。但CPRI Rate7使用的8B/10B线速在9.8G左右。

    注:作为GTX/GTH的模块,发送端提供了方便使用的编码接口,接收端提供了方便使用的输出指示,直接使用即可。另外,除了8B/10B之外,GTX/GTH还提供了Gearbox支持其他编码方式(如64B/66B编码等)。

    4、PRBS:指伪随机序列码,GTX/GTH自带PRBS的生成器(在TX内部)和PRBS接收/检查模块(在RX内部)。Ibert中的误码率检查就是基于内置的PRBS模块。(IBert参考《FPGA中IBert核的应用》

    从结构上看,PRBS和8B/10B没有直接连接关系,所以Ibert的测试中没有使用8B/10B编码(也无其他编码)。内部的PRBS也不支持使用其他编码。如果想在GTX/GTH外部使用PRBS信号源,需要单独做PRBS的生成器和校验模块。

    5、Ibert:Xilinx提供用于GT辅助调试的IP核。

    • Ibert的两种用法:①直接使用example design进行独立使用;②集成到某个工程中进行应用。
    • Ibert 常用的两个用途:①基于PRBS模块的误码率检查;②基于眼图扫描模块的测量近端眼图。

    6、GTX/GTH分布

    7系列FPGA通常按照bank进行划分,对于GTX/GTH的bank,一般称为一个Quad(一个bank中有4个独立的GTX通道,每个通道称为channel);每个Quad拥有两个参考时钟Pin,也可以从上下两个Quad中获得参考时钟(前提是上下有GTX/GTH Quad)。

    7、QPLL和CPLL

    4个GTX/GTH为一组,称为Quad,每个GTX称为Channel。QPLL是一个Quad共用的PLL,CPLL是每个Channel独有的PLL。从底层角度看,由于CPLL是每个Channel独有的,所以CPLL的所有接口都在Channel底层模块中,而QPLL是common的底层模块。

    GTX/GTH中的QPLL和CPLL,除了数目(一个Quad有一个QPLL和四个CPLL)和归属(QPLL属于common,CPLL属于Channel)不同外,最大的不同在于支持的最高线速率频率不同:CPLL最高支持6.xG,而QPLL超过10G。

    8、Clock Correction:该功能必须使用Elastic Buffer,原理是指定一个关键字段(类似于K28.5的二进制数),发送端定期发送这个关键字段,接收端收到这个关键字段时,回检查这个字段在FIFO的位置,并通过插入无效数据/删除数据的方法来调整,使这个字段尽可能保持在FIFO的中心部分,防止FIFO溢出。(用于解决不同时钟导致FIFO溢出的问题)

    9、Channel Bonding:该功能必须使用Elastic Buffer,原理是指定一个关键字段,当多个GTX/GTH都收到这个字段时,会按照配置进行相互校准,来保证并行数据同步输出。(作用是多个GTX/GTH之间进行同步化处理)

    10、GTX/GTH的DRP端口

    通常一个内部模块要进行重配置,方法有:①端口控制;②配置参数控制。

    • 端口控制:提供一个控制端口作为开关。比如BRAM端口种的EN和WE,提供高低电平就进行功能的改变(EN控制是否使用,WE控制读写)。
    • 配置参数控制:利用参数配置表,每个参数拥有一个唯一地址和对应的数据内容。通过改写对应地址的数据内容来进行功能的改变。

    GTX同时使用了这两种方式,所以GTX Channel和Common不仅有大量端口(大部分端口都是功能端口为不是仅仅作为配置端口),还拥有一张地址表。通过DRP端口来调整部分参数的值,然后复位GTX,来使GTX工作在不同的线速率。另一个用到DRP的应用就是眼图扫描。希望扫描出GTX的眼图,除了使用ibert,还可以在设计中加入眼图扫描模块来进行实时扫描,这时候就需要使用DRP端口。

    11、回环

    回环模式是收发数据通路的特殊配置,数据流被折回源。通常来说,传输特定的流量模式,进行比较检查错误。图3是四种不同回环模式的回环配置。

    5db301e7de0e767ec116589214781cc9.png
    图3 回环测试

    回环测试可以在开发期间或在已部署的设备中用于故障隔离。所使用的流量模式为应用流量模式或者专门的伪随机模式。每个GTX/GTH收发器有一个内置的PRBS发生器和检查器。

    每个GTX/GTH收发器都有4种回环模式:

    • 近端PCS回环(路径1)
    • 近端PMA回环(路径2)
    • 远端PMA回环(路径3)
    • 远端PCS回环(路径4)
    展开全文
  • 引言:本节我们介绍FPGA收发器RX以下相关内容:RX字节和字对齐RX弹性缓冲器1.RX字节和字对齐1.1功能描述输入到FPGA收发器的串行数据在解串(串并转换)之前必须进行符号边界对齐。为了保证数据对齐,发送器发送一个...

    引言:本节我们介绍FPGA收发器RX以下相关内容:

    • RX字节和字对齐
    • RX弹性缓冲器

    1.RX字节和字对齐

    1.1功能描述

    输入到FPGA收发器的串行数据在解串(串并转换)之前必须进行符号边界对齐。为了保证数据对齐,发送器发送一个通常称为comma码(K码)的字符,接收器在输入的数据里查找comma码。当发下comma码后,则将comma移动到字符边界,这样使得接收到的并行数据匹配发送的并行数据。

    图1显示了10bit comma对齐过程。RX接收到没有对齐的数据在图中右侧。图中虚线为查找到的comma码,标志查找到字节边界,图中左侧comma之后每10bit自动划分为一个字,自此完成数据字对齐。

    b7a04f5bce23d03395c8f13ea5988d49.png

    图1、10bit comma对齐过程

    图2显示左侧显示了TX发送并行数据,右侧显示了RX在comma对齐后识别到了正确的并行数据。

    01a1082ef1d9a06eabda5edf3d009433.png

    图2、并行数据comma对齐

    1.2使能Comma对齐

    将RXCOMMADETEN端口设置为高,使能Comma对齐模块,旁路该模块会减少路径延迟。

    1.3配置Comma参数

    为了设置comma参数,需要配置ALIGN_MCOMMA_VALUE,ALGN_PCOMMA_VALUE和ALIGN_COMMA_ENABLE属性。comma的长度和RX_DATA_WIDTH有关。图3显示了comma匹配掩码模式

    2feaae22d731a8c85bf5763cccf8598b.png

    图3、comma匹配掩码模式

    33b217f633e1c80f27000f69cc1523ae.png

    图4、GTX IP核comma配置

    扩展的comma匹配掩码模式与之类似。

    1.4 comma状态指示

    当MCOMMA或者PCOMMA对齐被激活后,任何匹配的comma模式与最近的边界重新对齐。comma对齐后,RXBYTEISALIGNED信号置为高。此时可以将RXENMCOMMAALIGN和RXENPCOMMAALIGN置为0,关闭comma对齐功能,使comma对齐模块保持当前对齐位置。

    当RXBYTEISALIGNED置为高时,表明已经检测到comma与字节边界对齐。若后续到达的comma都可以对齐,则RXBYTEISALIGNED继续为高,否则RXBYTEISALIGNED为低。

    1.5 comma对齐边界设定

    ALIGN_COMMA_WORD属性用于定义对齐边界。边界空白区域长度由RX_DATA_WIDTH属性决定,边界位置的数量由RX用户接口RXDATA的字节数决定。图5显示了可选择的字节边界。

    4daebe46aa7c96a9d045a6107b3bb46e.png

    图5、可选择的字节边界

    1.6 comma 手动对齐

    通过RXSLIDE信号可以设置手动comma对齐。手动comma对齐时,RXENMCOMMAALIGN和RXENPCOMMAALIGN信号输入为0。RXSLIDE信号每次置高一个RXUSRCLK2时钟周期,并行数据向左移动一位。图6为手动comma码对齐时序图。

    72b972a7d3e9a41be76b6146ac5ff729.png

    图6、手动comma码对齐时序图

    图7显示了配置GTX/GTH IP核该接口配置选项。

    1859e8e01c5d2e9880685aa21710c056.png

    图7、GTX/GTH IP核手动comma对齐配置接口

    2.RX 弹性Buffer

    2.1 功能概述

    GTX/GTH收发器内部包括两个内部并行时钟域:PMA并行时钟域XCLK和RXUSRCLK时钟域。为了正确接收数据,PMA并行速率必须匹配RXUSRCLK时钟速率,并且解决跨时钟域问题。图8显示了XCLK和RXUSRCLK时钟域。

    b92e495a69964fec0ab5946014189ad6.png

    图8、XCLK和RXUSRCLK时钟域

    GTX/GTH收发器提供了RX弹性缓冲器和RX相位对齐电路两种方法解决跨时钟域问题。这两种方法的特性对比如图9所示。

    2ff45e8b375aa0e4d732f101ca6d6d99.png

    图9、RX弹性缓冲器和RX相位对齐电路比较

    2.2 RX Buffer旁路功能

    旁路RX弹性缓冲区是7系列GTX/GTH收发器的高级特性。RX相位对齐电路用来调整SIPO并行时钟和XCLK时钟域相位差异,以保证数据从SIPO可靠的传输到PCS组件。它也通过RXUSRCLK来调整RX延迟,以补偿由于温度或者电压变化引起的延迟。RX相位延迟和对齐可以通过GTX/GTH收发器自动调整或者手动调整。图10显示了XCLK和RXUSRCLK时钟域。

    6011a0d50b58ee25dfcfef8ccac46cf1.png

    图10、使用RX相位对齐

    RX弹性缓冲器可以旁路,以减少数据路径延迟。旁路以后时钟校准和通道绑定将不可用。当RX Buffer旁路后,RXSLIDE_MODE设置为AUTO或者PMA,RXOUTCLK必须来自SIPO恢复时钟,RXUSRCLK必须来自RXOUTCLK。

    7系列FPGA收发器架构详解连载十二:Xilinx 7系列FPGA收发器架构之接收器(RX)(十二)

    展开全文
  • 高速FPGA串并收发器SERDES实现ADS6445的AD转换 在使用TI公司四通道、14Bit、最大速率125M的ADS6445。利用Xilinx V5系列器件的串行收发控制器ISERDES的原语来实现数据的接收。 (1)ADS6445基础知识和配置 ADS6445是...
  • GT的意思是Gigabyte Transceiver ,G比特收发器,通常叫serdes 、高速收发器。GT有GTP GTX GTH GTZ 。 TX和RX: 严格说TX应该是Transmitter ,表示发送部分, RX是Receiver .,表示接受部分 。 包含两大部分,PMA ...
  • 输入到FPGA收发器的串行数据在解串(串并转换)之前必须进行符号边界对齐。为了保证数据对齐,发送器发送一个通常称为comma码(K码)的字符,接收器在输入的数据里查找comma码。当发下comma码后,则将comma移动到...
  • 每一个收发器拥有一个独立的发送端,发送端有PMA(Physical Media Attachment,物理媒介适配层)和PCS(Physical Coding Sublayer,物理编码子层)组成,其中PMA子层包含高速串并转换(Serdes)、预/后加重、接收...
  • 每一个收发器拥有一个独立的发送端,发送端有PMA(Physical Media Attachment,物理媒介适配层)和PCS(PhysicalCoding Sublayer,物理编码子层)组成,其中PMA子层包含高速串并转换(Serdes)、预/后加重、接收均衡、...
  • 每一个收发器拥有一个独立的发送端,发送端有PMA(Physical Media Attachment,物理媒介适配层)和PCS(PhysicalCoding Sublayer,物理编码子层)组成,其中PMA子层包含高速串并转换(Serdes)、预/后加重、接收均衡、...
  • 每一个收发器拥有一个独立的发送端,发送端有PMA(Physical Media Attachment,物理媒介适配层)和PCS(PhysicalCoding Sublayer,物理编码子层)组成,其中PMA子层包含高速串并转换(Serdes)、预/后加重、接收均衡、...
  • GTHE3开发记录1

    2018-11-19 10:48:08
    最近有个项目用到KU系列的板子开发SATA3.0接口与SSD进行高速数据传输。鉴于工程有点复杂,借此博客做些记录,也供大家共同...我使用的是xcku060-ffva1156-2-e型号具有28个GTHE3可调用高速串并转换收发器。 万事开...
  • Zynq中的UART控制器是一个全双工异步收发器,支持各种可编程的波特率和I/O信号格式,能够自动生成奇偶校验,支持多主检测模式。 UART操作由配置和模式寄存器控制。 采用独立的Rx和Tx数据路径,每个路径包含一个64...
  • 针对其布线难度大,且易受并行线线间串扰影响产生误码的问题,采用硬件集成了高速收发器的FPGA,设计并实现了一种基于Xilinx GTP核的高速反射内存集线器。最后,通过对集线器构成的环型和星型拓扑结构传输延时的测试...
  • 在高速系统内部、系统背板互连和电缆传输应用中,驱动器、接收器、收发器、并串转换器/串并转换器以及其他LVDS器件的应用正日益广泛。 LVDS接口是LCD Panel通用的接口标准,大多用在7寸以上尺寸的显示屏上。以8-bit ...
  • UART总结

    千次阅读 2017-09-18 16:58:08
    UART的 设置和使用 通用异步收发传输(Universal Asynchronous Receiver/Transmitter),通常称作UART,是一种异步...其原理就是,串并转换和并串转换。 基本结构: 部分代码代码展示: INT32U UAR
  • 摘 要: UART 即通用异步收发器,传统上采用多功能的专用集成...UART 功能包括微处理器接口、用于数据传输的缓冲器(Buffer)、帧产生、奇偶校验、并串转换,用于数据接收的缓冲器、帧产生、奇偶校验、串并转换等。UA
  • 摘 要: UART 即通用异步收发器,传统上采用多功能的专用集成电路...UART 功能包括微处理器接口、用于数据传输的缓冲器(Buffer)、帧产生、奇偶校验、并串转换,用于数据接收的缓冲器、帧产生、奇偶校验、串并转换
  • (5)由于红外装置接收和发送的都是串行数据,所以本实验选用8251A作为CPU和红外装置之间数据的串并转换,8251A将CPU的并行数据转换为串行数据送至红外,将红外的串行数据转换为并行数据送至CPU。 至此,我们可以...
  • 高级数据链路控制是一个在同步网上传输数据,面向位的数据链路层协议。本文给出了该协议在STR71X系列ARM...可选择NRZ、NRZI、FR0和MANCHESTER模式进行串并转换和数据收发,满足了点对点、点对多点的数据传输设计要求。
  • 但此时的信号仍然是曼彻斯特Ⅱ型码,故需经解码和串并转换,同时完成数据字的同步、数据、曼彻斯特码错误的检出、奇偶检测和位/ 字计数等,处理后的数据串并转换后存入内存再对其进行相关的协议处理
  • UART基础知识(一)

    2020-12-20 20:41:09
    作用:低速接口,串并转换。把并行输入的信号转换成串行输出,作为连接外部设备的接口,如EEPROM通信。 原理:异步串口通信协议,把传输数据的每个字符按一位一位地传输。 TTL电平信号:vcc=0v时,代表逻辑0;vcc=...
  • 选用MAX264芯片作为信号处理核心芯片,设计运算放大完成无线终端智能通信信号的数模转换,采用CPLD编程技术进行信号采集的数据锁存并完成串并转换,完成系统的硬件模块化设计和集成电路开发。测试结果表明,该信号...
  • 28335不单单是个CPU,还有非常多的...就像你使用SCI只需设置好波特率和相关的中断,然后做好数据的收发,数据的串并/并串转换、fifo的控制、并行帧监测这都是由硬件模块完成。  CPU跟这些模块的接口就是这些模块...

空空如也

空空如也

1 2
收藏数 31
精华内容 12
关键字:

串并转换收发器