精华内容
下载资源
问答
  • 文章将讨论分析信号完整性问题中信号串扰及其控制的方法
  • 本文将介绍在信号完整性分析中抑制和改善信号串扰的方法,以及电气规则驱动的高速PCB布线技术实现信号串扰控制的设计策略。
  • Crosstalk Noise Control in Deep Submicron Physical Design Flow 王胤翔 周凤亭 陆...并且根据真实的设计实例,提出了几点有效的控制串扰的方法和对于信号完整性管理比较有价值的观点.关键词:信号完整性;串扰噪声
  • 当今飞速发展电子设计领域,高速化和小型化已经成为一种趋势,如何在缩小电子系统体积同时,保持并提高系统速度与性能成为摆...这里将讨论分析信号完整性问题中信号串扰及其控制的方法。  串扰信号产生
  • 为研究串行总线结构中多平行传输线间串扰的影响, 分析了电信号传输时串扰产生的机理, 采用信号完整性分析软件Hyperlynx, 构建了三平行传输线串扰模型和总线电路模型, 研究了不同模型中控制多平行传输线间串扰噪声的...
  • 随着系统设计复杂性和集成度的大规模提高,电子系统设计师们正在从事100MHZ以上的电路设计,总线的工作频率也已经达到或者超过50MHZ,有的甚至超过...本文将介绍在信号完整性分析中抑制和改善信号串扰的方法,以及电气规
  • 针对当前实时彩色数字全息图中存在颜色串扰的问题,分析了Foveon CCD 的工作原理与控制模式,对变换颜色矩阵消除颜色串扰方法作了相应的分析,提出通过改变CCD 的颜色变换矩阵的方法,可以有效降低了颜色串扰对彩色...
  • 分析了串扰仿真模型的优化方法,重点研究了耦合长度与饱和长度比例对近端串扰的影响、开关信号上升时间对远端串扰的影响和紧耦合微带线串扰模型的端接控制。运用信号完整性分析软件Hyperlynx建立仿真模型,对影响...
  • 信号完整性之串扰

    千次阅读 2020-03-29 17:39:29
    2. 电路设计中抑制串扰的方法 2.1 控制高速信号线之间的间距和平行走线的长度 多个高速信号长距离平行走线时,其间距应遵循3W原则,如下图所示: 3W原则指两相邻信号线的中心间距不少于信号线宽度的3倍,当满足3W...

    1.前言

    当PCB板上走线间距较近,一条走线上传输信号时,会在邻近的走线上引起噪声,这种现象称为串扰。串扰实际上是相邻走线之间的一种能量传递现象。
    下图显示了这种串扰现象,上方的走线传输信号,无论下方的走线是否有信号在传输,其两端都会产生噪声。
    通常将产生干扰的信号线称为攻击线,被干扰的信号线称为受害线。
    在这里插入图片描述
    板上走线密度很高时串扰的影响尤其严重。
    由于线性无源系统满足叠加定理,如果受害线上有信号的传输,串扰引起的噪声会叠加在受害线的信号上,从而使其信号产生畸变。
    当串扰噪声叠加在受害信号的高低电平上时,会产生幅度噪声或影响眼图高度。
    当串扰噪声叠加在受害信号的跳变边沿位置时会产生边沿的抖动,进而影响时序或者眼图宽度。
    需要注意的时,多个攻击信号产生的噪声也满足叠加定理。所有这些串扰噪声叠加在一起,如果不加控制很可能会使信号质量严重恶化,进而影响系统功能的实现。

    2. 串扰形成的根源

    串扰形成的根源在于耦合。
    导体间通过电场和磁场发生耦合。这种耦合会把信号的一部分能量传递到邻近的导体上,从而形成噪声。

    2.1容性耦合

    我们知道导体上电压的变化会伴随着电荷的积累,电场随之形成。
    在多导体系统中,当其中一个导体电位变化并伴随着电荷积累的过程中,由于导体之间存在电场耦合,邻近导体上也会产生电荷积累。因此,导体之间存在电容,电容表征了电压变化时这两导体之间存储电荷的能力。
    回忆平行电容板的结构,两个规则平行板导体,周围填充介质就形成了一个电容器。
    对于PCB板上的情况,两条走线之间以及走线和参考平面之间也会形成电容器,如下图显示了表面微带线情况下电力线分布情况,以及3个导体间电容构成关系。
    在这里插入图片描述
    Cg表示走线和参考平面之间形成的电容
    Cm表示两条走线之间形成的电容。
    从电容的角度看,当一条走线上电压变化时,相当于电容Cm两端电压变化,电容Cm充电,邻近导体(电容的另一端)上必然也会有电流,串扰随之产生。电场耦合形成的电流称为容性耦合电流。

    走线之间的电容与走线之间的间距密切相关,下图显示了线间距不同时两条走线之间耦合电容的大小。
    可以看到,当间距增大时,耦合电容迅速减小,耦合作用急剧减弱。
    当线间距gap等于3倍线宽时,Cm大约是Cg的1%。(3W原则)
    在这里插入图片描述
    当两条走线拉开距离时,耦合电容减小,如果在两条走线之间放入另一根走线,这两条走线之间耦合电容会进一步减小。
    下图显示了3种不同配置情况下两条走线之间的互容大小。
    在这里插入图片描述
    可以看到:
    当走线之间间距gap值从1倍线宽增加到3倍线宽时,两条走线互容迅速减小为每英寸0.0256pF.
    当在两条走线之间加入一根走线后,互容进一步减小为每英寸0.0179pF.
    这种现象正是使用隔离地线抑制串扰的出发点之一。

    2.2 磁场耦合

    由于磁耦合,按照下面的逻辑顺序可以很容易理解:

    • 如果导体上存在电流,导体周围必然存在磁场,磁力线方向满足右手螺旋法则。
    • 如果导体上电流发生变化,导体周围的磁场也发生变化,即变化的电流产生变化的磁场。
    • 如果导体周围还有其他导体,变化的磁场会在该导体上产生感应电动势,进而产生感应电流(周围导体也有环路,闭合环路磁通量变化产生感应电流,而感应电流产生的磁场方向是阻止磁通量的变化,也由右手定理可判断)。

    从上面的逻辑触发,我们分析PCB板相邻走线的情况。
    如果一条走线上有数字信号传输,在信号电平跳变过程中,即信号处于跳变边沿时,走线上电压不断变化,走线上的电流也不断变化,这样在走线周围产生变化的磁场,而变化的磁场在走线上产生感应电流,这就是感性耦合电流,如下图:
    在这里插入图片描述
    感应电流的大小可以用两走线之间的互感来表征。
    两条走线间的互感和它们之间的间距密切相关。如下图显示了当两条走线之间间距不同时,走线之间的互感大小。
    在这里插入图片描述
    上图可见,走线间距越大,互感越小,耦合作用也越弱。
    拉开PCB板上走线的间距,能明显减小两条走线之间的相互干扰,增大走线的间距,是减小感性耦合的主要手段。

    3. 耦合长度

    电场耦合会产生容性耦合电流,磁场耦合会产生感性耦合电流。
    要产生容性耦合电流,需要一个变化的电压。
    要产生感性耦合电流,需要一个变化的电流。

    当信号沿PCB走线向前传播时,这个变化的电压和变化的电流在传播过程中局限在一个有限的区间内。
    信号并不是一下子就到达传输线末端,它在走线中有一个前行进的过程。信号在PCB走线上向前传播的过程类似于海浪的行进过程。浪头的前端会形成一个斜坡。
    如下图所示:
    在这里插入图片描述
    当t=0时,一个上升沿信号加载到一条走线上,信号上升时间不可能是0,因此在走线的入口处电压需要经过一段时间才能逐渐升到高电平。
    当信号加载到传输线上后就会向前传播,无论入口电压是否已经达到高电平。
    当入口处电压从0上升到高电平的这段时间内,信号已经在传输线上向前传播一段距离了。
    如果信号传播速度为V, 上升时间为Tr,当入口处电压达到高电平时,在距离入口VTr处的电压刚刚准备上升(t=0时刻刚加载到传输线入口处的信号已经传播到VTr处)。
    PCB走线上传毒为VTr的一段区间就是信号前沿在空间上的延伸。这样走线上长度为VTr的一段区间内,各点的电压都不同。随着时间的推移,这个取决也会逐渐向远方处推进。如上图,在t=t1时刻,区域2为信号边沿的空间延伸区域,在t=t2时刻,这个区间移动到了区域3。
    因此,即使走线非常长,走线上电压变化的区间(也就是电流变化区间)也只有V*Tr这么长。随着信号的前进,电压变化区间长度是不变的,只不过这个区间的位置不断前进推移。
    对于区间1,由于电压已经稳定在高电平不再变化,相当于这段的互容上加载的是一个恒定的电压,对于电容来说,电压不变就不会产生电流,因此,区域1不会产生容性耦合电流。
    对于区域4,信号电平还没开始发生变化,也不会产生电流。

    因此,如果PCB的走线长度大于信号边沿的空间延伸,那么真正能产生耦合电流的区域也只有信号前言的空间延伸这段走线。两条走线的耦合长度就是V*Tr。
    如果走线长度小于该值,那么耦合长度就是走线的长度。

    4. 容性串扰

    两条走线之间的电容是一种分布电容,我们把耦合传输线分成很多小段,每一小段使用一个集总电容替代(单位电容Cm),如下图:
    在这里插入图片描述
    对于传输线上的任意一个小段,假设长度为Δ\DeltaX,互容为Cm*Δ\DeltaX,在信号跳变沿通过这一小段传输线的过程中,这个小电容上的电压不断变化,因此就有电流流过电容,电流可表示为:
    在这里插入图片描述
    电流流入受害线后,由于受害线两个方向上的阻抗相同(传输线特性阻抗Zo,一般50Ω),因此电流同时向两个方向流动,且大小相等。耦合电流在两个方向上都产生电压。
    与攻击信号传播方向相同的耦合电流产生的电压称为向前电压,记作Vf。
    与攻击信号传播方向相反的耦合电流产生的电压称为后向电压,记作Vb。
    在这里插入图片描述
    如上图,耦合电流可以表示为:
    在这里插入图片描述
    假设攻击信号的幅度为V0,则电压变化率可近似表示为:
    在这里插入图片描述
    代入上面式子可得:
    在这里插入图片描述
    又因为两个方向上耦合电流大小相等,所以
    在这里插入图片描述
    在Tr时间段内,这一小段上的电压持续变化,因而,攻击信号在这一小段上产生一个时间宽度近似为Tr的串扰电压波形。(如上图,假设上升斜率不变,产生的耦合电流I也不变,则I*Z0=Vf或Vb 不变,Vf或Vb类似方波)。

    从整条耦合线来看,脉宽为Tr的串扰电压波形沿着受害线向前、后两个方向传播,传播速度与攻击信号传播速度相同。前向串扰电压Vf与攻击信号同步向前传播,攻击信号持续注入电流,Vf不断积累,随着耦合线的长度增加而增加。如果耦合线长度为L,则有:
    在这里插入图片描述
    后向串扰电压传播方向与攻击信号传播方向相反,速度相同。即使耦合线长度远大于信号前沿空间延伸长度(Tr时间内信号传播的距离)时,攻击线能注入电流的时间也只有Tr/2(把攻击信号与向后串扰电压想象成两辆相距TrVp远的小车以相同朝对方开去,向后串扰电压只经过电压变化区域的一半距离,即TrVp/2),因此向后串扰电压最大值可表示为:
    在这里插入图片描述
    Vp为信号传播速度,又因为:
    在这里插入图片描述
    联合以上三个式子,并设C=Cm+Cg,则后向串扰电压可表示为
    在这里插入图片描述
    这是向后容性串扰能达到最大幅值。

    5. 感性串扰

    与容性串扰分析类似,原理图如下图所示:
    在这里插入图片描述
    因为互感引起的电压之间存在如下关系:
    在这里插入图片描述
    其中,I0为攻击信号的电流幅度,且I0=V0/Z0。对于受害线,电流是连续的,所以Vb/Z0=-Vf/Z0,代入上式得:

    在这里插入图片描述
    接下来与容性串扰分析类似,当耦合线长度L远大于信号前沿得空间延伸时,
    在这里插入图片描述
    在这里插入图片描述

    6. 近端串扰和远端串扰

    受害线上与攻击传播方向相反得一端称为近端, 受害线在近端产生得串扰称为近端串扰,记作Vnext.
    与攻击信号传播方向相同得一端称为远端, 在受害线得远端产生得串扰称为远端串扰,记作Vfext.
    下图显示了两种耦合电流得产生\流动\近端串扰和远端串扰以及它们之间得关系.
    在这里插入图片描述
    攻击信号入射得同时,受害线上就会产生耦合电流,因此受害线得近端串扰在攻击信号入射的瞬间就会发生,耦合电流向前流动的分量则刚刚开始起步,因此受害线的远端感受不到这个噪声.如下图:
    在这里插入图片描述
    攻击信号向前传播过程中,随着前沿不断移动,不断耦合出串扰电流.向后串扰电流引起的噪声由于时刻不同,就会像接力一样向受害线近端传播. 而向前串扰电流引起的串扰噪声与攻击向后同步向远端传播.不同时刻产生的串扰电压会逐渐积累起来,幅度不断增加,如下图显示了攻击向后尚未到达末端的串扰.

    在这里插入图片描述
    当攻击信号到达末端时,如下图,远端串扰噪声也同时达到受害线的末端,并仅仅持续一个Tr便消失.
    在这里插入图片描述
    而此时后向耦合电流产生的噪声刚刚产生,还需要一个传输线的延迟才能传回受害线的近端.

    在这里插入图片描述
    因此,近端串扰表现为幅度不高但时间上展宽的宽脉冲.脉冲宽度为传输线的往返时间延迟加上信号上升时间Tr.
    远端串扰噪声则呈现为宽度很窄但幅度很高的窄脉冲.如下图(近端串扰跟远端串扰电流方向不同,以近端串扰为正,则远端串扰为负, 以GND为参考点.)
    在这里插入图片描述

    6.1 近端串扰的饱和

    近端串扰电压的波形和耦合线的长度有关。综合考虑容性串扰和感性串扰,则有一小段耦合区域产生的后向串扰噪声可表示为:
    在这里插入图片描述
    当耦合区域小于1/2信号前沿的空间延伸时,信号的往返时间延迟小于Tr。这种情况下,攻击信号到达末端时产生的后向串扰噪声传回到近端后,整个耦合区域中个点的电压仍然处于不断变化的过程,串扰电流还没达到最大值。
    近端串扰噪声幅度也达不到最大值。
    由于耦合区域有限,耦合到受害线的能量受限,串扰噪声的幅度和总的耦合长度有关,耦合长度越长,串扰噪声幅度越大。
    当耦合区域大于1/2信号前沿的空间延伸时,信号的往返时间延迟大于Tr。攻击信号在末端产生的后向串扰噪声传回到近端时,靠近驱动器的区段上的电压已经不再改变,所以不再产生耦合电流,近端串扰幅度能达到最大值,不再随耦合线长度增加而增大,而是时间上展宽,这种现象称为串扰饱和,饱和值为:

    在这里插入图片描述
    一般地,串扰地饱和长度为:
    在这里插入图片描述
    线间距(gap)对饱和串扰量地影响
    下图显示了相同条件不同线间距情况下,表层走线与内层走线串扰量情况
    在这里插入图片描述
    可以看出:

    • 线间距越大,近端串扰地饱和值越小,gap值为2W时,近端串扰量约为入射信号幅度地2%。增加走线间距能明显减小串扰。
    • 在gap值很小时,比如1W、2W情况下,内层走线地近端串扰比表层稍大,而gap值进一步增大时内层走线近端串扰小于表层。

    多条攻击线情况
    对于任意一条走线,周围所有信号线都是攻击线。受害线上总地串扰近似等于各个攻击线产生串扰噪声的叠加。
    在这里插入图片描述
    这种情况下,当攻击线数目增加,串扰量增加,但攻击线数目增加到一定数目后串扰量几乎不再增加。
    这是因为:

    1. 攻击线越多,外层的攻击线距离受害线越远。
    2. 距离越远,耦合越弱,当距离很远时耦合效应极其微小,几乎消失。

    6.2 远端串扰的饱和

    对于远端串扰特性的分析,从对两种耦合的分析可知,远端串扰可以表示为:
    在这里插入图片描述
    又公式看似乎耦合线长度(L)越长,远端串扰越大,但实际上远端串扰也会饱和。
    下图显示了攻击信号上升时间为200ps,线宽为6mil,间距为6mil,50Ω阻抗控制的两条表层走线之间的不同耦合长度的远端串扰,当冰雪长度达到25inch时,远端串扰幅度达到最大值,就算走线耦合长度继续增加,串扰幅度不再增加,仅仅是串扰脉冲时间上的展宽。着就是远端串扰的饱和现象。
    在这里插入图片描述

    影响远端串扰饱和长度的因素:

    1. 攻击信号上升的时间越短,远端串扰饱和长度就越小。(如下图上升沿时间由200ps改100ps,15inch就饱和)
    2. 耦合线间距越大,饱和长度越大
      在这里插入图片描述
      远端串扰具有以下特性:
    1. 表层走线有远端串扰,内层走线之间可近似认为不存在远端串扰
      2)远端串扰也会饱和,饱和串扰量为攻击信号幅度的一半,即50%
      3)远端串扰的饱和长度一般很大,远大于近端串扰的饱和长度。
    2. 远端串扰饱和长度与信号上升时间、耦合线间距等因素有关。

    7. 边沿耦合与宽边耦合的串扰

    如果两条走线位于同一层,由于耦合两条线之间会存在串扰。
    如果PCB层叠中有相邻的信号层,那么同样存在耦合,走线之间也会存在串扰。
    同层走线之间的耦合为边沿耦合,不同层之间的耦合称为宽边耦合。
    在这里插入图片描述
    和边沿耦合相比,宽边耦合产生的串扰要大得多。
    在这里插入图片描述
    对于不同层的走线,当两条走线相互错开时,串扰同样逐渐减小。
    下图显示了相互错开距离不同时,近端串扰的大小。
    在这里插入图片描述
    在设计层叠结构时,如果让信号层相邻,布线的时候很容易使两信号层的走线互相重叠,串扰会很难控制。

    8. 影响串扰的因素

    耦合长度、线间距、信号上升时间、介质厚度、介电常数等都会影响串扰噪声的大小。

    8.1 信号上升时间的影响

    信号上升时间的影响需要分两种情况区别对待:串扰未饱和、串扰达到饱和。
    首先看近端串扰情况。
    未饱和情况下,近端串扰噪声:
    在这里插入图片描述
    可看出,上升时间Tr越小,串扰噪声越大。
    下图显示了近端串扰随上升时间减小而增大(两种上升时间情况下,近端串扰均未饱和)
    在这里插入图片描述

    但串扰发生饱和时,近端串扰最大值为:
    在这里插入图片描述
    可以看出饱和量和信号上升时间无关。如下图。
    近端串扰的饱和值之和传输线横截面的几何结构有关,而与攻击信号的情况无关。
    在这里插入图片描述
    远端串扰和近端串扰情况类似,
    在没饱和情况下,串扰量随上升时间的减小而增大。如下图。
    当远端串扰发生饱和时,饱和值近似于攻击信号幅度的一半,与信号上升时间无关。
    通常情况下,走线耦合长度很难达到远端串扰饱和的条件,因此,通常情况下,远端串扰随上升时间减小而增大。
    在这里插入图片描述
    补充:
    需要说明的是,对于信号边沿速率,下降沿速率一般要高于上升沿。其原因在于,CMOS器件的输出端一般由NMOS和PMOS互补地搭建而成,输出信号上升沿,即电平由低变高时,NMOS关断PMOS导通,反之,在输出信号地下降沿,NMOS导通而PMOS关断,由于NMOS比PMOS导通地速度更快,因此信号地下降沿速率一般高于上升沿。从这点来看,信号地下降沿更容易出现信号完整性问题。

    8.2 介质厚度的影响

    介质厚度会改变传输线之间的耦合情况,因此也会影响串扰。
    通常电路板上走线都是50Ω控制线,线宽不同时,为了控制阻抗,介质厚度也会不同。线宽越大,介质厚度也越大。
    介质厚度越大,串扰也越大
    在阻抗控制情况下,走线距离参考平面越远,两条走线之间的耦合越强,串扰越大。
    下图显示了层叠厚度和串扰波形的关系,a为近端串扰,b为远端串扰。
    在这里插入图片描述
    对于阻抗控制线,线宽越宽,介质越厚,线间距固定情况下,串扰越大。

    8.3 介电常数Er的影响

    介电常数本身并不能减小串扰,但是为了阻抗控制,使用小介电常数的板材时,必须减小层叠的厚度,而串扰对层叠厚度很敏感,因此间接地减小了串扰。

    9. 串扰对信号的影响

    串扰对于信号的影响主要表现在两个方面:边沿的抖动和幅度上的噪声。
    这两方面的影响主要是因为攻击信号和受害信号相位关系而产生的。
    在这里插入图片描述
    当两信号的相位差为0或很小情况下,由于串扰的影响,受害信号上升沿发生变化。
    当攻击信号与受害信号同相位时,类似上图a情况,受害信号的上升沿被向后推迟。
    当两信号之间有很小的相位差时,串扰噪声仍然能影响到受害信号的上升沿,并引起上升沿畸变,被干扰的时间段内的波形向后延迟。
    在这里插入图片描述
    当两信号相位差进一步增加,如上如c情况。攻击信号上升沿对齐到受害信号高电平的中点附近,此时受害信号的边沿可能不受影响,而只是幅度上叠加了一个串扰噪声。如下图

    在这里插入图片描述
    大多数情况下,互相干扰的信号之间相位关系具有随机性,因此串扰产生的两个方面影响会同时表现出来。

    10. 串扰与时序

    串扰噪声可能引起信号边沿到达时间的延迟,也有可能使信号边沿提前到达,这取决于串扰噪声的跳变方向与信号的跳变方向是否一致。
    当串扰噪声的跳变方向和信号的跳变方向相反时,串扰会使信号边沿延迟到达。
    当串扰噪声的跳变方向和信号的跳变方向相同时,串扰会使信号边沿提前到达。
    对于表层走线来说,
    如果攻击信号与受害信号同相,即同时同方向跳变(偶模工作状态),那么攻击信号产生的远端串扰噪声和受害信号的跳变方向相反,受害信号延迟到达。
    如果攻击信号和受害信号反相,即同时反方向跳变(奇模工作状态),那么攻击信号产生的远端串扰噪声和受害信号的跳变方向相同,受害信号提前到达。
    其他工作状态下受害信号的边沿位置基本都落在奇模和偶模这两种情况覆盖的时间范围内。
    在这里插入图片描述
    对于表层走线,远端串扰的影响更为严重,因此会更关注同向传播信号之间的远端串扰。
    当传播方向相反的信号相邻时,主要关注近端串扰的影响。
    对于内层走线,远端串扰近似为0。

    11. 蛇形走线与信号的延迟

    如下图蛇形走线一段,
    在这里插入图片描述
    在信号进入绕线区域的A点瞬间,由于两条直的线段之间存在耦合,B点开出现串扰噪声,这是一种近端串扰,串扰的跳变方向和信号的跳变方向相同。
    随着信号在左侧垂直线段向上传播,B点持续产生串扰噪声,当信号沿着绕线路径到达B点时,信号和这个串扰噪声叠加,由于跳变方向相同,噪声的叠加使得信号的上升沿个点电位被不同程度地抬高,从时间轴上看,信号似乎提前到达B点。
    在这里插入图片描述
    既然造成信号加速地原因是绕线区域地串扰,那么只要能最大限度地减小这种串扰,就不会对信号地延迟造成太大地影响。
    根据串扰地特性,间距越大(gap),串扰越小,耦合长度越小(H),串扰越小。
    在这里插入图片描述
    如果空间允许,还可以使用下图这种绕线方式
    在这里插入图片描述
    可以进一步减小串扰地影响,由于蛇形走线地突起部分没有平行线,耦合作用被进一步减弱,串扰进一步减小。

    12. 保护地线

    保护地线是指在两个信号线之间插入的一根网络为GND的走线,用于将两个信号隔离开,地线两端打GND过孔和GND平面相连,如下图,有时敏感信号的两侧都放置保护地线。

    在这里插入图片描述
    想要加入保护地线,首先必须把两信号线的间距拉开到足以容纳一根保护底线的空间,由于拉开了信号间距,即使不加入地线,串扰也会减少,下图显示了三种情况下的远端串扰情况。
    在这里插入图片描述
    对于低频模拟信号之间的隔离,保护地线的确有用。但如果需要隔离的是数字信号,情况会有所不同。
    在这里插入图片描述
    可以看出,相比case2,插入保护地线,不但没有起到进一步减小串扰的作用,反而增大了串扰噪声。
    拉开走线间距是最有效的方法。
    保护地想要起到应有的隔离作用,需要在地线上添加很多GND过孔,过孔间距应小于信号中最高频率成分对应的波长的1/10。
    在这里插入图片描述

    13. 端接与串扰

    对数字信号进行适当的端接也可以有效减小串扰。
    一方面,如果没有匹配端接,向后传播的串扰信号到达受害线的近端时,由于受害线驱动器输出阻抗小于传输线阻抗,串扰信号在近端发生负反射,反射向后远端传播。
    由于输入端输入阻抗很高,相当于开路,反射的串扰噪声到达受害线接收端发生正反射,反射波又向近端传播,如此周而复始,直至幅度衰减为0。

    另一方面,由于没有端接,攻击信号满幅传播到末端后,由于全反射,产生一个幅度很高的反射信号向回传播,这个反射回来的信号在受害线中也会产生串扰噪声,攻击信号的每次反射都会在受害线中产生串扰,直至反射波逐渐衰减为0。
    所以,减少反射能间接地减少串扰。

    14. 减小串扰的常用方法

    下面列出了可以减小串扰的一些措施,这些措施中最常用也是最重要的就是增加走线之间的间距,如果布线空间允许,尽量加大走线间距。其他方法可以作为辅助措施。
    1)增大走线间距
    2)最小化信号线间的平行长度。
    3)做好匹配端接,减小串扰噪声的反射
    4)相邻的信号层,走线彼此正交。
    5)在内层布线,以消除远端串扰。
    6)在满足时序要求的前提下,增大信号的上升时间
    7)个别特殊信号可使用保护地线。
    8)高速数字信号谨慎使用保护地线
    9) 阻抗控制情况下,使用小介电常数的板材


    整理自《信号完整性揭秘》

    展开全文
  • 基于ARM机器人控制

    2013-03-11 19:10:41
    基于ARM的防干扰机器人控制,本文提出一种新的多路超声波信号干扰处理方法, 系统 利用ARM 外围丰富的I/O 接口和内部定时器精确控制选通 开关芯片CD4066的使能端[ 3] , 以消除多路超声波...间回波干扰和直接串扰的问题。
  • 问题种类包括公共阻抗耦合、串扰、高频载流导线产生辐射和通过由互连布线和印制线形成回路拾取噪声等。 在高速逻辑电路里,这类问题特别脆弱,原因很多: 1、电源与地线阻抗随频率增加而增加,公共阻抗...
  • 16×16点阵显示屏学习板如下图所示,LED显示屏各点亮度均匀、充足,可显示图形和文字,...对应一列为一根竖柱,或者对应一行为一根横柱,因此实现柱的方法如下所述:  一根竖柱:对应列置1,而行则采用扫
  • 为了实现双冗余存储控制系统高可靠性以及高传输速率,针对反射、串扰、过孔以及连接器对高速信号质量影响进行分析。同时结合对系统中高速信号链路仿真以及对成板后实际信号眼图测量,针对系统中所涉及高速...
  • 在高速PCB设计中,“信号”始终是工程师无法绕开一个知识点。...01过冲过冲图过冲带来问题是容易造成器件损坏,过冲过大也容易对周围信号造成串扰。造成过冲大原因是不匹配,消除的方法有始端串电阻或末...

    在高速PCB设计中,“信号”始终是工程师无法绕开的一个知识点。不管是在设计环节,还是在测试环节,信号质量都值得关注。在本文中,我们主要来了解下影响信号质量的5大问题。

    53b1575d16e19a1021c9d23c3c5569b2.png

    根据目前工作的结论,信号质量常见的问题主要表现在五个方面:过冲,回冲,毛刺,边沿,电平。

    01过冲

    5688d40876307a8a6cb11cb609ba69af.png

    过冲图

    过冲带来的问题是容易造成器件损坏,过冲过大也容易对周围的信号造成串扰。造成过冲大的原因是不匹配,消除的方法有始端串电阻或末端并阻抗(或电阻)。

    02毛刺

    4667c13e8aa1bd195a479e971f33768e.png

    毛刺图

    毛刺作用在高速器件上,容易造成误触发、控制信号控制错误或时钟信号相位发生错误等问题,毛刺脉冲带来的问题多发生在单板工作不稳定或器件替代后出现问题。造成毛刺的原因很多,比如逻辑冒险,串扰、地线反弹等,其消除的方法也不尽相同。

    03边沿

    b90e428236bee4742c0fd0146481adee.png

    边沿图

    边沿速度缓慢发生在信号线上时,会造成数据采样错误。其产生原因通常是输出端容性负载过大(负载数量过多),输出是三态时充(放)电电流小等原因。

    04回冲

    b30d38366f979266ea45c68392dd166a.png

    回冲图

    回冲产生的原因是信号线不匹配或多负载等原因,消除的方法是加匹配电阻或调整总线的拓扑结构。

    05电平

    125fc3e9e13d53b9b33ad4e703182a87.png

    电平图

    输入电平幅度不符合要求时,会造成器件输出错误。导致电平异常的原因主要有:输出过载,电平不匹配,三态总线、总线冲突等原因。

    扩展

    工程师在进行信号质量测试时,应该具备以下三方面的知识:

    1)对测量工具(示波器)有清楚的了解,要了解示波器的性能,掌握示波器及其探头的使用,清楚信号质量异常的测试与示波器菜单设置间的配合关系。

    2)对异常的信号形式有全面和清楚的认识,对异常信号的异常指标有了解。

    3)对被测单板的原理电路有一定的认识和了解,要求能够对信号进行分类,了解板上的关键器件、关键总线、关键信号的信号质量要求和相关时序参数。

    *本文系网络转载,版权归原作者所有,如有侵权请联系删除

    cf4a04ba77765fd4b401b070e51481f0.gif05048339adc34ba3cbfe407d2b0d8115.png扫码入群扫码添加管理员微信

    加入“电子产品世界”粉丝交流群

    ↓↓↓↓点击,查看更多新闻

    展开全文
  • 它们均采用类似结构和相同偏振控制技术,具有结构简单、控制方便、易扩展与集成、与信号光偏振态无关和可双向交换等特点。对2×2节点开关单元性能参数进行了测试,实验数据表明该节点开关具有插损小、串扰低、...
  • 1、前言 印制电路板(PCB)信号完整性是近年来热议的一个话题... 针对高速PCB设计和使用,如何快速、有效地测量PCB传输线信号损耗,对于PCB设计参数的设定和仿真调试和生产过程的控制具有重要意义。 2、PCB插入损耗
  • 1、过冲过冲带来问题是容易造成器件损坏,过冲过大也容易对周围信号造成串扰。造成过冲大原因是不匹配,消除的方法有始端串电阻或末端并阻抗(或电阻)。2、毛刺毛刺作用在高速器件上,容易造成误触发、控制...

    高速PCB是一个很流行的名词,高速PCB设计中,在设计环节和测试环节都需要考虑信号质量,也是工程师都需要考虑的问题。那么下面就来讲讲哪些高速PCB设计会影响信号质量。

    a8c1d8dd1f44561f03339670cc3065a4.png

    1、过冲

    过冲带来的问题是容易造成器件损坏,过冲过大也容易对周围的信号造成串扰。造成过冲大的原因是不匹配,消除的方法有始端串电阻或末端并阻抗(或电阻)。

    2、毛刺

    毛刺作用在高速器件上,容易造成误触发、控制信号控制错误或时钟信号相位发生错误等问题,毛刺脉冲带来的问题多发生在单板工作不稳定或器件替代后出现问题。造成毛刺的原因很多,比如逻辑冒险,串扰、地线反弹等,其消除的方法也不尽相同。

    3、边沿

    边沿速度缓慢发生在信号线上时,会造成数据采样错误。其产生原因通常是输出端容性负载过大(负载数量过多),输出是三态时充(放)电电流小等原因。

    4、回冲

    回冲产生的原因是信号线不匹配或多负载等原因,消除的方法是加匹配电阻或调整总线的拓扑结构。

    5、电平

    输入电平幅度不符合要求时,会造成器件输出错误。导致电平异常的原因主要有:输出过载,电平不匹配,三态总线、总线冲突等原因。

    对于信号质量的测量,要清楚地了解测量工具,对异常的信号形式有全面和清楚的认识,还要对被测单板的原理电路有一定的认识和了解,然后再明白以上这些影响信号质量的因素,才能设计更好的高速PCB。

    展开全文
  • 在工程实践基础上,对多通道异步时分电路通道串扰现象提出了可行性解决方案,同时详细地介绍了采用FPGA实现采集控制逻辑以及存储逻辑的方法,也给出了采集控制逻辑流程和存储逻辑设计流程。通过飞行试验,...
  •  为了提高数字传输系统可靠性,降低信息传输差错率,可以利用均衡技术消除码间串扰,利用增大发射功率、降低接收设备本身噪声、选择好调制方式和解调方法、加强天线方向性等措施,提高数字传输系统抗噪...
  • FPGA板子设计问题

    2021-03-24 14:10:30
    基本阻抗原则:单端走线控制阻抗为5欧姆,差分走线控制阻抗为100欧姆,一般厂家控制偏差为正负5%。 pcb走线大概分两种形式:微带传输线布局、带状传输线布局。 为了降低双带线的串扰,所有走线垂直布设,并且...

    第一次发文章,主要是记录一下自己学习的东西

    主要 关于FPGA的相关事宜

    基本阻抗的原则:单端走线控制阻抗为5欧姆,差分走线控制阻抗为100欧姆,一般厂家控制偏差为正负5%。

    pcb走线大概分两种形式:微带传输线布局、带状传输线布局。

    为了降低双带线的串扰,所有走线垂直布设,并且增大灵感信号层之间的距离,减小信号层和相邻近参考平面的距离。

    1. 在不限要求允许下,尽可能的加宽信号之间的距离;
    2. 传输线设计要使导体尽可能的靠近地平面;
    3. 尽可能的使用差分布线方法;
    4. 在有明显的耦合的地方应该在不同曾之间布设互相垂直的单端信号;
    5. 减小单端信号之间的并行走线,以较短的额并行走线布线,减小网络之间的长耦合走线。

    两个差分对信号之间的距离应该是差分对走线之间的距离的4倍以上。

    差分对走线的长度应该相同。

    避免使用多个过孔,会导致阻抗不匹配并带来寄生电感。

    不要将发送端线靠近接受端线。

     

    退耦电容(一般摆放在靠经IC电源引脚位置)

    可以将退耦电容看做成二阶模型的RLC电路(电阻电感电容)。

    在阻抗最小的点叫做电容的谐振频率,谐振频率可以用于指导为电源选择退耦电容,因为只有在这个点上退耦电容才会提供最佳的滤除感染的能力。因此一个相对宽范围内具有不同谐振频率的电容需要一起使用,以获得一个宽频率范围内的衰减,就显得非常有意义。

    使用小电容可以对高频取得显著的衰减,但需要一定的数量才能达到最佳的效果。因为较小的电容智能容纳较小量的电荷,不像大电容可以为电源提供尽可能多的能量。

    电容的摆放

    尽可能靠经FPGA的VCC,

    电容引脚到过孔的走线尽量短,

    尽可能的减小感抗回路。

    1. 尽量不要共享走线和通孔,会增加电感,并且消除了额外电容的整体有效性;
    2. 在VCC/GND引脚假如推荐的退耦电容;
    3. 退耦电容尽可能靠近器件电源和地的引脚放置;
    4. 采用较大的过孔连接电容焊盘和电源以及地平面,以减小退耦电容的电感,支持较大的电流;
    5. 过孔和电容焊盘之间使用的走线,或者将过孔靠近点肉焊盘放置。
    6. 电源引脚延申值电源平面的走线应尽可能的宽,尽可能的短,以降低串联电感,从而减小了电源平面到电源引脚的瞬时电压降,降低了地反弹的可能性。
    7. 使用表面贴低等效串联电阻电容,以减小引线的电感。
    8. 将每个地引脚或者过孔单独连接至地平面。
    展开全文
  • 无刷直流电机无位置传感器控制系统,包括功率驱动电路,反电动势过...高频干扰噪声和有用信号频带不同,可以通过在导线上增加滤波器的方法切断高频干扰噪声传播,也可以加光电隔离电路来解决。电源噪声危害最大,
  • 覆铜是PCB布线常用操作,下面总结覆铜的方法以及电源层分割的方法 PCB设计中,经常面临电源、...三,控制信号之间的串扰! 电源层和地层分割比较有技巧,通过实战练习! 转载于:https://www.cnblogs.com/fa...
  • 只有很好地控制串扰、地弹、振铃、阻抗匹配、退耦等电磁兼容因素,才能设计出成功电路。模拟电路原理在高速数字电路设计分析和应用中发挥着很大作用。本文较详细地解释了高速数字电路设计中上述电磁兼容问题...
  •  1)过冲 高速PCB设计影响信号质量5大问题 ▲过冲图 过冲带来问题是容易造成器件损坏,过冲过大也容易对周围信号造成串扰。造成过冲大原因是不匹配,消除的方法有始端串电阻或末端并阻抗(或电阻)。 2...
  • 本文主要讨论在千兆位数据传输中需考虑信号完整性设计问题,同时介绍应用PCB设计工具解决这些问题的方法,如趋肤效应和介质损耗、过孔和连接器影响、差分信号及布线考虑、电源分配及EMI控制等。  通讯与计算机...
  •  1)过冲 ▲过冲图 过冲带来问题是容易造成器件损坏,过冲过大也容易对周围信号造成串扰。造成过冲大原因是不匹配,消除的方法有始端串电阻或末端并阻抗(或电阻)。 2)毛刺 ▲毛刺图 毛刺作用在高速...
  • 显示器在3D模式下受到串扰的影响, 因此其颜色特性化精度低于2D模式, 其中LUT 方法的特性化精度可基本达到颜色视觉实验的要求, 但要实现立体显示下的颜色精确预测或控制, 还需要寻找其他更高精度的特性化方法
  • 本文主要讨论在千兆位数据传输中需考虑信号完整性设计问题,同时介绍应用PCB设计工具解决这些问题的方法,如趋肤效应和介质损耗、过孔和连接器影响、差分信号及布线考虑、电源分配及EMI控制等。  通讯与计算机...

空空如也

空空如也

1 2 3
收藏数 47
精华内容 18
关键字:

串扰的控制方法