为您推荐:
精华内容
最热下载
问答
  • 51KB weixin_38516956 2020-12-09 12:25:01
  • 329KB weixin_38578242 2021-01-20 00:17:06
  • 89KB weixin_38686267 2020-08-14 10:14:35
  • 255KB weixin_38606169 2020-12-03 12:24:22
  • 138KB weixin_38702047 2020-10-22 14:40:16
  • 1、解决容性串扰,主要加大线宽,在PCB上的布线要遵循3W原则,即两个传输线的线中心之间的距离要大于3倍的传输线的线宽。对系统中关键传输线,可以改用差分线传输以减少其它传输线对它的串扰;也可以对关键线...

    1、解决容性串扰,主要加大线宽,在PCB上的布线要遵循3W原则,即两个传输线的线中心之间的距离要大于3倍的传输线的线宽。对系统中关键传输线,可以改用差分线传输以减少其它传输线对它的串扰;也可以对关键线的中间加地线保护以减少串扰。

    2、解决感性串扰,主要减小回路面积,减小互感。例如,在芯片的电源和地之间串电容,通过电容提供回流通道,可以减少回路面积,减小互感。

    3、尽可能地减少相邻传输线间的平行距离(累积的平行距离),最好在不同层间走线。

    4、在获得相同目标特征阻抗的情况下,应该将布线层与参考平面(电源平面或地平面)间的介质层尽可能的薄,这样就加大了传输线与参考平面间的耦合度,减少相邻传输线间的耦合。

    5、相邻两层的信号层(中间没有平面层隔离)走线方向应该垂直以减少层间的串扰。

    6、在保证信号时序的情况下,尽可能选择转换速度低的元器件,这样电场与磁场的变化速度慢一点,从而降低串扰。

    7、尽量少在表层走线,因为表层线的电场耦合比中间层的要强(表层线只有一个参考平面)。

    展开全文
    DEMOK2010 2010-10-08 21:13:00
  • 1.51MB weixin_39840914 2019-07-22 23:43:20
  • 1、层叠设计与同层串扰 很多时候,串扰超标的根源就来自于层叠设计。也就是我们第一篇文章说的设计上先天不足,后面纠正起来会比较困难。讲到层叠对串扰的影响,这里有另一张图片,和上文提到的参考平面的图片...

    作者:一博科技

    1、 层叠设计与同层串扰

    很多时候,串扰超标的根源就来自于层叠设计。也就是我们第一篇文章说的设计上先天不足,后面纠正起来会比较困难。

    讲到层叠对串扰的影响,这里有另一张图片,和上文提到的参考平面的图片一脉相承。我们能看到,层间距离H是影响串扰的关键因素。当D=3H的时候,不考虑K的话,串扰大约在10%左右。这也是所谓3H原则的由来吧,我们在了解串扰之后,就需要把3W原则改为3H原则了。
     


    从上图还可以留意到,如果要减小串扰的话,可以减小H或者增大D。只不过H太小,为了控制阻抗,线宽也会相应变小,增大加工难度,或者增加了导体损耗。而增大D,当然会受到布线空间的约束。所以我们一直提倡的,PCB设计是权衡的艺术,而权衡的技巧,就来自于对理论的深入理解,以及适当的工程量化能力。
     

    2、层叠设计与层间串扰


    提到权衡,就必须讲一下现在各种规则里面提的比较多的双带线,也就是Dualstripline结构。各大公司对Dualstripline的设计都会制定非常详细的设计规则。

    以Intel的Purley平台规则为例,为了降低成本,双带线结构经常被采用,要注意层间串扰。推荐的层叠可以看到,L2~L5之间构成双带线结构,L3和L4之间的距离是10mil,而L2到L3以及L4到L5是3mil,从层叠的源头来控制层间串扰。

    具体的设计建议中,还提出用30度夹角来规避双带线结构层间串扰的方法。以及使用Jogging的方式来平衡串扰。下图就是我们针对这些不同的走线方式做的测试板。

     
    一直关注高速先生的朋友,都知道我们经常会做一些测试板来验证各种走线细节的差异。我们通过验证分析,比较有把握的结论都已经陆续在研讨会Paper以及高速先生的文章中进行分享。还有一些结论,要么是我们也还有困惑,要么就是结论还不够充分,我们还会继续深入研究。双带线的30度夹角以及Jogging走线就属于我们认为还不够充分,也还有些疑惑的Item。所以这次就不公开发表结论了

    感兴趣的朋友,或者想和高速先生一起来分析的朋友,可以在关注高速先生微信公众号(搜索:高速先生),并在后台留下具体的联系方式(姓名、公司、Email、电话等信息),我们可以把阶段性的研究成果单独发给你们,大家一起来看看现在的结论有没有问题,下一步该往哪个方向研究。

    Anyway,双带线的层间串扰是业内都关心的问题,这样的结构,层叠设计非常重要,从一开始就要做好规划。

     

    转载于:https://www.cnblogs.com/edadoc/p/6230234.html

    展开全文
    weixin_33682790 2016-12-28 17:17:00
  • 2. 电路设计中抑制串扰方法 2.1 控制高速信号线之间的间距和平行走线的长度 多个高速信号长距离平行走线时,其间距应遵循3W原则,如下图所示: 3W原则指两相邻信号线的中心间距不少于信号线宽度的3倍,当满足3W...

    1.前言

    当PCB板上走线间距较近,一条走线上传输信号时,会在邻近的走线上引起噪声,这种现象称为串扰。串扰实际上是相邻走线之间的一种能量传递现象。
    下图显示了这种串扰现象,上方的走线传输信号,无论下方的走线是否有信号在传输,其两端都会产生噪声。
    通常将产生干扰的信号线称为攻击线,被干扰的信号线称为受害线。
    在这里插入图片描述
    板上走线密度很高时串扰的影响尤其严重。
    由于线性无源系统满足叠加定理,如果受害线上有信号的传输,串扰引起的噪声会叠加在受害线的信号上,从而使其信号产生畸变。
    当串扰噪声叠加在受害信号的高低电平上时,会产生幅度噪声或影响眼图高度。
    当串扰噪声叠加在受害信号的跳变边沿位置时会产生边沿的抖动,进而影响时序或者眼图宽度。
    需要注意的时,多个攻击信号产生的噪声也满足叠加定理。所有这些串扰噪声叠加在一起,如果不加控制很可能会使信号质量严重恶化,进而影响系统功能的实现。

    2. 串扰形成的根源

    串扰形成的根源在于耦合。
    导体间通过电场和磁场发生耦合。这种耦合会把信号的一部分能量传递到邻近的导体上,从而形成噪声。

    2.1容性耦合

    我们知道导体上电压的变化会伴随着电荷的积累,电场随之形成。
    在多导体系统中,当其中一个导体电位变化并伴随着电荷积累的过程中,由于导体之间存在电场耦合,邻近导体上也会产生电荷积累。因此,导体之间存在电容,电容表征了电压变化时这两导体之间存储电荷的能力。
    回忆平行电容板的结构,两个规则平行板导体,周围填充介质就形成了一个电容器。
    对于PCB板上的情况,两条走线之间以及走线和参考平面之间也会形成电容器,如下图显示了表面微带线情况下电力线分布情况,以及3个导体间电容构成关系。
    在这里插入图片描述
    Cg表示走线和参考平面之间形成的电容
    Cm表示两条走线之间形成的电容。
    从电容的角度看,当一条走线上电压变化时,相当于电容Cm两端电压变化,电容Cm充电,邻近导体(电容的另一端)上必然也会有电流,串扰随之产生。电场耦合形成的电流称为容性耦合电流。

    走线之间的电容与走线之间的间距密切相关,下图显示了线间距不同时两条走线之间耦合电容的大小。
    可以看到,当间距增大时,耦合电容迅速减小,耦合作用急剧减弱。
    当线间距gap等于3倍线宽时,Cm大约是Cg的1%。(3W原则)
    在这里插入图片描述
    当两条走线拉开距离时,耦合电容减小,如果在两条走线之间放入另一根走线,这两条走线之间耦合电容会进一步减小。
    下图显示了3种不同配置情况下两条走线之间的互容大小。
    在这里插入图片描述
    可以看到:
    当走线之间间距gap值从1倍线宽增加到3倍线宽时,两条走线互容迅速减小为每英寸0.0256pF.
    当在两条走线之间加入一根走线后,互容进一步减小为每英寸0.0179pF.
    这种现象正是使用隔离地线抑制串扰的出发点之一。

    2.2 磁场耦合

    由于磁耦合,按照下面的逻辑顺序可以很容易理解:

    • 如果导体上存在电流,导体周围必然存在磁场,磁力线方向满足右手螺旋法则。
    • 如果导体上电流发生变化,导体周围的磁场也发生变化,即变化的电流产生变化的磁场。
    • 如果导体周围还有其他导体,变化的磁场会在该导体上产生感应电动势,进而产生感应电流(周围导体也有环路,闭合环路磁通量变化产生感应电流,而感应电流产生的磁场方向是阻止磁通量的变化,也由右手定理可判断)。

    从上面的逻辑触发,我们分析PCB板相邻走线的情况。
    如果一条走线上有数字信号传输,在信号电平跳变过程中,即信号处于跳变边沿时,走线上电压不断变化,走线上的电流也不断变化,这样在走线周围产生变化的磁场,而变化的磁场在走线上产生感应电流,这就是感性耦合电流,如下图:
    在这里插入图片描述
    感应电流的大小可以用两走线之间的互感来表征。
    两条走线间的互感和它们之间的间距密切相关。如下图显示了当两条走线之间间距不同时,走线之间的互感大小。
    在这里插入图片描述
    上图可见,走线间距越大,互感越小,耦合作用也越弱。
    拉开PCB板上走线的间距,能明显减小两条走线之间的相互干扰,增大走线的间距,是减小感性耦合的主要手段。

    3. 耦合长度

    电场耦合会产生容性耦合电流,磁场耦合会产生感性耦合电流。
    要产生容性耦合电流,需要一个变化的电压。
    要产生感性耦合电流,需要一个变化的电流。

    当信号沿PCB走线向前传播时,这个变化的电压和变化的电流在传播过程中局限在一个有限的区间内。
    信号并不是一下子就到达传输线末端,它在走线中有一个前行进的过程。信号在PCB走线上向前传播的过程类似于海浪的行进过程。浪头的前端会形成一个斜坡。
    如下图所示:
    在这里插入图片描述
    当t=0时,一个上升沿信号加载到一条走线上,信号上升时间不可能是0,因此在走线的入口处电压需要经过一段时间才能逐渐升到高电平。
    当信号加载到传输线上后就会向前传播,无论入口电压是否已经达到高电平。
    当入口处电压从0上升到高电平的这段时间内,信号已经在传输线上向前传播一段距离了。
    如果信号传播速度为V, 上升时间为Tr,当入口处电压达到高电平时,在距离入口VTr处的电压刚刚准备上升(t=0时刻刚加载到传输线入口处的信号已经传播到VTr处)。
    PCB走线上传毒为VTr的一段区间就是信号前沿在空间上的延伸。这样走线上长度为VTr的一段区间内,各点的电压都不同。随着时间的推移,这个取决也会逐渐向远方处推进。如上图,在t=t1时刻,区域2为信号边沿的空间延伸区域,在t=t2时刻,这个区间移动到了区域3。
    因此,即使走线非常长,走线上电压变化的区间(也就是电流变化区间)也只有V*Tr这么长。随着信号的前进,电压变化区间长度是不变的,只不过这个区间的位置不断前进推移。
    对于区间1,由于电压已经稳定在高电平不再变化,相当于这段的互容上加载的是一个恒定的电压,对于电容来说,电压不变就不会产生电流,因此,区域1不会产生容性耦合电流。
    对于区域4,信号电平还没开始发生变化,也不会产生电流。

    因此,如果PCB的走线长度大于信号边沿的空间延伸,那么真正能产生耦合电流的区域也只有信号前言的空间延伸这段走线。两条走线的耦合长度就是V*Tr。
    如果走线长度小于该值,那么耦合长度就是走线的长度。

    4. 容性串扰

    两条走线之间的电容是一种分布电容,我们把耦合传输线分成很多小段,每一小段使用一个集总电容替代(单位电容Cm),如下图:
    在这里插入图片描述
    对于传输线上的任意一个小段,假设长度为 Δ \Delta ΔX,互容为Cm* Δ \Delta ΔX,在信号跳变沿通过这一小段传输线的过程中,这个小电容上的电压不断变化,因此就有电流流过电容,电流可表示为:
    在这里插入图片描述
    电流流入受害线后,由于受害线两个方向上的阻抗相同(传输线特性阻抗Zo,一般50Ω),因此电流同时向两个方向流动,且大小相等。耦合电流在两个方向上都产生电压。
    与攻击信号传播方向相同的耦合电流产生的电压称为向前电压,记作Vf。
    与攻击信号传播方向相反的耦合电流产生的电压称为后向电压,记作Vb。
    在这里插入图片描述
    如上图,耦合电流可以表示为:
    在这里插入图片描述
    假设攻击信号的幅度为V0,则电压变化率可近似表示为:
    在这里插入图片描述
    代入上面式子可得:
    在这里插入图片描述
    又因为两个方向上耦合电流大小相等,所以
    在这里插入图片描述
    在Tr时间段内,这一小段上的电压持续变化,因而,攻击信号在这一小段上产生一个时间宽度近似为Tr的串扰电压波形。(如上图,假设上升斜率不变,产生的耦合电流I也不变,则I*Z0=Vf或Vb 不变,Vf或Vb类似方波)。

    从整条耦合线来看,脉宽为Tr的串扰电压波形沿着受害线向前、后两个方向传播,传播速度与攻击信号传播速度相同。前向串扰电压Vf与攻击信号同步向前传播,攻击信号持续注入电流,Vf不断积累,随着耦合线的长度增加而增加。如果耦合线长度为L,则有:
    在这里插入图片描述
    后向串扰电压传播方向与攻击信号传播方向相反,速度相同。即使耦合线长度远大于信号前沿空间延伸长度(Tr时间内信号传播的距离)时,攻击线能注入电流的时间也只有Tr/2(把攻击信号与向后串扰电压想象成两辆相距TrVp远的小车以相同朝对方开去,向后串扰电压只经过电压变化区域的一半距离,即TrVp/2),因此向后串扰电压最大值可表示为:
    在这里插入图片描述
    Vp为信号传播速度,又因为:
    在这里插入图片描述
    联合以上三个式子,并设C=Cm+Cg,则后向串扰电压可表示为
    在这里插入图片描述
    这是向后容性串扰能达到最大幅值。

    5. 感性串扰

    与容性串扰分析类似,原理图如下图所示:
    在这里插入图片描述
    因为互感引起的电压之间存在如下关系:
    在这里插入图片描述
    其中,I0为攻击信号的电流幅度,且I0=V0/Z0。对于受害线,电流是连续的,所以Vb/Z0=-Vf/Z0,代入上式得:

    在这里插入图片描述
    接下来与容性串扰分析类似,当耦合线长度L远大于信号前沿得空间延伸时,
    在这里插入图片描述
    在这里插入图片描述

    6. 近端串扰和远端串扰

    受害线上与攻击传播方向相反得一端称为近端, 受害线在近端产生得串扰称为近端串扰,记作Vnext.
    与攻击信号传播方向相同得一端称为远端, 在受害线得远端产生得串扰称为远端串扰,记作Vfext.
    下图显示了两种耦合电流得产生\流动\近端串扰和远端串扰以及它们之间得关系.
    在这里插入图片描述
    攻击信号入射得同时,受害线上就会产生耦合电流,因此受害线得近端串扰在攻击信号入射的瞬间就会发生,耦合电流向前流动的分量则刚刚开始起步,因此受害线的远端感受不到这个噪声.如下图:
    在这里插入图片描述
    攻击信号向前传播过程中,随着前沿不断移动,不断耦合出串扰电流.向后串扰电流引起的噪声由于时刻不同,就会像接力一样向受害线近端传播. 而向前串扰电流引起的串扰噪声与攻击向后同步向远端传播.不同时刻产生的串扰电压会逐渐积累起来,幅度不断增加,如下图显示了攻击向后尚未到达末端的串扰.

    在这里插入图片描述
    当攻击信号到达末端时,如下图,远端串扰噪声也同时达到受害线的末端,并仅仅持续一个Tr便消失.
    在这里插入图片描述
    而此时后向耦合电流产生的噪声刚刚产生,还需要一个传输线的延迟才能传回受害线的近端.

    在这里插入图片描述
    因此,近端串扰表现为幅度不高但时间上展宽的宽脉冲.脉冲宽度为传输线的往返时间延迟加上信号上升时间Tr.
    远端串扰噪声则呈现为宽度很窄但幅度很高的窄脉冲.如下图(近端串扰跟远端串扰电流方向不同,以近端串扰为正,则远端串扰为负, 以GND为参考点.)
    在这里插入图片描述

    6.1 近端串扰的饱和

    近端串扰电压的波形和耦合线的长度有关。综合考虑容性串扰和感性串扰,则有一小段耦合区域产生的后向串扰噪声可表示为:
    在这里插入图片描述
    当耦合区域小于1/2信号前沿的空间延伸时,信号的往返时间延迟小于Tr。这种情况下,攻击信号到达末端时产生的后向串扰噪声传回到近端后,整个耦合区域中个点的电压仍然处于不断变化的过程,串扰电流还没达到最大值。
    近端串扰噪声幅度也达不到最大值。
    由于耦合区域有限,耦合到受害线的能量受限,串扰噪声的幅度和总的耦合长度有关,耦合长度越长,串扰噪声幅度越大。
    当耦合区域大于1/2信号前沿的空间延伸时,信号的往返时间延迟大于Tr。攻击信号在末端产生的后向串扰噪声传回到近端时,靠近驱动器的区段上的电压已经不再改变,所以不再产生耦合电流,近端串扰幅度能达到最大值,不再随耦合线长度增加而增大,而是时间上展宽,这种现象称为串扰饱和,饱和值为:

    在这里插入图片描述
    一般地,串扰地饱和长度为:
    在这里插入图片描述
    线间距(gap)对饱和串扰量地影响
    下图显示了相同条件不同线间距情况下,表层走线与内层走线串扰量情况
    在这里插入图片描述
    可以看出:

    • 线间距越大,近端串扰地饱和值越小,gap值为2W时,近端串扰量约为入射信号幅度地2%。增加走线间距能明显减小串扰。
    • 在gap值很小时,比如1W、2W情况下,内层走线地近端串扰比表层稍大,而gap值进一步增大时内层走线近端串扰小于表层。

    多条攻击线情况
    对于任意一条走线,周围所有信号线都是攻击线。受害线上总地串扰近似等于各个攻击线产生串扰噪声的叠加。
    在这里插入图片描述
    这种情况下,当攻击线数目增加,串扰量增加,但攻击线数目增加到一定数目后串扰量几乎不再增加。
    这是因为:

    1. 攻击线越多,外层的攻击线距离受害线越远。
    2. 距离越远,耦合越弱,当距离很远时耦合效应极其微小,几乎消失。

    6.2 远端串扰的饱和

    对于远端串扰特性的分析,从对两种耦合的分析可知,远端串扰可以表示为:
    在这里插入图片描述
    又公式看似乎耦合线长度(L)越长,远端串扰越大,但实际上远端串扰也会饱和。
    下图显示了攻击信号上升时间为200ps,线宽为6mil,间距为6mil,50Ω阻抗控制的两条表层走线之间的不同耦合长度的远端串扰,当冰雪长度达到25inch时,远端串扰幅度达到最大值,就算走线耦合长度继续增加,串扰幅度不再增加,仅仅是串扰脉冲时间上的展宽。着就是远端串扰的饱和现象。
    在这里插入图片描述

    影响远端串扰饱和长度的因素:

    1. 攻击信号上升的时间越短,远端串扰饱和长度就越小。(如下图上升沿时间由200ps改100ps,15inch就饱和)
    2. 耦合线间距越大,饱和长度越大
      在这里插入图片描述
      远端串扰具有以下特性:
    1. 表层走线有远端串扰,内层走线之间可近似认为不存在远端串扰
      2)远端串扰也会饱和,饱和串扰量为攻击信号幅度的一半,即50%
      3)远端串扰的饱和长度一般很大,远大于近端串扰的饱和长度。
    2. 远端串扰饱和长度与信号上升时间、耦合线间距等因素有关。

    7. 边沿耦合与宽边耦合的串扰

    如果两条走线位于同一层,由于耦合两条线之间会存在串扰。
    如果PCB层叠中有相邻的信号层,那么同样存在耦合,走线之间也会存在串扰。
    同层走线之间的耦合为边沿耦合,不同层之间的耦合称为宽边耦合。
    在这里插入图片描述
    和边沿耦合相比,宽边耦合产生的串扰要大得多。
    在这里插入图片描述
    对于不同层的走线,当两条走线相互错开时,串扰同样逐渐减小。
    下图显示了相互错开距离不同时,近端串扰的大小。
    在这里插入图片描述
    在设计层叠结构时,如果让信号层相邻,布线的时候很容易使两信号层的走线互相重叠,串扰会很难控制。

    8. 影响串扰的因素

    耦合长度、线间距、信号上升时间、介质厚度、介电常数等都会影响串扰噪声的大小。

    8.1 信号上升时间的影响

    信号上升时间的影响需要分两种情况区别对待:串扰未饱和、串扰达到饱和。
    首先看近端串扰情况。
    未饱和情况下,近端串扰噪声:
    在这里插入图片描述
    可看出,上升时间Tr越小,串扰噪声越大。
    下图显示了近端串扰随上升时间减小而增大(两种上升时间情况下,近端串扰均未饱和)
    在这里插入图片描述

    但串扰发生饱和时,近端串扰最大值为:
    在这里插入图片描述
    可以看出饱和量和信号上升时间无关。如下图。
    近端串扰的饱和值之和传输线横截面的几何结构有关,而与攻击信号的情况无关。
    在这里插入图片描述
    远端串扰和近端串扰情况类似,
    在没饱和情况下,串扰量随上升时间的减小而增大。如下图。
    当远端串扰发生饱和时,饱和值近似于攻击信号幅度的一半,与信号上升时间无关。
    通常情况下,走线耦合长度很难达到远端串扰饱和的条件,因此,通常情况下,远端串扰随上升时间减小而增大。
    在这里插入图片描述
    补充:
    需要说明的是,对于信号边沿速率,下降沿速率一般要高于上升沿。其原因在于,CMOS器件的输出端一般由NMOS和PMOS互补地搭建而成,输出信号上升沿,即电平由低变高时,NMOS关断PMOS导通,反之,在输出信号地下降沿,NMOS导通而PMOS关断,由于NMOS比PMOS导通地速度更快,因此信号地下降沿速率一般高于上升沿。从这点来看,信号地下降沿更容易出现信号完整性问题。

    8.2 介质厚度的影响

    介质厚度会改变传输线之间的耦合情况,因此也会影响串扰。
    通常电路板上走线都是50Ω控制线,线宽不同时,为了控制阻抗,介质厚度也会不同。线宽越大,介质厚度也越大。
    介质厚度越大,串扰也越大
    在阻抗控制情况下,走线距离参考平面越远,两条走线之间的耦合越强,串扰越大。
    下图显示了层叠厚度和串扰波形的关系,a为近端串扰,b为远端串扰。
    在这里插入图片描述
    对于阻抗控制线,线宽越宽,介质越厚,线间距固定情况下,串扰越大。

    8.3 介电常数Er的影响

    介电常数本身并不能减小串扰,但是为了阻抗控制,使用小介电常数的板材时,必须减小层叠的厚度,而串扰对层叠厚度很敏感,因此间接地减小了串扰。

    9. 串扰对信号的影响

    串扰对于信号的影响主要表现在两个方面:边沿的抖动和幅度上的噪声。
    这两方面的影响主要是因为攻击信号和受害信号相位关系而产生的。
    在这里插入图片描述
    当两信号的相位差为0或很小情况下,由于串扰的影响,受害信号上升沿发生变化。
    当攻击信号与受害信号同相位时,类似上图a情况,受害信号的上升沿被向后推迟。
    当两信号之间有很小的相位差时,串扰噪声仍然能影响到受害信号的上升沿,并引起上升沿畸变,被干扰的时间段内的波形向后延迟。
    在这里插入图片描述
    当两信号相位差进一步增加,如上如c情况。攻击信号上升沿对齐到受害信号高电平的中点附近,此时受害信号的边沿可能不受影响,而只是幅度上叠加了一个串扰噪声。如下图

    在这里插入图片描述
    大多数情况下,互相干扰的信号之间相位关系具有随机性,因此串扰产生的两个方面影响会同时表现出来。

    10. 串扰与时序

    串扰噪声可能引起信号边沿到达时间的延迟,也有可能使信号边沿提前到达,这取决于串扰噪声的跳变方向与信号的跳变方向是否一致。
    当串扰噪声的跳变方向和信号的跳变方向相反时,串扰会使信号边沿延迟到达。
    当串扰噪声的跳变方向和信号的跳变方向相同时,串扰会使信号边沿提前到达。
    对于表层走线来说,
    如果攻击信号与受害信号同相,即同时同方向跳变(偶模工作状态),那么攻击信号产生的远端串扰噪声和受害信号的跳变方向相反,受害信号延迟到达。
    如果攻击信号和受害信号反相,即同时反方向跳变(奇模工作状态),那么攻击信号产生的远端串扰噪声和受害信号的跳变方向相同,受害信号提前到达。
    其他工作状态下受害信号的边沿位置基本都落在奇模和偶模这两种情况覆盖的时间范围内。
    在这里插入图片描述
    对于表层走线,远端串扰的影响更为严重,因此会更关注同向传播信号之间的远端串扰。
    当传播方向相反的信号相邻时,主要关注近端串扰的影响。
    对于内层走线,远端串扰近似为0。

    11. 蛇形走线与信号的延迟

    如下图蛇形走线一段,
    在这里插入图片描述
    在信号进入绕线区域的A点瞬间,由于两条直的线段之间存在耦合,B点开出现串扰噪声,这是一种近端串扰,串扰的跳变方向和信号的跳变方向相同。
    随着信号在左侧垂直线段向上传播,B点持续产生串扰噪声,当信号沿着绕线路径到达B点时,信号和这个串扰噪声叠加,由于跳变方向相同,噪声的叠加使得信号的上升沿个点电位被不同程度地抬高,从时间轴上看,信号似乎提前到达B点。
    在这里插入图片描述
    既然造成信号加速地原因是绕线区域地串扰,那么只要能最大限度地减小这种串扰,就不会对信号地延迟造成太大地影响。
    根据串扰地特性,间距越大(gap),串扰越小,耦合长度越小(H),串扰越小。
    在这里插入图片描述
    如果空间允许,还可以使用下图这种绕线方式
    在这里插入图片描述
    可以进一步减小串扰地影响,由于蛇形走线地突起部分没有平行线,耦合作用被进一步减弱,串扰进一步减小。

    12. 保护地线

    保护地线是指在两个信号线之间插入的一根网络为GND的走线,用于将两个信号隔离开,地线两端打GND过孔和GND平面相连,如下图,有时敏感信号的两侧都放置保护地线。

    在这里插入图片描述
    想要加入保护地线,首先必须把两信号线的间距拉开到足以容纳一根保护底线的空间,由于拉开了信号间距,即使不加入地线,串扰也会减少,下图显示了三种情况下的远端串扰情况。
    在这里插入图片描述
    对于低频模拟信号之间的隔离,保护地线的确有用。但如果需要隔离的是数字信号,情况会有所不同。
    在这里插入图片描述
    可以看出,相比case2,插入保护地线,不但没有起到进一步减小串扰的作用,反而增大了串扰噪声。
    拉开走线间距是最有效的方法。
    保护地想要起到应有的隔离作用,需要在地线上添加很多GND过孔,过孔间距应小于信号中最高频率成分对应的波长的1/10。
    在这里插入图片描述

    13. 端接与串扰

    对数字信号进行适当的端接也可以有效减小串扰。
    一方面,如果没有匹配端接,向后传播的串扰信号到达受害线的近端时,由于受害线驱动器输出阻抗小于传输线阻抗,串扰信号在近端发生负反射,反射向后远端传播。
    由于输入端输入阻抗很高,相当于开路,反射的串扰噪声到达受害线接收端发生正反射,反射波又向近端传播,如此周而复始,直至幅度衰减为0。

    另一方面,由于没有端接,攻击信号满幅传播到末端后,由于全反射,产生一个幅度很高的反射信号向回传播,这个反射回来的信号在受害线中也会产生串扰噪声,攻击信号的每次反射都会在受害线中产生串扰,直至反射波逐渐衰减为0。
    所以,减少反射能间接地减少串扰。

    14. 减小串扰的常用方法

    下面列出了可以减小串扰的一些措施,这些措施中最常用也是最重要的就是增加走线之间的间距,如果布线空间允许,尽量加大走线间距。其他方法可以作为辅助措施。
    1)增大走线间距
    2)最小化信号线间的平行长度。
    3)做好匹配端接,减小串扰噪声的反射
    4)相邻的信号层,走线彼此正交。
    5)在内层布线,以消除远端串扰。
    6)在满足时序要求的前提下,增大信号的上升时间
    7)个别特殊信号可使用保护地线。
    8)高速数字信号谨慎使用保护地线
    9) 阻抗控制情况下,使用小介电常数的板材


    整理自《信号完整性揭秘》

    展开全文
    sinat_15677011 2020-03-29 17:39:29
  • 5.25MB weixin_38516804 2021-02-04 23:40:37
  • Abstract:串扰是SI设计中较为重要的一个概念,如何在产品设计中保持信号在传递过程中不会受到周围信号的影响,同时不会影响到其它信号线,是确保产品顺利通过测试的关键。串扰的产生,主要是由于相邻传输线间的互...

    转自:http://www.elecfans.com/d/739672.html

     

    Abstract:串扰是SI设计中较为重要的一个概念,如何在产品设计中保持信号在传递过程中不会受到周围信号的影响,同时不会影响到其它信号线,是确保产品顺利通过测试的关键。串扰的产生,主要是由于相邻传输线间的互电容(Mutual Capacitance)和互电感(Mutual Inductance),这些分布参数使信号在传递过程中将自身携带的电压电流信息部分耦合到相邻的受扰线(Victim line)上。目前常用的抑制串扰的手段,均是采用降低线间的分布参数的原理。如简单的拉开线间距(常见的3W原则)、加防护线、防护地孔等;对于线束间存在的串扰,通常会通过双绞、屏蔽等方式降低串扰幅值。本文将详细介绍这几种常见措施的效果及差异,希望通过不同角度的分析,让读者了解产品设计中的一些方法。

    目录

    Crosstalk

    1、近端串扰和远端串扰

    2、串扰模型的建立

    3、耦合长度对串扰的影响(多重crosstalk)

    4、间距变化对串扰的影响(3W原则由来)

    5、防护地线对串扰的影响(Guard Trace Effect)

    6、防护过孔对串扰的影响

    7、Minimization of Crosstalk

    8、ANSYS串扰检查模块

    9、线缆间的串扰

    参考

    1、近端串扰和远端串扰

    串扰是由一条线到另一条线的能量耦合引起的,耦合的方式主要分为电场(electric field)和磁场(magnetic field)。由于走线之间存在着互容(Mutual capacitance)和互感(Mutual inductance),一条走线上的AC信号便会从这些分布的互容和互感传递到另一根被扰线(victim net)上。

    Fig1. Mutual Capacitance and Mutual Inductance

    1.1  互感

    互感通过磁场将噪声电流从一条驱动线引导到相邻的被扰线上,驱动线产生的磁力线穿过被扰线上,行成感应电流。

    Fig2.Mutual Capacitance

    1.2  互容

    是两导体间通过电场耦合,驱动线上的时变电压信号通过互容在被扰线上引起感应电压。

    Fig3.Mutual Inductance

    1.3 近端串扰和远端串扰

    如图1所示,现实中为了测量串扰幅值,会分别测受扰线两端的噪声情况,为了区分这两个末端,把距离源端最近的一端称为“近端”,而远离源端最远的一端称为“远端”。这两端也可以用信号传输的方向来定义,即远端是信号传输方向的“前方”,近端是信号传输方向的“后方”。在受扰线(victim line)上耦合的噪声分为电流噪声和电压噪声。下图为耦合在victimline上噪声电流的示意图,NEXT近端耦合电流为互感耦合电流与互容耦合电流的和,相反,FEXT远端耦合电流为互感耦合电流与互容耦合电流的差。

    Fig4. Coupled Currents

    下图为电压耦合示意图,从图4中可知,近端串扰为互容和互感电流之和,所以近端串扰的电压幅值总是正的。而远端串扰为互容和互感电流之差,所以远端串扰不总是负的。其中原因有两个:

    Lm的电流大于Cm电流情况

    远端为开路的情况下

    Fig5电压耦合示意图

    近端和远端耦合电压的描述,下图吴瑞北老师的课件中给出了三种情况下,近端和远端的串扰模型及相应的计算公式。从中可以看出,近端耦合噪声幅值仅与微带线分布参数和驱动电压有关,当耦合微带线截面尺寸和驱动电压电平确定,其幅值便可以确定。而远端耦合噪声的幅值,不仅与微带线分布参数和驱动电压相关,还受时延与驱动波形上升沿时间相关。

    Driver pluse在quiteline近端造成一个较长的耦合信号,该信号开始于0时刻,持续时间为2Td,近端串扰信号随着驱动器上升边沿逐步上升,当信号前沿传输了一定长度后,近端的电流将达到一个稳定值不再增加,该长度称为饱和长度。传输线饱和长度Len为:

    其中为信号上升时间,v为信号在driver line中的传输速度。

    Fig6  NEXT和FEXT波形及幅值计算

    2、串扰模型的建立

    因为现实中不存在理想传输线,所以无法实现理想情况下的阻抗匹配,因此可以说反射无处不在。反射的存在,使串扰的分析变得复杂。因此为了降低其影响,需要对所建立的模型进行阻抗设计,尽量降低反射的幅值。

    2.1 采用ANSYSMicrostrip-CPL工具进行特征阻抗设计

    如图1所示,建立端口特征阻抗为49.93Ω的耦合微带线,线宽为0.25mm,距离GND平面高度为0.14mm,介电常数为4.4,长度为50mm。

    Fig7.特征阻抗为49.93Ω的耦合微带线参数

    根据前面参数在designer中建立仿真模型,2号微带线为driver line,1号线为victimline,Vo为输出电压,NEXT为近端串扰电压,FEXT为远端串扰电压。

    Fig8.耦合微带线仿真模型

    Driver line上驱动信号波形为,电压幅值1V,TR=20ps,TF=20ps,PW=200ps的单脉冲方波。图3为VO端的输出波形,从中可以看出几点,首先传输线产生了18mV的压降。其次,m3-m4间有9.5mV的凸起,这个是脉冲的二次反射,三次以上的反射因为幅值太小已经无法观察到。

    Fig9.VO端输出波形

    2.2 Delay-time

    图3的结果中可以看出,信号在该耦合微带线上的传输时延约为297ps,这里用Polar验证一下不同软件算出的传输线时延是否吻合。选择Edge-Coupled Coated Microstrip 1B计算模型,如图4所示,可以看出Delay-time结果为5.938ps/mm,乘上微带线长度50mm,总的时延为5.938*50=296.9ps,与图3的结果完全吻合。

    Fig10.同样参数下Polar计算出的阻抗和时延结果

    2.3 近端串扰NEXT和远端串扰FEXT

    从图2中可以看出,Victim line与Driver line同样进行了阻抗匹配。图5中可以看出近端和远端接收到的波形情况,由于幅值较小,这里分别对NEXT曲线乘25倍,对FEXT乘2倍处理,以便观察。结果中可以看出,近端串扰幅值为4mV,远端串扰幅值为93mV。

    观察NEXT波形,可以看出波形从0s开始上升,这是由于Victim line近端可以第一时间接受到来自Driver line的噪声信号,在这段时间内,波形还未到达传输线末端,认为FEXT端开路,NEXT端为短路,ICM+ILM为正,所以其电压幅值为正。而当过了594ps后,NEXT端迎来了FEXT端传过来的二次反射,这时从FEXT端看进去的情况刚好相反,所以电压波形为负。

    观察FEXT波形,可以看出波形从297ps时开始下降,这时Driver line电压波形刚好开始上升,此时传输线末端为短路,近端是开路,ICM-ILM为负,所以接收到的电压波形为负值,当时间在320ps~520ps时,由于不存在dV/dt,所以没有感应电压产生。当Driver line电压波形下降时,FEXT端接收到相反的dV/dt,所以电压波形为正。

    Fig11.NEXT和FEXT与VO的电压波形

    3、耦合长度对串扰的影响(多重crosstalk)

    沿用第二节中微带线的参数,其中线间距SP设置为0.25mm,微带线长度设为L,sweepL 10mm~150mm per 10mm,查看三个电压波形。

    3.1、疑问?

    通常我们认为远端串扰宽度与pluse的上升沿和下降沿时间相等,均为Tr不变(20ps),而且随着耦合长度增加,远端串扰的幅值也应该随之增加。但下图中可以看出,随着平行走线超过50mm,FEXT的大小却呈现饱和(476.7mV),并且pluse宽度增加(>20ps),这是为何?

    Fig12FEXT端电压波形

    3.2、原因分析

    为了找出FEXT随着耦合线增加,其感应pulse的高度却在某长度不再增加的原因,我们观察一下Vo随着耦合线长增加的波形变化,如下图所示,physical length 50mm以上(含)时,Vo的rising/falling在一半高度开始有变化。 

    Fig13Vo端电压波形

    假设:activeline上的pulse Vi对quiet line感应的FEXT电压又返回来对原active line上正在传递的该pulse信号产生影响,即第一次的FEXT对active line产生二次耦合(FEXT)。那这个问题不管怎么调active line或quiet line上的终端电阻都没有用,唯有拉开space或将stack-up变薄以降低crosstalkeffect才有效。

    那么,实际上是否如假设说的一样呢?下图采用传输线模型描述了微带线间的耦合原理,我们用特征阻抗Z来代替复杂的分布电容和分布电感参数,可以看出active line与quiet line组成的微带线系统,其共模阻抗为50,差模阻抗约为100。在微带线长度为无限长时,认为其为完全耦合,此时,电路模型采用集总参数描述,分配到quiet line末端电压的幅值恰好为active line的1/2,这也就解释了为何FEXT端饱和电压幅值约为Vo的1/2。

    Fig14采用传输线理论描述的耦合微带线模型

    因为耦合微带线采用的是传输线模型计算,不能单纯的以集总参数描述它们之间的行为。下面建立多节传输线模型,研究信号在传输中的变化过程。微带线截面参数与上面保持一致,单节模型长度为20mm,总长度100mm。

    Fig15传输线上信号变化过程

    下图为每节active line输出波形与quiet line感应波形,从中可以发现,输出波形随着出,随着长度增加,波形上升沿和下降沿时间加长,横电平时间几乎不变。按照理想传输线中信号传输速度来看(下式),速度仅与介质有关,与频率无关。所以这种变化是不该出现的。                           

    实际有耗传输线中会产生色散,因此上升沿与下降沿中对应的高频成分,会随着传输距离的增加,产生比低频成分更多的衰减。所以,随着传输距离的增加,上升沿和下降沿会趋于平缓。因为这里采用单个矩形波脉冲信号,当信号为连续脉冲时,退化的边沿会与后续的波形叠加,此时,信号的宽度不变,叠加会导致更严重的震荡产生,导致信号波形恶化。

    Fig16单节传输线上的波形分布  

    仔细观察图16,可以看到NEXT端波形为正,而V1波形为负,V1是否存在一个临界值?答案是否定的,当信号开始进入active line,quiet line上便会第一时间感应出负电压,随着距离增加,负电压持续时间增加。当信号传递到传输线饱和长度时,负电压持续时间开始与信号上升沿时间相等。下面我们验证该结论,采用SI9000计算信号时延为5.745ps/mm,时延与传输速度呈倒数关系。所以传输线的饱和长度为:

    Fig17耦合微带线模型的时延

    当把第一节传输线模型长度调整为3.48mm时,V1端电压波形在负电平时间恰好为20ps,第一章中指出,饱和长度的定义为近端串扰电流达到稳定值对应的长度,这里延伸到远端,也指远端电压持续时间达到与上升沿时间相等,且不再增加的长度。

    Fig18饱和长度位置下的耦合电压波形

    3.3、二次反射的情况

    查看3.1节中NEXT端波形情况,可以看出只有当传输线长度为10mm时,电压波形宽度是小于20mm以上情况的。由3.2节可知,传输线时延为5.745ps/mm,当长度为10mm时,耦合波形时间长度为57.45ps。而结果中m1~m2对应的时间为117ps,这是为什么呢?

    随着传输线长度的增加,二次反射回来的波形出现了明显的塌陷,这种情况产生的原因与3.2节中FEXT情况是一样的。

    Fig19NEXT端电压波形随长度变化情况

    Fig20NEXT端电压波形和active line输入波形

    3.4、active line和quiet line参数调节

    在3.1的基础上,同样的仿真参数再跑一次,但把active line与quiet line的距离由0.25mm修改为0.75mm,我们发现NEXT、FEXT都变小,且当physical length增加到160mm时,FEXT才开始饱和,也就是160mm的平行耦合长度,第一次的FEXT感应电压才会影响原active line上正在传递的pulse信号。

    Fig21拉开距离后的输出电压波形

    4、间距变化对串扰的影响(3W原则由来)

    在第二节中,仿真模型默认间距S为1mm,线宽W为0.25mm,这里我们调节线间距S,以0.25mm为倍数,S的值从1W增加到5W,查看受扰线上NEXT和FEXT串扰幅值的变化规律。从图6和图7和图8中可以看出,随着间距增加,NEXT和FEXT端串扰电压幅值先是快速下降,随着S继续增加,下降趋势放缓。

    Fig22.NEXT端串扰幅值随S变化情况

    Fig23.FEXT端串扰幅值随S变化情况

    我们所熟知的crosstalk 3W rule一般是指:在特性阻抗50Ω下的传输线,保持3W的间距是安全的。对于特性阻抗高于50Ω的情况,3W的间距往往是不够的。

    Fig24.Victim line随S增加,两端接收到的crosstalk电压走势

    下面是Montrose 在《Printed Circuit Board Design Techniquesfor EMCCompliance》一书中对3W原则的描写

    5、防护地线对串扰的影响(Guard Trace Effect)

    从PCB设计的角度讲,敏感信号线间除了需要保持一定的距离,往往在设计时会考虑加入防护地线,进一步保护走线不被影响。防护线的作用主要是引入低阻抗边界,将信号线上发射出来的电力线引入到地回路。下面用ANSYS对防护线进行仿真,查看其对串扰的影响。

    Fig25.With/withoutguard trace

    5.1固定线宽下,防护地线的影响

    下图走线线宽7mils、线距7mils(走线边缘到边缘)、过孔直径5mils、ground guard trace线宽10mils、线长50mm,板厚1.6mm;分别是走线不伴随地线、两条走线伴随一条地线、四条走线伴随一条地线。

    5.1.1 两条线穿插一条地线

    图26中所示模型,走线编号从上到下分别为T01~T09,每条trace的左侧为L端口,右侧为R端口,图27为每条trace的S21参数。 

    Fig26. 两条线穿插一条地线

    Fig27. S-parameters for S21

    Fig28.TDR results

    T03~T08是一样的结构,S21应该都差不多,从此例的模拟结果来看,SIwave的精度大概到25GHz,而Ansoft当时给出的官方说法是SIwave适用于DC~50GHz。

    5.1.2四条线穿插一条地线

    Fig29.四条线穿插一条地线

    Fig30.S-parameters for S21

    Fig31.TDR results

    只要有伴随地线,不管是两条线穿插一条地线,或是四条线穿插一条地线,S21在20GHz以内表现都差不多(1dB)。但如果没有伴随地线,在1GHz就可以看出差异,S参数特性差很多。

    没有伴随地线的信号,特征阻抗明显大很多(T01,T02=111Ω),而只要有伴随地线,不管是两条线穿插一条地线,或是四条线穿插一条地线,特征阻抗会在84~90Ω之间。这里的地线为10mil,并不是很宽,via间距为17mm。

    5.2 防护地线线宽的影响

    如下图所示,建立特征阻抗为50Ω的微带线模型,线宽为14mil,介质厚度8mil,介电常数4.4,走线长度为1975mil,两根信号线间有一根可变宽度的伴随地线,地线通过两端接地。查看随地线宽度的变化,受扰线上噪声波形的变化情况。伴随地线初始宽度为5mil,每次增加宽度为2mil。  

    Fig32.两根走线间的伴随地线 

    6、防护过孔对串扰的影响

    PCB中过孔的设计是多数人容易忽略的环节,过孔的设计直接影响到诸多参数,对于电源平面过孔,会直接影响到电源网络的压降,分布参数,改变电源网络谐振特性;对于信号部分,过孔的引入会对信号的完整性造成影响;当用作板上各层GND间的连接时,过孔直接影响GND平面噪声电流的分布,关系到信号回路面积的大小。

    盧俊郎等在《The Via'sEffects on PCB Traces》一文中对于过孔效应的分析中提到以下几点:

    对于同一过孔而言,数学过孔模型比实际过孔测量的电容效应大,且过孔的电容效应与电感效应相比,以电容效应为主。

    走线上第一个过孔对阻抗不连续的影响最大,随着过孔数的增加,过孔电容效应增加不明显。这是因为过孔与传输线会带来高频信号损耗,所以分析仪器所测量到的效应也递减。

    厚度越薄的PCB,过孔电容效应越小(电感效应也会越小)。

    过孔的电容效应,对微带线与带状线的影响差别不大。

    线宽大于或等于过孔直径时,过孔所形成的阻抗不连续性几乎消失,此时的过孔效应很小。

    以过孔换层走不同层时,若是能参考同一地平面,过孔的电容效应较小(电感效应也会越小),换层所引起的阻抗不连续性较轻。

    李丽平等在《防护线减小微带线间串扰的FDTD分析》一文中提出,只要:(1)添加有接地过孔的防护线并使过孔间距小于信号在Tr/2(Tr:传输信号的上升时间)时段内的传输距离;(2)在满足线间距布线规则的前提下,将防护线适当加宽而又维持三条线(防护线和两条微带线)中两两之间的中心距不变,就能有效减小线间的远端和近端串扰。

    按照5.2节模型,在中间防护GND走线上每隔250mil放置一个GND过孔,如下图所示。

    Fig33.带有GND孔的防护地线

    采用SI9000计算得到单线阻抗为144.22Ω,因为伴随GND的缘故,实际用siwave计算得到TDR阻抗为110.19Ω。该走线时延为140.247ps/in。为满足孔间距小于Tr/2,RT须大于70ps。

    Fig34.走线特征阻抗与时延

    我们将RT时间分别设置为40ps、70ps、100ps,查看victim line上串扰电压幅值的变化,如下图所示。可以看出,上升沿时间的变化,对于近端串扰电平的影响不大,主要影响远端串扰电平。Tr/2大于孔间距的定义是处于对远端串扰防护的设计要求。当Tr时间不变,改变过孔间距的情况会得出相同的结论,感兴趣的读者可以自己去计算一下。

    Fig35.不同Tr下的串扰电压波形

    注意:高速信号过孔间也会存在串扰,对于板厚较厚的PCB来说,以3mm单板为例,一个通孔在PCB板厚方向上的长度可以达到将近118mil。如果PCB上扇出过孔间距较小,如BGA封装的IC,其扇出过孔间距只有几十mil。这时,过孔间垂直方向并行距离大于水平方向间距,就需要考虑高速信号过空间串扰问题。高速PCB设计时应该尽可能最小化过孔根长度,以减小对信号的影响。对此感兴趣的读者可以去TI论坛中查看《高速差分过孔之间的串扰分析》一文。

    7、Minimizationof Crosstalk

    7.1吴瑞北的设计方法

    在Crosstalk_App一文中列举了降低串扰的集中设计方法,分别如下

    • 在布线允许的前提下,尽可能增加S,降低H;

    • 关键的信号线,如系统时钟,采用差分布线;

    • 在有显著耦合的层间使用正交布线;

    • 如果条件允许,尽可能采用带状线而不是微带线;

    • 信号线间并行长度控制在最小;

    • 在PCB板上减小元件间走线的拥挤;

    • Use slower edge rates with caution.

    • Use genius layout design, say Tx-line interpose.

    7.2 Y.-S. Cheng, W.-D. Guo等的观点

    他们在“Enhancedmicrostrip guard trace for ringing noise suppression using a dielectricsuperstrate”一文中提出,通过调整阻焊层厚度和介电常数,可以达到抑制串扰的效果。参考图6中远端串扰幅值的公式,可以发现,当阻焊层介电常数与厚度为某一特定值时,远端串扰将会消失。

    Fig36.Novel Guard Trace Design

    8、ANSYS串扰检查模块

    ANSYS SIwave中提供了CrosstalkScan串扰分析模块,分别有时域和频域选项,可对单线/差分线进行串扰的快速分析,图33中以某PCB为例,图中箭头位置为U1的晶振X2,时钟走线XTALIN与信号线A_HSYNC_DAC1有一段较长距离的平行走线,需要评估时钟走线对信号线的影响。

    Fig37.SIwave仿真某PCB示例

    8.1 参数设置

    查看芯片手册和原理图,可以得知A_HSYNC_DAC1信号为RGB输出信号,电平为1.8V,速率为400MHz,XTALIN信号电平同样为1.8V,速率为27MHz。查规格书中DAC信号上升时间为0.58ns~1.7ns取1ns,DAC信号为查分形式,差分阻抗为75R,对地阻抗为37.5R。XTALIN信号上升时间在15pF负载下为4ns,这里为12pF,将其设置为3ns。

    Fig38.信号参数

    进行仿真前,将精度调制合适水平,crosstalk收敛精度调整为-60db,求解频率调高到20GHz,然后选择Time domain时域仿真,将信号对应的参数填入两根走线的信号定义中,选择launch开始仿真。

    Fig39.参数设置

    不到半分钟后仿真结束,查看FEXTt和NEXT端各自耦合到的电压波形,如下图所示,从结果可知,A_HSYNC_DAC1在XTALIN线上产生的NEXT耦合噪声最高,约为0.001V。一般信号走线中串扰电平的安全阈值约为信号电平的5%,因此这两根走线在布线上认为是OK的。

    Fig40.crosstalkresult

    结果中不仅提供了信号线上耦合的波形,而且有峰值柱形图及FEXT/NEXT时域耦合峰值位置,从耦合结构图中可以直观的看到走线中耦合较严重的部位。从下图中可以看出,平行走线中局部耦合较为严重,当结果超过安全阈值时,就需要对其进行处理。

    Fig41.Peak Voltage and Time Domain Crosstalk Max Voltages results

    因为走线整体布局已经确定,这里选择在线间加部分伴随GND走线,当优化后再次进行仿真后,可以看出,原先位置的电平已经降下来了。

    Fig42.Peak Voltage and Time Domain Crosstalk Max Voltages results

    8.2 优化

    采用S参数模型仿真时域串扰,因为Time Domain Crosstalk功能并非基于精确的S参数求解,所以为了清晰的认识优化前后的对比,这里用S参数模型,在circuit design内创建串扰电路模型。优化前后的串扰波形如下图所示(_2为初始,_1为优化后)。可以看出,优化后正向电压增加,负向电压减小,整体平缓,但是优化后并未有较为明显的变化,是否可以认为防护线没有作用呢?

    Fig43.Results of crosstalk

    注意:这里对比不明显的原因在于,第六章中提到防护地孔与信号上升沿之间的关系,实际电路中信号Tr是不变的,多数情况下也不允许添加电容增加Tr时间,对于这种情况,只能尽可能保证线间距大于3W。

    9、线缆间的串扰

    线缆的设计在EMC设计中,常常会忽略线缆间的串扰。然而实际情况是,有相当一部分产品的设计缺陷来自于线缆间的串扰,这类问题多来自军品、医疗、汽车等标准规范要求严格,结构复杂,存在诸多互连线缆的产品上。

    相邻导线间的串扰既可以是由互电容产生的电场耦合引起的,也可以是由互电感产生的磁场耦合引起的,第三种形式的耦合是通过共阻抗引起的。

    当遇到线缆接口数据传输错误的情况,未必一定是串扰造成的,还有一种可能是由于线路与负载阻抗不匹配而产生的反射,后者往往会被误认为是串扰。(关于反射下文会详细的进行总结)

    那么,当EMI问题出现,该如何确定是否为串扰引起的呢?一种实用方法是把干扰源和敏感导线分开。若这种方法不易实施,那么将干扰源信号上升沿降低或将频率降低,则可能是另一种可行的方法。在产生间歇性EMI并怀疑是串扰引起的情况下,可以用增加干扰源信号的幅度、频率、速率或通过变压器或电容器注入另外的噪声源的方法来加以证实。此时,若EMI趋势是增加的,则可能已经发现有串扰源存在。

    当串扰已经发生在PCB线路间,相邻导线时,首先需要确定耦合主要是电场耦合(容性),还是磁场耦合(感性),因为不同的耦合方式决定了不同的处理手段。大卫.A.韦斯顿在《电磁兼容原理与应用》中提出一种简单有效的方法。作者将干扰源和敏感电路之间的特性阻抗和敏感电路与地线之间的阻抗用在串扰预估中,该准则如下:

    当干扰源和敏感电路阻抗乘积小于300²Ω,则主要是磁场耦合;

    当阻抗乘积大于1000²Ω时,则主要是电场耦合;

    当阻抗乘积在300²Ω和1000²Ω之间,则磁场或电场耦合能否起主要作用,要取决于电路的几何尺寸和频率。

    看到这里,细心的读者不难发现,磁场耦合或是电场耦合分别发生在特定电路中。产品中电源部分往往是低阻的(磁场耦合),信号往往是高阻的(电场耦合),而电源与信号之间的耦合介于两者之间。

    对于直径为d,距离接地面高度为h的单线,如下图所示:

    Fig44.Cable model

    其导线电感L(Uh/ft)为:

    两根导线之间的互电感M(Uh/ft)为:

    线对地电容为:

    线对线电容(互电容)为:

    平行双线间串扰模型如下图所示:

    Fig45. Cable 耦合模型

    受干扰负载Rd两端的电压幅度可由以下公式计算得出:

    式中可以看出,当线束与地面距离h下降时,导线电感L和线间的互感M同时下降,当h降低到之前的1/10时,自感L降低0.14(uH/ft)(按照最大距离h为50mm,d为2mm计算,一般情况下产品内部线束的自感约为0.2(uH/ft)左右),互感降低的趋势随h与间距D的比值变化而不同。从Vd的计算公式中可以看出,当受扰线为高阻,或者骚扰线为低阻时,串扰增加。下面采用CST cable studio工具将这种变化描述给读者。

    9.1、单线间的串扰

    9.1.1建立线缆模型

    选择0.2mm线径的单线,长度为100mm,线间距5mm,线与GND间距5mm,driver line的信号Tr为0.1ns,Tf为0.1ns,周期2ns,50%占空比,幅值1V。 

    Fig46.耦合线模型

    查看victim line上近端和远端波形,如下图所示,受扰线上电压幅值约为施扰线电平的2%。即使施扰线信号电平增加到3.3V或者5V(多数信号电平),受扰线上噪声电平也是可以接受的。

    Fig47.受扰线噪声电压波形(接地阻抗50R)

    9.1.2线束设计是否一定满足需求?

    那么,实际中这样的线束设计是否一定满足需求呢?答案是否定的,因为实际电路中信号线阻抗往往是高阻的,尤其是采样信号线束的阻抗通常在千Ω以上,当受扰线阻抗增加到1MΩ时,线上噪声电平将增加到不能接受的水平。如下图结果中,FEXT,和NEXT电平增加到0.18V,现实产品中往往将线束扎起来(D减小),并且有较长的走线(如EMC测试要求线束长度为2米左右)。这些情况都会增加受扰线上噪声电平,尤其是在做EMS抗扰度测试时,若信号线不做滤波等防护处理,产品是极易被干扰的。对比上下两图,可以看出FEXT与NEXT由开始的反相变为同相,这是为何?这个问题留给读者去思考。

    Fig48.受扰线噪声电压波形(接地阻抗1MR)

    当信号线整体阻抗变化时,其噪声电平与信号线阻抗间的关系如下图所示。可以看出,将信号线阻抗控制在较小水平,可以有效降低串扰电平幅值。从中也可看出,在信号线上采用电容去偶的效果是最好的,远优于电感(原因在滤波篇中会讲到)。

    Fg49.受扰线噪声电平随接地阻抗变化

    9.1.3 线缆中的“3W原则”

    实际上人们在产品设计中往往只关注PCB中上信号走线,忽略线束设计。线束实际上是PCB的延伸,同样需要在布局上重视。当增加线束间距D,观察串扰幅值的变化,如下图所示,当间距D增加到15mm时(3倍h),噪声电平下降趋于平缓。因此,对于敏感信号,需要严格控制线束的走线,必要时需采用独立走线的方式。

    注:改变导线与GND间距h,得出的趋势一致。

    Fig50.受扰线噪声电平随线间距变化

    9.1.4 GNS距离的影响分析

    前面公式中可以看到,降低线束与GND平面的距离,可以降低线束间串扰的幅值。这里采用软件计算出随GND间距h变化,串扰幅值变化的情况。从下图结果中可以看出,随着线束与GND间距增加,串扰幅值增加,在设计允许的间距范围内,整个趋势近似为线性增加。也就是说,当h减小一倍,受扰线上噪声电平幅值便降低3dB。

    注:改变导线间距,得出的趋势一致。

    Fig51.受扰线噪声电平随GND间距变化

    9.2 不同规格线束间的串扰

    多数产品设计中往往采用了不同种规格的线束,既有单线,也有双绞线,同轴线,屏蔽双绞线,甚至多线束屏蔽线等等。那么,这些线束对串扰的防护能力分别如何呢?下面就对这个问题进行分析。

    采用CST cable studio分别建立单线,双绞线,同轴线和屏蔽双绞线模型,如下图所示。

    Fig52.仿真线束截面图

    线束长度同样设置为100mm,线束间距为5mm,距离GND平面5mm。线束排列为,最下方施扰线(单线),向上每隔5mm以此是单线、双绞线、同轴线、屏蔽双绞线。提取S参数后的模型如下图所示。

    注意:这里双绞线指的是差分双绞。

    Fig53.线束拓扑图

    仿真完成后,查看各线束上噪声电压幅值,选择FEXT结果,可以看到相邻线束上噪声电压波形分别如下(数值差距太大,分别进行对比),可以看出,单线和双绞线上的串扰噪声远高于同轴线和屏蔽双绞线,而双绞线上噪声电平最高。多数工程师在产品设计中将线束双绞,这里可以看出双绞做法未必总是有利的,它并不会降低线束上的共模噪声,反而会增加噪声幅值。由互易定理可知,易耦合噪声的线束反过来也容易干扰其它线束,所以对于那些由于设计需要不得不双绞的线束(如非屏蔽网线,视频线,CAN线等),需要与其它线束保持距离(或者直接屏蔽),具体间距可以参考9.1节的结果。

    Fig54.不同线束上远端串扰电压波形

    实际中当网线,视频线,CAN线等差分线中工作信号为差模,所以我们需要对差模信号上的串扰进行评估,而非共模。当改变测试探头后,我们可以看到,双绞线上差模噪声幅值是异常小的,小到只能单独拿出来查看。

    注意:上图中的双绞屏蔽线结果为共模噪声,若是换为差模噪声,其幅值将会是最小的。

    Fig55.双绞屏蔽线差模噪声电压波形

    那么,对于那些将单线双绞起来的做法,是否会有差异呢,下图结果中可以直观的发现,将单线双绞后,噪声电平较未做双绞情况下降低了约30倍(假设单线输入阻抗都为10kΩ)。

    Fig56.单线双绞前后近端串扰噪声电压波形变化

    9.3、同一线束中的不同规格线缆间的串扰

    实际产品设计中,我们会遇到各种类型的线束,如CAT5E_STP(超五类屏蔽线),CAT5E_UTP(超五类非屏蔽线),USBr3(USB3.0高速数据线)等等,并且线束厂家会满足客户对于线束设计的要求。那么,如此多种类的线束应该如何去设计呢?下图最后一张为自定义线束,与9.2节相同,一根大的屏蔽线束内包含了单线、双绞、同轴、屏蔽双绞等常见的线型。

    Fig57.不同规格线束横截面

    当在上图右下角的单线中注入噪声,我们观察其它同在一根线缆内的线束上噪声情况,以此来判断这条线束是否符合要求。首先我们查看其它线束上的共模和双绞线(差分)上的差模噪声。可以明显看出双绞线上差模噪声是最高的,单线次之,噪声最小的是屏蔽双绞线。

    Fig58.线束内不同线间近端串扰电压波形

    当双绞线为单线而非差分形式,我们关注的噪声模式转换为共模,再来查看线束上噪声情况我们会发现,双绞单线要比单线上噪声幅值低一倍还多。而同轴和屏蔽双绞线似乎没有什么变化。

    Fig59.单线双绞后近端噪声电压波形

    结论:线束设计中的串扰与线束的布局和处理方式相关,条件允许情况下,线束应该尽量单独屏蔽处理,若产品成本不允许,也可以通过双绞等方式对线束处理,从而降低串扰可能造成的影响。对于有复杂线束要求的设计,需要慎重考虑线束间的串扰可能造成的影响,这个串扰既有可能存在于同一线束内,也可能存在于不同线束间。

    展开全文
    xjw1874 2019-01-02 17:27:06
  • weixin_42005993 2019-11-24 11:00:03
  • SoftingChina 2021-11-01 09:52:22
  • 76KB weixin_38720173 2020-07-22 13:44:20
  • ZQ07506149 2018-11-06 12:48:24
  • 221KB weixin_38728624 2021-04-23 23:05:50
  • szx940213 2018-06-07 11:46:42
  • qq_31515205 2020-11-29 19:09:00
  • qq_31515205 2020-12-11 15:24:00
  • weixin_30275391 2021-06-19 04:27:45
  • 2.99MB weixin_38499553 2021-01-28 14:47:12
  • 44KB weixin_38673924 2021-01-19 18:19:02
  • weixin_28705087 2021-07-18 03:16:42
  • weixin_30768403 2021-03-15 11:56:45
  • uiojhi 2020-09-01 23:18:03
  • 75KB weixin_38659648 2021-01-20 04:25:34
  • 293KB weixin_38571759 2021-01-19 16:13:53
  • ZhangRelay 2016-09-21 17:42:06

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 3,220
精华内容 1,288
关键字:

串扰的控制方法