电容的等效串联电阻ESR
 
普遍的观点是：一个等效串联电阻(ESR)很小的相对较大容量的外部电容能很好地吸收快速转换时的峰值(纹波)电流。但是，有时这样的选择容易引起稳压器(特别是线性稳压器 LDO)的不稳定，所以必须合理选择小容量和大容量电容的容值。永远记住，稳压器就是一个放大器，放大器可能出现的各种情况它都会出现。由于 DC/DC 转换器的响应速度相对较慢，输出去耦电容在负载阶跃的初始阶段起主导的作用，因此需要额外大容量的电容来减缓相对于 DC/DC 转换器的快速转换，同时用高频电容减缓相对于大电容的快速变换。通常，大容量电容的等效串联电阻应该选择为合适的值，以便使输出电压的峰值和毛刺在器件的Dasheet 规定之内。高频转换中，小容量电容在 0.01μF 到0.1μF 量级就能很好满足要求。表贴陶瓷电容或者多层陶瓷电容(MLCC)具有更小的 ESR。另外，在这些容值下，它们的体积和 BOM 成本都比较合理。如果局部低频去耦不充分，则从低频向高频转换时将引起输入电压降低。电压下降过程可能持续数毫秒，时间长短主要取决于稳压器调节增益和提供较大负载电流的时间。用 ESR 大的电容并联比用 ESR 恰好那么低的单个电容当然更具成本效益。然而,这需要你在 PCB 面积、器件数目与成本之间寻求折衷。
 
深入理解电容器的等效串联电阻(ESR)
 
电容器的主要技术指标有电容量、耐压值、耐温值。除了这三个主要指标外，其他指标中较重要的就是等效串联电阻(ESR)了。有的电容器上有一条金色的带状线，上面印有一个大大的空心字母“I”，它表示该电容属于LOW ESR低损耗电容。有的电容还会标出ESR值(等效串联电阻)，ESR越低，损耗越小，输出电流就越大，电容器的品质越高。ESR 是Equivalent Series Resistance的缩写，即“等效串联电阻”。理想的电容自身不会有任何能量损失，但实际上，因为制造电容的材料有电阻，电容的绝缘介质有损耗。这个损耗在外部，表现为就像一个电阻跟电容串联在一起，所以就称为“等效串联电阻”。和ESR类似的另外一个概念是ESL，也就是等效串联电感。早期的卷制电感经常有很高的ESL，容量越大的电容，ESL一般也越大。ESL经常会成为ESR的一部分，并且ESL会引起串联谐振等现象。但是相对电容量来说，ESL的比例很小，出现问题的几率很小，后来由于电容制作工艺的提高，现在已经逐渐忽略ESL，而把ESR作为除容量、耐压值、耐温值之外选用电容器的主要参考因素了。
 
串联等效电阻ESR的单位是毫欧(mΩ)。通常钽电容的ESR通常都在100毫欧以下，而铝电解电容则高于这个数值，有些种类电容的 ESR甚至会高达数欧姆。ESR的高低，与电容器的容量、电压、频率及温度都有关系，当额定电压固定时，容量愈大 ESR愈低。同样当容量固定时，选用高的额定电压的品种也能降低 ESR；故选用耐压高的电容确实有许多好处；低频时ESR高，高频时ESR低；高温也会造成ESR的升高。
 
现在电子技术正朝着低电压高电流电路的设计方向发展，供应给元器件的电压呈现越来越低的趋势，但对功率的要求却丝毫没有降低。按P=UI的公式来计算，要获得同样的功率，电压降低了，那就必须得增大电流。例如INTEL、AMD的最新款CPU，电压均小于2V，和以前3、 4V的电压相比低得多。但另一方面这些芯片由于晶体管和频率的激增，需求的功耗却是增大了许多，对电流的要求就越来越高了。例如两颗功率都是70W的 CPU，前者电压是3.3V，后者电压是1.8V。那么，前者的电流I=P/U=70W/3.3V=21.2A；而后者的电流I=P/U=70W /1.8V=38.9A，将近是前者电流的两倍。在通过电容的电流越来越高的情况下，假如电容的ESR值不能保持在一个较小的范围，那么就会产生更高的纹波电压(理想的输出直流电压应该是一条水平线，而纹波电压则是水平线上的波峰和波谷),因此就促使工程师在设计时，要使用最小的ESR电容器。
 
ESR值与纹波电压的关系可以用公式V=R(ESR)×I表示。这个公式中的V就表示纹波电压，而R表示电容的ESR，I表示电流。可以看到，当电流增大的时候，即使在ESR保持不变的情况下，纹波电压也会成倍提高，因此采用更低ESR值的电容是势在必行的。此外，即使是相同的纹波电压，对低电压电路的影响也要比在高电压情况下更大。例如对于3.3V的CPU而言，0.2V纹波电压所占比例较小，不足以形成很大的影响，但是对于1.8V的CPU，同样是0.2V的纹波电压，其所占的比例就足以造成数字电路的判断失误。
 
例如《电子报》2007年第26期17版的《由NCP1200构成的12V、1A开关电源》的文章中，对开关变压器次级二极管整流后的LCπ型滤波器中电容C6、C7的要求就是“要选用等效串联电阻小的优质电解电容，等效电阻不仅会影响转换率还会影响输出纹波电压。”
 
ESR 是等效“串联”电阻，将两个电容串联，会使ESR值增大，而并联则会使之减小。因此在需要更低ESR的场合，而低ESR的大容量电容价格又相对昂贵的情况下，用多个ESR相对高的铝电解电容并联，形成一个低ESR的大容量电容也是一种常用的办法。很多开关电源采取的电容并联的策略，以牺牲一定的PCB空间，换来器件成本的减少。
 
不过一定等效串联电阻的存在也有好的方面。比如在稳压电路中，有一定ESR的电容，在负载发生瞬变的时候，会立即产生波动而引发反馈电路动作，这个快速的响应，以牺牲一定的瞬态性能为代价，获取了后续的快速调整能力，尤其是功率管的响应速度比较慢，而且在电容器的体积、容量受到严格限制的情况。这种情况多见于一些使用MOS管做调整管的三端稳压器或相似的电路中，采用太低的ESR电容器反而会降低整体的性能。
 
多个小电容并联取代大电解电容的作用
 
这种用法常见于开关电源部分，作用是高频滤波。多个电容并联主要是为了降低电容的等效阻抗，因为并联。用小容量的陶瓷电容代替了电解电容，增加了寿命。电解电容的寿命只有几千小时，而陶瓷电容的寿命有几十万小时。防止趋附效应的原理是增加导线的表面积。多个电容只能降低线路可靠性，而不可能增加大电容的高频性能很差。通常电容越大，其谐振频率越低。一旦超过谐振频率，电容将表现成一个电感，完全起不到滤波的作用，如果用N个小电容并联，由于每个小电容的谐振频率都很高，就没有这样的问题了，同样容量的电容，并联越多的小电容越好， 耐压值、耐温值、容值、ESR(等效电阻)等是电容的几个重要参数，对于ESR自然是越低越好。ESR与电容的容量、频率、电压、温度等都有关系。当电压固定时候，容量越大，ESR越低。在板卡设计中采用多个小电容并连多是出与PCB空间的限制，这样有的人就认为，越多的并联小电阻，ESR越低，效果越好。理论上是如此，但是要考虑到电容接脚焊点的阻抗，采用多个小电容并联，效果并不一定突出。
 
●ESR越低，效果越好。
 
结合我们上面的提高的供电电路来说，对于输入电容来说，输入电容的容量要大一点。相对容量的要求，对ESR的要求可以适当的降低。因为输入电容主要是耐压，其次是吸收MOSFET的开关脉冲。对于输出电容来说，耐压的要求和容量可以适当的降低一点。ESR的要求则高一点，因为这里要保证的是足够的电流通过量。但这里要注意的是ESR并不是越低越好，低ESR电容会引起开关电路振荡。而消振电路复杂同时会导致成本的增加。板卡设计中，这里一般有一个参考值，此作为元件选用参数，避免消振电路而导致成本的增加。
 
●好电容代表着高品质。
 
“唯电容论”曾经盛极一时，一些厂商和媒体也刻意的把这个事情做成一个卖点。在板卡设计中，电路设计水平是关键。和有的厂商可以用两相供电做出比一些厂商采用四相供电更稳定的产品一样，一味的采用高价电容，不一定能做出好产品。衡量一个产品，一定要全方位多角度的去考虑，切不可把电容的作用有意无意的夸大.
 
纹波电压，输出电容ESR
 
开关电源的输出纹波电压分两部分组成，其一是由电容充放电产生的容性纹波电压，其二为电容ESR产生的阻性纹波电压。 为了得到较小的由ESR产生的阻性纹波电压，听说可用多个电容并联起来，不知道若干个电容并联起来总的ESR具体如何变化，变小了我可以理解，但是变成什值了呢？ 比如，一个470uF的电解电容的ESR为0.1欧，那两个电解并联起来ESR是不是就是0.05欧了，我现在有点疑问，不知道用低ESR的陶瓷电容跟电解电容并联起来，有没有同样的效果呢。比如，我输出，经过计算，纹波要求电容ESR低于0.01欧，那照前面的想法，可能需要好几个的电解电容才能达到要求，如果我选择使用一个电解电容，然后给它并联若干个陶瓷电容103或者104，有没有效果。
 
答：如果要求esr很低，一般是选择大容量的MLCC(MULTILAYER CERAMIC CHIP CAPACITOR)，不必用N个104并联。
 
--------------------------------------------------------------------------------------------------
 
1 多只并联，确实可以降低ESR  具体计算方法，跟电阻并联的。
 
2 可以选择低ESR的电解，不过价格比较贵。
 
3 也可以选择薄膜电容代替。
 
--------------------------------------------------------------------------------------------------
 
不同类型的电容并联。等效的ESR和电容值都是跟频率相关的。不是简单的ESR/n，C×n的。通常小ESR小容量的和大ESR，大容量的电容并联。ESR和电容都介于二者之间。你说的电解电容并低ESR的瓷片，对减小纹波是有效果的。
 
滤波电路 几个电容并联和一个大电容(容量相等)有什么不同吗？
 
答：两者电容容量是相等的。但是现实中电容是有等效串联电感和等效串联电阻寄生参数，一个电容可以看做下图的模型，一个大电容的ESL和ESR是要比小容量的电容大的，而在同容量下ESL和ESR的数值越小电容的滤波能力就越强，所以多个电容并联和一个容量相等的大电容的主要区别是，多个电容并联的ESL和ESR要比一个容量相等大电容要低很多，滤波能力更强。你不妨先认为小容量的电容(假设100u)的ESL和ESR跟大电容(200u)的ESL和ESR相等，然后两个小电容并联后其等效电容等于200u，但是其ESL和ESR因为并联而减半，所以两个小电容并联的滤波能力更强。假如是此时四个并联，那么ESL和ESR就是大电容的四分之一。希望能帮到你。
 
简谈电容使用的误区
 
1.电容容量越大越好?
 
很多人在电容的替换中往往爱用大容量的电容。我们知道虽然电容越大，为IC提供的电流补偿的能力越强。且不说电容容量的增大带来的体积变大，增加成本 的同时还影响空气流动和散热。关键在于电容上存在寄生电感，电容放电回路会在某个频点上发生谐振。在谐振点，电容的阻抗小。因此放电回路的阻抗最小，补充能量的效果也最好。但当频率超过谐振点时，放电回路的阻抗开始增加，电容提供电流能力便开始下降。电容的容值越大，谐振频率越低，电容能有效补偿电流的频 率范围也越小。从保证电容提供高频电流的能力的角度来说，电容越大越好的观点是错误的，一般的电路设计中都有一个参考值的。
 
2.同样容量的电容，并联越多的小电容越好?
 
耐压值、耐温值、容值、ESR(等效电阻)等是电容的几个重要参数，对于ESR自然是越低越好。ESR与电容的容量、频率、电压、温度等都有关系。当电压固定时候，容量越大，ESR越低。在板卡设计中采用多个小电容并连多是出与PCB空间的限制，这样有的人就认为，越多的并联小电阻，ESR越低，效果越好。理论上是如此，但是要考虑到电容接脚焊点的阻抗，采用多个小电容并联，效果并不一定突出。
 
3.ESR越低，效果越好?
 
相对容量的要求，对ESR的要求可以适当的降低。因为输入电容主要是耐压，其次是吸收MOSFET的开关脉冲。对于输出电容来说，耐压的要求和容量可以适当的降低一点。ESR的要求则高一点，因为这里要保证的是足够的电流通过量。但这里要注意的是ESR并不是越低越好，低ESR电容会引起开关电路振荡。而消振电路复杂同时会导致成本的增加。板卡设计中，这里一般有一个参考值，此作为元件选用参数，避免消振电路而导致成本的增加。
 
4.好电容代表着高品质?
 
“唯电容论”曾经盛极一时，一些厂商和媒体也刻意的把这个事情做成一个卖点。在板卡设计中，电路设计水平是关键。和有的厂商可以用两相供电做出比一些厂商采用四相供电更稳定的产品一样，一味的采用高价电容，不一定能做出好产品。衡量一个产品，一定要全方位多角度的去考虑，切不可把电容的作用有意无意的夸大。

 电容的等效串联电阻ESR
 
 普遍的观点是：一个等效串联电阻（ESR）很小的相对较大容量的外部电容能很好地吸收快速转换时的峰值（纹波）电流。但是，有时这样的选择容易引起稳压器（特别是线性稳压器 LDO）的不稳定，所以必须合理选择小容量和大容量电容的容值。永远记住，稳压器就是一个放大器，放大器可能出现的各种情况它都会出现。由于 DC/DC 转换器的响应速度相对较慢，输出去耦电容在负载阶跃的初始阶段起主导的作用，因此需要额外大容量的电容来减缓相对于 DC/DC 转换器的快速转换，同时用高频电容减缓相对于大电容的快速变换。通常，大容量电容的等效串联电阻应该选择为合适的值，以便使输出电压的峰值和毛刺在器件的Dasheet 规定之内。高频转换中，小容量电容在 0.01μF 到0.1μF 量级就能很好满足要求。表贴陶瓷电容或者多层陶瓷电容（MLCC）具有更小的 ESR。另外，在这些容值下，它们的体积和 BOM 成本都比较合理。如果局部低频去耦不充分，则从低频向高频转换时将引起输入电压降低。电压下降过程可能持续数毫秒，时间长短主要取决于稳压器调节增益和提供较大负载电流的时间。用 ESR 大的电容并联比用 ESR 恰好那么低的单个电容当然更具成本效益。然而,这需要你在 PCB 面积、器件数目与成本之间寻求折衷。
 
 
 
 
 深入理解电容器的等效串联电阻（ESR）
 
 电容器的主要技术指标有电容量、耐压值、耐温值。除了这三个主要指标外，其他指标中较重要的就是等效串联电阻（ESR）了。有的电容器上有一条金色的带状线，上面印有一个大大的空心字母“I”，它表示该电容属于LOW ESR低损耗电容。有的电容还会标出ESR值（等效串联电阻），ESR越低，损耗越小，输出电流就越大，电容器的品质越高。ESR 是Equivalent Series Resistance的缩写，即“等效串联电阻”。理想的电容自身不会有任何能量损失，但实际上，因为制造电容的材料有电阻，电容的绝缘介质有损耗。这个损耗在外部，表现为就像一个电阻跟电容串联在一起，所以就称为“等效串联电阻”。和ESR类似的另外一个概念是ESL，也就是等效串联电感。早期的卷制电感经常有很高的ESL，容量越大的电容，ESL一般也越大。ESL经常会成为ESR的一部分，并且ESL会引起串联谐振等现象。但是相对电容量来说，ESL的比例很小，出现问题的几率很小，后来由于电容制作工艺的提高，现在已经逐渐忽略ESL，而把ESR作为除容量、耐压值、耐温值之外选用电容器的主要参考因素了。 
 
     串联等效电阻ESR的单位是毫欧（mΩ）。通常钽电容的ESR通常都在100毫欧以下，而铝电解电容则高于这个数值，有些种类电容的 ESR甚至会高达数欧姆。ESR的高低，与电容器的容量、电压、频率及温度都有关系，当额定电压固定时，容量愈大 ESR愈低。同样当容量固定时，选用高的额定电压的品种也能降低 ESR；故选用耐压高的电容确实有许多好处；低频时ESR高，高频时ESR低；高温也会造成ESR的升高。 
 
     现在电子技术正朝着低电压高电流电路的设计方向发展，供应给元器件的电压呈现越来越低的趋势，但对功率的要求却丝毫没有降低。按P=UI的公式来计算，要获得同样的功率，电压降低了，那就必须得增大电流。例如INTEL、AMD的最新款CPU，电压均小于2V，和以前3、 4V的电压相比低得多。但另一方面这些芯片由于晶体管和频率的激增，需求的功耗却是增大了许多，对电流的要求就越来越高了。例如两颗功率都是70W的 CPU，前者电压是3.3V，后者电压是1.8V。那么，前者的电流I=P/U=70W/3.3V=21.2A；而后者的电流I=P/U=70W /1.8V=38.9A，将近是前者电流的两倍。在通过电容的电流越来越高的情况下，假如电容的ESR值不能保持在一个较小的范围，那么就会产生更高的纹波电压（理想的输出直流电压应该是一条水平线，而纹波电压则是水平线上的波峰和波谷）,因此就促使工程师在设计时，要使用最小的ESR电容器。 
 
     ESR值与纹波电压的关系可以用公式V=R（ESR）×I表示。这个公式中的V就表示纹波电压，而R表示电容的ESR，I表示电流。可以看到，当电流增大的时候，即使在ESR保持不变的情况下，纹波电压也会成倍提高，因此采用更低ESR值的电容是势在必行的。此外，即使是相同的纹波电压，对低电压电路的影响也要比在高电压情况下更大。例如对于3.3V的CPU而言，0.2V纹波电压所占比例较小，不足以形成很大的影响，但是对于1.8V的CPU，同样是0.2V的纹波电压，其所占的比例就足以造成数字电路的判断失误。 
 
     例如《电子报》2007年第26期17版的《由NCP1200构成的12V、1A开关电源》的文章中，对开关变压器次级二极管整流后的LCπ型滤波器中电容C6、C7的要求就是“要选用等效串联电阻小的优质电解电容，等效电阻不仅会影响转换率还会影响输出纹波电压。” 
 
     ESR 是等效“串联”电阻，将两个电容串联，会使ESR值增大，而并联则会使之减小。因此在需要更低ESR的场合，而低ESR的大容量电容价格又相对昂贵的情况下，用多个ESR相对高的铝电解电容并联，形成一个低ESR的大容量电容也是一种常用的办法。很多开关电源采取的电容并联的策略，以牺牲一定的PCB空间，换来器件成本的减少。 
 
    不过一定等效串联电阻的存在也有好的方面。比如在稳压电路中，有一定ESR的电容，在负载发生瞬变的时候，会立即产生波动而引发反馈电路动作，这个快速的响应，以牺牲一定的瞬态性能为代价，获取了后续的快速调整能力，尤其是功率管的响应速度比较慢，而且在电容器的体积、容量受到严格限制的情况。这种情况多见于一些使用MOS管做调整管的三端稳压器或相似的电路中，采用太低的ESR电容器反而会降低整体的性能。
 
 
 
 
 多个小电容并联取代大电解电容的作用
 
 这种用法常见于开关电源部分，作用是高频滤波。多个电容并联主要是为了降低电容的等效阻抗，因为并联。用小容量的陶瓷电容代替了电解电容，增加了寿命。电解电容的寿命只有几千小时，而陶瓷电容的寿命有几十万小时。防止趋附效应的原理是增加导线的表面积。多个电容只能降低线路可靠性，而不可能增加大电容的高频性能很差。通常电容越大，其谐振频率越低。一旦超过谐振频率，电容将表现成一个电感，完全起不到滤波的作用，如果用N个小电容并联，由于每个小电容的谐振频率都很高，就没有这样的问题了，同样容量的电容，并联越多的小电容越好， 耐压值、耐温值、容值、ESR(等效电阻)等是电容的几个重要参数，对于ESR自然是越低越好。ESR与电容的容量、频率、电压、温度等都有关系。当电压固定时候，容量越大，ESR越低。在板卡设计中采用多个小电容并连多是出与PCB空间的限制，这样有的人就认为，越多的并联小电阻，ESR越低，效果越好。理论上是如此，但是要考虑到电容接脚焊点的阻抗，采用多个小电容并联，效果并不一定突出。 
 
 ●ESR越低，效果越好。 
 
 结合我们上面的提高的供电电路来说，对于输入电容来说，输入电容的容量要大一点。相对容量的要求，对ESR的要求可以适当的降低。因为输入电容主要是耐压，其次是吸收MOSFET的开关脉冲。对于输出电容来说，耐压的要求和容量可以适当的降低一点。ESR的要求则高一点，因为这里要保证的是足够的电流通过量。但这里要注意的是ESR并不是越低越好，低ESR电容会引起开关电路振荡。而消振电路复杂同时会导致成本的增加。板卡设计中，这里一般有一个参考值，此作为元件选用参数，避免消振电路而导致成本的增加。 
 
 ●好电容代表着高品质。 
 
 “唯电容论”曾经盛极一时，一些厂商和媒体也刻意的把这个事情做成一个卖点。在板卡设计中，电路设计水平是关键。和有的厂商可以用两相供电做出比一些厂商采用四相供电更稳定的产品一样，一味的采用高价电容，不一定能做出好产品。衡量一个产品，一定要全方位多角度的去考虑，切不可把电容的作用有意无意的夸大.
 
 
 
 
 纹波电压，输出电容ESR
 
 开关电源的输出纹波电压分两部分组成，其一是由电容充放电产生的容性纹波电压，其二为电容ESR产生的阻性纹波电压。 为了得到较小的由ESR产生的阻性纹波电压，听说可用多个电容并联起来，不知道若干个电容并联起来总的ESR具体如何变化，变小了我可以理解，但是变成什值了呢？ 比如，一个470uF的电解电容的ESR为0.1欧，那两个电解并联起来ESR是不是就是0.05欧了，我现在有点疑问，不知道用低ESR的陶瓷电容跟电解电容并联起来，有没有同样的效果呢。比如，我输出，经过计算，纹波要求电容ESR低于0.01欧，那照前面的想法，可能需要好几个的电解电容才能达到要求，如果我选择使用一个电解电容，然后给它并联若干个陶瓷电容103或者104，有没有效果。
 
 答：如果要求esr很低，一般是选择大容量的MLCC（MULTILAYER CERAMIC CHIP CAPACITOR），不必用N个104并联。
 
 --------------------------------------------------------------------------------------------------
 
 1 多只并联，确实可以降低ESR  具体计算方法，跟电阻并联的。
 
 2 可以选择低ESR的电解，不过价格比较贵。
 
 3 也可以选择薄膜电容代替。
 
 --------------------------------------------------------------------------------------------------
 
 不同类型的电容并联。等效的ESR和电容值都是跟频率相关的。不是简单的ESR/n，C×n的。通常小ESR小容量的和大ESR，大容量的电容并联。ESR和电容都介于二者之间。你说的电解电容并低ESR的瓷片，对减小纹波是有效果的。
 
  
 
 滤波电路 几个电容并联和一个大电容（容量相等）有什么不同吗？
 
 答：两者电容容量是相等的。但是现实中电容是有等效串联电感和等效串联电阻寄生参数，一个电容可以看做下图的模型，一个大电容的ESL和ESR是要比小容量的电容大的，而在同容量下ESL和ESR的数值越小电容的滤波能力就越强，所以多个电容并联和一个容量相等的大电容的主要区别是，多个电容并联的ESL和ESR要比一个容量相等大电容要低很多，滤波能力更强。你不妨先认为小容量的电容（假设100u）的ESL和ESR跟大电容（200u）的ESL和ESR相等，然后两个小电容并联后其等效电容等于200u，但是其ESL和ESR因为并联而减半，所以两个小电容并联的滤波能力更强。假如是此时四个并联，那么ESL和ESR就是大电容的四分之一。希望能帮到你。
 
  
 
 简谈电容使用的误区
 
 1.电容容量越大越好?
 
 很多人在电容的替换中往往爱用大容量的电容。我们知道虽然电容越大，为IC提供的电流补偿的能力越强。且不说电容容量的增大带来的体积变大，增加成本 的同时还影响空气流动和散热。关键在于电容上存在寄生电感，电容放电回路会在某个频点上发生谐振。在谐振点，电容的阻抗小。因此放电回路的阻抗最小，补充能量的效果也最好。但当频率超过谐振点时，放电回路的阻抗开始增加，电容提供电流能力便开始下降。电容的容值越大，谐振频率越低，电容能有效补偿电流的频 率范围也越小。从保证电容提供高频电流的能力的角度来说，电容越大越好的观点是错误的，一般的电路设计中都有一个参考值的。
 
 2.同样容量的电容，并联越多的小电容越好?
 
 耐压值、耐温值、容值、ESR(等效电阻)等是电容的几个重要参数，对于ESR自然是越低越好。ESR与电容的容量、频率、电压、温度等都有关系。当电压固定时候，容量越大，ESR越低。在板卡设计中采用多个小电容并连多是出与PCB空间的限制，这样有的人就认为，越多的并联小电阻，ESR越低，效果越好。理论上是如此，但是要考虑到电容接脚焊点的阻抗，采用多个小电容并联，效果并不一定突出。
 
 3.ESR越低，效果越好?
 
 相对容量的要求，对ESR的要求可以适当的降低。因为输入电容主要是耐压，其次是吸收MOSFET的开关脉冲。对于输出电容来说，耐压的要求和容量可以适当的降低一点。ESR的要求则高一点，因为这里要保证的是足够的电流通过量。但这里要注意的是ESR并不是越低越好，低ESR电容会引起开关电路振荡。而消振电路复杂同时会导致成本的增加。板卡设计中，这里一般有一个参考值，此作为元件选用参数，避免消振电路而导致成本的增加。
 
 4.好电容代表着高品质?
 
 “唯电容论”曾经盛极一时，一些厂商和媒体也刻意的把这个事情做成一个卖点。在板卡设计中，电路设计水平是关键。和有的厂商可以用两相供电做出比一些厂商采用四相供电更稳定的产品一样，一味的采用高价电容，不一定能做出好产品。衡量一个产品，一定要全方位多角度的去考虑，切不可把电容的作用有意无意的夸大。

 
本文旨在了解有关去补偿(decompensated)与完全补偿运算放大器以及实现补偿的外部方法的更多信息。
 
如前一篇文章中所讨论的，米勒频率补偿(Miller frequency compensation)使得可以使用相当小的补偿电容Cf值。这是非常需要的，不仅因为Cƒ可以在片上制造，而且因为它导致比例如并联电容补偿更快的动态。这是因为压摆率(slew rate,)，开环带宽和全功率带宽与C f成反比。
 
现在，就Cƒ的大小而言，对闭环增益的补偿一直到单位增益是最保守的。有许多应用涉及闭环增益大于最小值，例如大于Amin = 10 V / V，这将适用于更小的Cƒ，从而享受更快的动态。
 
让我们使用我们运行的PSpice电路示例，首先在我的运放频率补偿文章中介绍的，来比较去补偿(decompensation)与完全补偿：
 

  
  
图1
 
 
图1. PSpice电路绘制完全补偿和去补偿(decompensation)的开环增益。
 
PSpice的结果如下图所示：
 

  
  
图2
 
 
图2.具有完全补偿的开环增益(对于闭环增益≥0dB，Cƒ= 9.90 pF)和去补偿(decompensation)(对于闭环增益≥20dB，Cƒ= 2.334 pF)。两种补偿均享受φm≥65.5°
 
结果引出以下观察：
 
在完全补偿(Cƒ= 9.90 pF)的情况下，0 dB增益的交叉频率ƒx≈5.86MHz，相位裕度φm= 65.5°。此外，如果我们将全补偿运算放大器配置为20 dB闭环增益，则它具有ƒx≈633kHz和φm≈87°，甚至比0 dB增益更大。
 
通过去补偿(decompensation)(Cƒ= 2.334 pF)，20 dB增益具有ƒx≈2.37MHz(带宽比完全补偿更宽)，并且仍然是φm= 65.5°。但是，如果我们将去补偿(decompensation)运算放大器配置为0 dB闭环增益，它将具有ƒx≈11.1MHz和φm≈24°，这是一个很差的余量，因为去补偿(decompensation)的器件意味着增益≥20dB。当φm≈24°时，20-dB增益将呈现约7％的峰值，并且瞬态响应具有约50％的过冲，这两者通常都是不可接受的。
 
现在让我们继续考虑如何利用外部因素在电路中实现补偿;例如，电阻器。
 
使用电阻器进行外部补偿
 
尽管失代偿运算放大器的闭环增益高于Amin(在上例中为Amin = 20 dB)，但它们的优越动态性使其对于增益低于Amin的应用也具有吸引力。
 
但这会降低相位裕度φm，因此用户有责任在外部补偿电路，以便将φm保持在所需的水平。
 
为了说明，让我们将图1的运算放大器用于Cƒ= 2.334 pF的失代偿形式，让我们将其配置为电压跟随器操作，如图3(a)所示。
 

  
  
图3
 
 
图3.电压跟随器：(a)去补偿(decompensation)，(b)外部补偿φm≈65.5°。
 
如上所述，该电路的相位裕度仅为φm≈24°。我们如何将其提高到φm= 65.5°？一个简单的解决方案是将其1 /β曲线提高​​到20 dB，同时仍然确保单位增益。我们通过以1比9的比例连接电阻对Rc-Rf来实现这一点，如图3(b)所示。理想化极限a→∞的闭环增益仍然存在：
 

  
  
方程1
 
 
(这种情况是因为对于a→∞，运算放大器输入端的电压趋于零。这意味着通过Rc的电流为零，因此通过Rf也是零电流。因此，Rƒ两端的电压为零，所以我们有Vo = Vi。)
 
然而，我们通过图4(a)的测试电路找到的反馈因子β是：
 

  
 
 
或1 /β= 10 = 20 dB(注意本例中1 /β≠Aideal)。
 

  
  
图4
 
 
图4.(a)找到图3(b)的电压跟随器的反馈系数β的电路，以及(b)Bode-plot可视化的电路。
 
 响应如图5所示。
 

  
  
图5
 
 
图5.(a)PSpice电路可视化(b)图3的电压跟随器的响应。拉普拉斯模块模拟图2的去补偿(decompensation)响应，用C = 2.334pF获得。
 
 类似的推理线适用于图6(a)的单位增益反相放大器。
 

  
  
图6
 
 
图6.单位增益反相放大器的外部补偿。
 
在这种情况下，在极限a→∞，我们有：
 

  
  
方程3
 
 
通过观察，现在反馈因子变为：
 

  
  
方程4
 
 
在这种情况下，选择Rc以使(R1 || Rc)= R2 / 9。
 
电阻补偿的应用(和缺点)
 
专门针对单位增益同相和反相放大器的上述讨论可以很容易地推广到除了单位闭环增益之外的情况，但仍然是1 该电路是用作同相放大器(Aideal = 1 + R2 / R1)还是作为反相放大器(Aideal = -R2 / R1)，只要条件(1 + R2 / R1)
 
电阻补偿虽然简单，但有两个缺点：
 
a、任何可以用与非反相输入串联的电压源建模的噪声，例如输入失调电压VOS，都会被放大1 /β，因此也被称为噪声增益。
 
b、环路增益T =(图4(a)中的aβ= -Vo / Vt)减小(在本示例中为10倍)，导致电路的闭环DC精度下降。
 
输入滞后补偿
 
我们可以通过将合适的电容Cc与Rc串联来减轻电阻补偿的限制，如图7(a)所示，用于反相放大器。
 

  
  
图7
 
 
图7.(a)单位增益反相放大器的输入滞后补偿，以及(b)波德图可视化。
 
注意，为了确保所需的相位裕量，我们需要仅在交叉频率ƒx附近欺骗放大器进入所需的闭合速率(ROC)，而不是一直到DC。
 
物理上，1 /β曲线在电容阻抗幅度等于Rc的频率ƒc处断开，或| 1 /(j2πCc| = Rc，给定：
 

  
  
方程5
 
 
为了防止相位裕度φm的明显侵蚀，通常将ƒc放置在低于ƒx的十倍左右，或者：
 

  
 
 
对于图7(a)的电路，这意味着Cc≈54pF。图8的模拟产生测量值ƒx= 2.38MHz和φm= 61°。
 

  
  
图8
 
 
图8.(a)PSpice电路到(b)可视化单位增益反相放大器的输入滞后补偿的稳定效应。
 
外频补偿的另一种方法
 
输入滞后补偿因在闭环响应中产生零极点双重而臭名昭着，这导致了不可忍受的长建立时间特性。 Michael Steffes提出的替代补偿方法避免了这些缺点，如图9所示。
 

  
  
图9
 
 
图9.(a)Michael Steffes对去补偿(decompensation)运算放大器的补偿技术，以及(b)波德图可视化。
 
我们在先前关于杂散输入电容补偿的文章中已经遇到过这种类型的电路，因此在那里做出的许多考虑也适用于本电路，唯一的区别是现在C1是有意的。
 
我们有兴趣开发两个条件来指定C1和C2的值。在高频时，阻抗C1和C2的幅度比R1和R2小得多，我们可以忽略R1和R2，并说明在高频时我们有1 /β→1 + C1 / C2。
 
施加1 + C1 / C2 = 20 dB = 10给出了我们电路示例的第一个条件：
 

  
 
 
第二个条件源于这样的事实：
 

  
 
 
所以C2的值取决于我们决定定位ƒc的位置。
 
我们采用启发式方法，而不是应用Steffes的详细分析，因为这超出了本文的范围。
 
我们从等式(6)和(8)开始，并使用图10的PSpice电路观察AC响应，因为我们通过减少C2逐渐增加ƒc，同时保持等式(7)的条件。
 

  
  
图10
 
 
图10.用于绘制图9a的反相放大器的AC响应的PSpice电路。要绘制瞬态响应，请将AC输入源更改为脉冲源。
 
当AC响应刚开始显示峰值时，我们停止。该方法给出C2 = 12pF和C1 = 9C2 = 108pF，导致图11的良好响应.AC响应具有2.36MHz的-3dB频率。
 

  
  
图11
 
 
图11.(a)AC响应和(b)图10的反相放大器的阶跃响应。
 
值得指出的是，通过将C1的值改变为9C2-Cn，可以将存在于反相输入端的任何杂散电容Cn并入该补偿方案中。因此，如果Cn = 20 pF，那么我们使用C1 = 88 pF。
 
 在本文中，我们研究了去补偿(decompensation)和外部补偿的运算放大器。我们使用示例电路来演示可以通过各种方式实现运放频率补偿，并考虑每种方法的优缺点。

电阻和电容作为两个最基本的元器件，在电路设计中应用广泛，可以实现滤波、移相、降压等作用，这个要根据具体的情况分开来看。 下面介绍三种常用的作用。
 
作用之一：滤波
 
 
电容的特性是两端的电压不能发生突变，具有阻碍电压变化率的特性，利用这一点可以实现滤波作用，起到输出信号的平滑作用。 以NTC测温电路为例，实际电路如下图所示。
 
 
 
NTC随着温度的变化其电阻发生变化，单片机采集电阻两端的电压可以计算出当前的环境温度，在电阻两端并联一个电容，可以起到滤波作用，使输出较为平滑，不会出现太大的波动。
 
作用之二：移相、滤波器
 
在设计运算放大电路时，我们会在其反馈端的反馈电阻上并联一个电容。 电阻起到放大倍数的调节作用，并与电容并联构成低通滤波器的作用和相位补偿的作用，防止增加零点出现自激。 电路如下图所示。
 
 
作用之三：构成RC降压电路
 
RC阻容降压是一种常用的低成本的降压方式，电路简单，多用在小功率的设备中。 该电路的关键元器件就是电阻和电容。 电路图如下图所示。
 
 
电容起到降压作用，而电阻起到放电作用，给回路构成了一条泄放回路，断电后防止对人体构成伤害。
 
 
 
对于电子电路： 电阻的两端并联一个电容,为了减小对高频信号的阻抗，相当于微分，这样信号上升速度加快，用于提高响应速度；电容一端接电阻，一端接地，则相反，滤去高频，相当于积分，用于滤波。 最典型的应用就是放大电路中的高低音频控制。
 
对于电力电路： 不管RC串联还是并联，电容的作用都是一样的，电容的作用就是防止电压突变，吸收尖峰状态的过电压，串联的电阻起阻尼作用，电阻消耗过电压的能量，从而抑制电路的振荡。并联的电阻吸收电容的电能，防止电容的放电电流过大，避免对与之并联的器件（如晶闸管）造成损坏。 最典型的应用就是防止操作过电压。
 
以上就是三种常用的RC并联电路，还有没有补充完整的地方，希望大家在评论区留言讨论。