通信的基本概念
 
在计算机的设备与设备之间或集成电路之间常常需要进行数据传输，这里简答介绍这些通信的基本概念。
 
1.串行与并行通信
 

 
 
2.全双工、半双工和单工
 
 
3.同步与异步
 
在同步通讯中，数据信号所传输的内容绝大部分就是有效数据，而异步通讯中会包含有帧的各种标识符，所以同步通讯的效率更高，但是同步通讯双方的时钟允许误差较小，而异步通讯双方的时钟允许误差较大。
 

 
 
4.通信的速率
 
 

 

FPGA-UART-双工通信
 
US(A)RT，The Universal Synchronous and Asynchronous serial Receiver and Transmitter，通用同步(异步)串行接受和发送器，简称为串口
 
Ø USART是最普遍的一种串行通信协议
 


 
文章目录
 
FPGA-UART-双工通信
一、概述
1、目的及意义：
2、主要功能：
  
  
二、原理及步骤
1、原理框图：
2、工作原理
3、功能模块简介
4、实验步骤
  
  
三、程序设计及描述
四、仿真与综合测试
1、 仿真图
2、 实物图
   
  
  
五、总结

 
 
提示：本文仅位个人学习记录
 
一、概述
 
1、目的及意义：
 
了解串口通信的背景知识后，编程实现串口通信（FPGA-FPGA）。了解UART（通用异步收发传输器）的基本原理。
 
2、主要功能：
 
实现两个FPGA通过拨码开关传输数据，通过七段数码管显示数据，并使用LED展示通信状态。
 
二、原理及步骤
 
1、原理框图：
 

 
 
2、工作原理
 
UART即通用异步收发器，是一种串行通信方式。数据在传输过程中是通过一位一位地进行传输来实现通信的，串行通信方式具有传输线少，成本底等优点，缺点是速度慢。串行通信分为两种类型：同步通信方式和异步通信方式。但一般多用异步通信方式，主要因为接受和发送的时钟是可以独立的这样有利于增加发送与接收的灵活性。异步通信是一个字符接着一个字符传输，一个字符的信息由起始位、数据位、奇偶校验位和停止位组成。
 每一个字符的传输靠起始位来同步，字符的前面一位是起始位，用下降沿通知收方开始传输，紧接着起始位之后的是数据位，传输时低位在前高位在后，字符本身由5～8位数据位组成。数据位后面是奇偶校验位，最后是停止位，停止位是用高电平来标记一个字符的结束，并为下一个字符的传输做准备。停止位后面是不同长度的空闲位。停止位和空闲位都规定为高电平，这样可以保证起始位有一个下降沿。UART的帧格式如图所示。
 
3、功能模块简介
 
数据发送模块：发送模块实现数据由并行输入到串行输出
 数据接收模块：接收模块实现数据由串行输入到并行输出
 波特率发生器：波特率发生器模块控制产生UART时钟频率
 串口有三根线，分别如下：
 TXD:发送；
 RXD:接收；
 GND:接地
 串口通信是异步通讯，端口能够在一根线上发送数据同时在另一根线上接收数据。串口通信最重要的参数是波特率、数据位、停止位和奇偶校验。对于两个进行通信的端口，这些参数必须匹配。
 
4、实验步骤
 
1、首先导入uart_top文件并导入他的3个附属文件，修改实际发送值，运行程序，进行引脚配置，然后用串口监视器进行初步演示，了解数据输出方式。
 
 
2、设计实验，编程实现思路，配置引脚如图：
 
 
3、通过数码管和串口监视器进行调试，（检查数据从数码管输入到被接收再被显示的过程中有无出错的地方）最后发现对uart_tx（读数据模块）中的data_i直接进行数码管显示时会出错（初步估计是数据更新速度过快数码管无法直接显示），于是采用用寄存器(data_s）对数据进行暂存并显示 并根据receive_ack信号对数据进行更新。
 
 
4、调试完成之后连接好两块FPGA并将输入输出和GND用邦杜线进行连接，然后烧写程序进行验证。
 
三、程序设计及描述
 
代码：
module uart_top
(
	output txd,
	output [6:0] hex0,hex1,	//两个七段数码管对数据进行显示
	output reg tx,rx,re,		//三个LED分别显示通信状态
	input rxd,
	input clk,
	input start,			//控制数据传输的开始结束
	input receive, 		//控制是否接受数据
	input [7:0]data_tx	//实际传输数据
);
	wire clk_9600;
	wire receive_ack;
	wire [7:0] data;	

	always @（*）
	begin
		begin
			if (start == 1)//控制LED9显示是否发送数据
				begin
					tx<=1;
				end
			else
				begin
					tx<=0;
				end
		end
		begin
			if(receive_ack) //控制LED0显示是否接收到数据
				begin
					rx<=1;
				end
			else
				begin
					rx<=0;
				end
		end
			begin
			if(receive)   //控制LED9显示是否允许接收数据
				begin
					re<=1;
				end
			else
				begin
					re<=0;
				end
			end
	end
	
	//发送模块
	uart_tx uart_tx
	(
		 .clk(clk_9600),
		 .txd (txd),
		 .data_o(data_tx),	   //实际发送值
		 .send (start)			//允许发送怎么填写

	);
	//接受模块
	uart_rx uart_rx
	(
		 .clk(clk_9600),
		 .rxd (rxd),
		 .receive (receive),
		 .data_i (data),
		 .data_s (num),          //将data_s 寄存器的值赋给num
		 .receive_ack(receive_ack)
	);
	//时钟模块
	clk_div clk_div
	(
		 .clk (clk),
		 .clk_out (clk_9600)
	);
	//数码管显示 num进行显示
	hex_7seg seg0 (.hex((num)%10),.sseg(hex0));
	hex_7seg seg1 (.hex((num)/10%10),.sseg(hex1));
endmodule
 
module uart_tx(
   input [7:0]data_o,
   output reg txd,
   input clk,
   input send
    );
    //发送状态机分为四个状态：等待，发送起始位，发送数据，发送结束
   localparam IDLE=0,
              SEND_START=1,
              SEND_DATA=2,
              SEND_END=3;

    reg [3:0]cur_st=0,nxt_st=0;
    reg [4:0]count=0;
    reg [7:0]data_o_tmp=0;

    always@(posedge clk)
        cur_st<=nxt_st;
   
    always@(*)
    begin
      nxt_st=cur_st;
      case(cur_st)
         IDLE:			if(send) nxt_st=SEND_START;		//接收完成时开始发送数据
         SEND_START: nxt_st=SEND_DATA;				//发送起始位
         SEND_DATA:  if(count==7) nxt_st=SEND_END;//发送八位数据
         SEND_END:  	nxt_st=SEND_START; 			//发送结束
         default: 	nxt_st=IDLE;
      endcase
    end
	 always@(posedge clk)
		 if(cur_st==SEND_DATA)
			 count<=count+1;
		 else if(cur_st==IDLE | cur_st==SEND_END)
			 count<=0;
														//发送低位到高位
	 always@(posedge clk)			
		 if(cur_st==SEND_START)
			 data_o_tmp<=data_o; 				//将发送数据导入变量
		 else if(cur_st==SEND_DATA)
			 data_o_tmp[6:0]<=data_o_tmp[7:1];	//每发送以为数据后data_o_tmp右移一位，便于下一位数据的发送
	 always@(posedge clk)
		if(cur_st==SEND_START)
			 txd<=0;
		 else if(cur_st==SEND_DATA)
			 txd<=data_o_tmp[0];//由于每次发送后右移，所以每次最低位
		 else if(cur_st==SEND_END)
			 txd<=1;
endmodule
 
module uart_rx(
   input rxd,
   input clk,
	input receive,
   output receive_ack,
   output reg [7:0]data_i,
	output reg [7:0]data_s
    );
    //串口接收状态机分为三个状态：等待，接收，接收完成
   localparam IDLE=0,
              RECEIVE=1,
              RECEIVE_END=2;
   reg [3:0]cur_st=0,nxt_st=0;  //状态机变量
   reg [4:0]count=0;
   always@(posedge clk)
        cur_st<=nxt_st;
   always@(*)
   begin
		begin
			data_s<=(receive_ack)?data_i:data_s;//仿照原有语句通过receive_ack的信号判断数据是否传输完。
		end
	  nxt_st=cur_st;
	  case(cur_st)
		  IDLE: if(!rxd & receive ) nxt_st=RECEIVE;					//接受到开始信号，开始接受数据
		  RECEIVE: if(count==7) nxt_st=RECEIVE_END;	//八位数据接受计数
		  RECEIVE_END: nxt_st=IDLE;						//接收完成
		  default: nxt_st=IDLE;
	  endcase
	end
	
	always@(posedge clk)
	  if(cur_st==RECEIVE)
		 count<=count+1;							//接受数据计数
	  else if(cur_st==IDLE | cur_st==RECEIVE_END)
		 count<=0;
		
	always@(posedge clk)
	  if(cur_st==RECEIVE)                       //从高到低发送数据
	  begin
		 data_i[6:0]<=data_i[7:1];
		 data_i[7]<=rxd;
	  end
	
	assign receive_ack=(cur_st==RECEIVE_END)?1:0;	//接受完成时间回复信号
endmodule
 
module clk_div(
    input clk,
    output reg clk_out
    );
    localparam Baud_Rate=9600;	   				//波特率
    localparam div_num='d50_000_000/Baud_Rate;	//分频数位时钟速率除以波特率
    reg [15:0]num=0;
    always@(posedge clk)
        if(num==div_num) 
		  begin
            num<=0;
            clk_out<=1;
        end
        else 
		  begin
            num<=num+1;
            clk_out<=0;
        end
endmodule
 
四、仿真与综合测试
 
仿真代码
 
`timescale 1 n在这里插入图片描述
s/ 1 ps
module uart_top_vlg_tst();
// constants                                           
// general purpose registers
reg eachvec;
// test vector input registers
reg clk;
reg [7:0] data_tx;
reg receive;
reg rxd;
reg start;
// wires                                               
wire [6:0]  hex0;
wire [6:0]  hex1;
wire re;
wire rx;
wire tx;
wire txd;

// assign statements (if any)                          
uart_top i1 (
// port map - connection between master ports and signals/registers   
	.clk(clk),
	.data_tx(data_tx),
	.hex0(hex0),
	.hex1(hex1),
	.re(re),
	.receive(receive),
	.rx(rx),
	.rxd(rxd),
	.start(start),
	.tx(tx),
	.txd(txd)
);
initial                                                
begin                                                                  
   clk=1;
	start=1;
	receive=1;
	data_tx=00001101;
	forever
	begin
	#1 rxd=1;
	#1 rxd=0;
	end
	//#1000 $stop;	                                          
$display("Running testbench");                       
end                                                    
always                                                 
// optional sensitivity list                           
// @(event1 or event2 or .... eventn)                  
begin                                                  
#1  clk=~clk;// 每10ns翻转一次，周期即20ns，50Mz
                                                               
end                                                    
endmodule
 
1、 仿真图
 
 
2、 实物图
 

 
 
 
五、总结
 
1、串口通信的实质是串转并的结果，本质和用状态机检测脉冲序列并无太大区别。
 2、当遇见输出不对的时候，要学会利用检查短路的思路一小段一小段地检查，并用数码管观察输出，用串口助手输入信号检测接收模块的功能。

1.并行通信：是指数据的各位同时在多根数据线上发送或接收。如下图
 
 并行通信的特点：控制简单，传输速度快；由于传输线较多，适用于短距离通信。
 2.串行通信：是指数据的各位在同一根数据线上逐位发送和接收。如下图
 
 串行通信的特点：控制复杂，传输速度慢；只需要一根数据线，适用于远距离通信。
 
串行通信方式分类
 在串行通信中，根据对数据流的分界、定时以及同步方案方法不同，可分为和同步串行通信方式和异步通信方式。
 
同步通信
 同步通信是指发送端和接收端必须使用同一时钟，是一种连续传送数据的通信方式，一次通讯传送多个字符数据（一帧数据）。下图是同步串行通信帧格式：
 
 同步串行通信方式：把许多字符组成一个信息组（信息振），每帧的开始用字符来指示。并且发送和接收的双方必须采用同一时钟，这样接收方就可以通过时钟信号来确定每个信息位。（如下图所示）
 
 同步串行通信帧：是将许多字符组成一个信息帧，字符可以一个接一个传输。但是，需要在每帧信息的开始加上同步字符，在没有信息要传输时，要填上空字符，因为同步传输不允许有间隙。
 
同步串行通信的特点：必须有同步时钟，传输信息量大，传输速率高，但是传输设备则为复杂，技术要求高。
 
异步通信
 异步通信是指发送和接收端使用的是各自的时钟，并且它是一种不连续的传输通信方式，一次通信只能传输一个字符数据（字符帧）。字符帧之间的间隙可以是任意的，在STM32中USART就是使用的是异步通信方式，下图是异步串行通信帧格式：
 
 异步串行通信方式：是指通信双方以一个自读（包括特定附加位）作为数据传输单位且发送方传送字符的间隔时间是不定的，具有不规则数据段传输特性，下图是异步串行通信：
 
 异步串行同信帧：将一个字节数据加上起始位、校验位以及停止位构成字符帧。由于异步通信没有同步时钟，所以接收端要时刻处于接收状态。
 
起始位：在没有数据传送时（空闲状态），此时通信线上为逻辑“1”。当发送端要发送一个数据时，首先发送一个逻辑“0”，这个低电平就是帧格式的起始位。作用是告诉接收端要开始发送一帧数据。接收端检测到这个低电平之后，就准备接收数据信号。
 
数据位：在起始位之后，发送端发出的就是数据位，数据位的位数没有严格限制（5-8位都可以）。低位在前，高位在后。由低位向高位逐位发送。
 
校验位：数据位发送完成之后，可以发送以为用来校验数据在传送过程中是否出错。校验位是收发双方预先约定好的有限制差错检验的方式之一（可不用）。
 
停止位：字符帧格式的最后部分是停止位，逻辑“1”有效，它的占位有1/2位、1位或者2位。停止位表示传送一帧信息的结束，也作为发送下一帧数据信息做准备。
 
异步串行通信特点：不需要同步时钟，通信实现简单，设备简单。但是传输速率不高。
 
串行通信数据传送方向
 根据串行数据的传输方向，我们可以将通信分为单工，半双工，双工。
 
单工：是指数据传输仅能沿一个方向，不能实现反向传输。
 
半双工：是指数据传输可以沿两个方向，但需要分时进行传输。
 
全双工：是指数据可以同时进行双向传输。
 
下图是单工、半双工以及全双工的示意图
 
 
串行通信传输速率
 比特率：每秒钟传送的二进制位数。bps
 
波特率：每秒钟调制信号变化的次数。Baud
 
串行通信常用波特率表示数据传输率。
 
波特率与比特率的关系为：
 
比特率 = 波特率x单个调制状态对应的二进制位数
 
单个调制状态对应1个二进制位时，或对于数字信号1或0直接用两种不同电压表示的基带传输，此时 比特率==波特率。串行通信双方识别位的时间间隔要相同，所以通信双方的波特率必须一致。

目录
 
串行通信
 
并行通信
 
串行通信与并行通信示意图
 
 串行通信与并行通信的特性对比
 
全双工、半双工、单工通信
 
 同步通信与异步通信
 
通信速率
 

串行通信
 
按照数据传送的方式，通信可分为串行通信和并行通信。串行通信时是指设备之间通过少量数据信号线（一般是8根以下）、地线及控制信号线，按数据位形式一位一位地传输数据的通信方式。
 
并行通信
 
一般是指使用8、16、32及64根或更多的数据线进行传输的通信方式。并行通信就像多条车道的公路，可以同时传输多位数据，而串行通信则像单条车道的公路，同一时刻只能传输一位数据。
 
串行通信与并行通信示意图
 
 
 串行通信与并行通信的特性对比
 
特性
串行通信
并行通信
通信距离
较远
较近
抗干扰能力
较强
较弱
传输速率
较慢
较高
成本
较低
较高

全双工、半双工、单工通信
 
根据数据通信的方向，通信分为全双工、半双工、及单工通信。
 
单工：只支持数据在一个方向上传输
 
半双工：允许数据在两个方向上传输，但不能同时进行，在某一时刻只允许数据在一个方向上传输，它实际上是一种切换方向的单工通信。
 
全双工：允许数据同时在两个方向上传输，因此全双工通信时两个单工通信的结合，它要求发送设备和接收设备都有独立的接收和发送能力。
 
仍以公路来类比，全双工通信就是一个双向车道，两个方向上的车流互不相干；
 
 
半双工通信则像乡间小道，同一时刻只能让一辆小车通过，另一方向来的车只能等待道路空出来时才能通过；
 
 
 单工通信则像单行道，完全禁止另一方向的车辆通行。
 
 

 同步通信与异步通信
 
根据通信中的数据同步方式，分为同步和异步两种，可以根据通信过程中是否使用时钟信号进行简单的区分。
 
在同步通信中，收发设备双方会使用一根信号线表示时钟信号，在时钟信号的驱动下，双方进行协调，同步数据，通信中通常双方会统一规定在时钟信号的上升沿或下降沿对数据进行采样。
 
在异步通信中，不使用时钟信号进行数据同步，它们直接在数据信号中穿插一些同步用的信号位，或者把主体数据进行打包，以数据帧的格式传输数据，某些通信中还需要双方约定数据的传输速率，以便更好地同步。
 
同步通信中，数据信号所传输的内容绝大部分都是有效数据，而异步通信中会包含帧的各种标识符，所以同步通信的效率更高。但是同步通信中双方的时钟允许误差较小，而异步通信双方的时钟允许误差较大。
 

通信速率
 
1. 比特率：Bitrate，每秒传输的二进制位数，单位为比特每秒（bit/s）。
 
2. 波特率：baudrate，每秒传输的码元数。
 
码元是通讯信号调制的概念，通讯中常用时间间隔相同的符号来表示一个二进制数字，这样的信号称为码元。如常见的通讯传输中，用0V 表示数字0，5V 表示数字1，那么一个码元可以表示两种状态0 和1，所以一个码元等于一个二进制比特位，此时波特率的大小与比特率一致；如果在通讯传输中，有0V、2V、4V 以及6V 分别表示二进制数00、01、10、11，那么每个码元可以表示四种状态，即两个二进制比特位，所以码元数是二进制比特位数的一半，这个时候的波特率为比特率的一半。因为很多常见的通讯中一个码元都是表示两种状态，人们常常直接以波特率来表示比特率，虽然严格来说没什么错误，但希望您能了解它们的区别。