目录
摘要 .................................................................................................................................................. 1
1 多功能双向移位寄存器 ............................................................................................................... 2
1.1 基本工作原理 .................................................................................................................... 2
1.2 基本实现方案 .................................................................................................................... 2
2 电路图设计................................................................................................................................... 4
2.1 电路结构............................................................................................................................ 4
2.2 真值表................................................................................................................................ 4
3 Verilog描述8位双向移位寄存器 ............................................................................................... 6
4 程序仿真....................................................................................................................................... 8
5 总结 ............................................................................................................................................ 10
参考文献......................................................................................................................................... 11
双向移位寄存器 8位双向移位寄存器电路设计
武汉理工大学《能力拓展训练》说明书
摘要
移位寄存器是基本的同步时序电路，基本的移位寄存器可以实现数据的串行/并行或并行/串行的转换、数值运算以及其他数据处理功能。[wwW.nIUBB.NET)在本设计中，使用硬件描述语言Verilog，在EDA工具QuartussII中，设计8位双向移位寄存器硬件电路，根据设计语言进行功能时序仿真，验证设计的正确性与可行性。
关键字：Verilog  QuartusII
移位寄存器 1
双向移位寄存器 8位双向移位寄存器电路设计
武汉理工大学《能力拓展训练》说明书
8位双向移位寄存器电路设计
1 多功能双向移位寄存器
1.1 基本工作原理
移位寄存器是基本的同步时序电路，基本的移位寄存器可以实现数据的串行/并行或并行/串行的转换、数值运算以及其他数据处理功能。[wWw.niUbb.nEt)在本设计中定义移位寄存器中的数据从低位触发器移向高位为右移，移向低位为左移。
为了扩展逻辑功能和增加使用的灵活性，某些双向移位寄存器集成电路产品又附加了并行输入、并行输出等功能。如图1所示是上述几种工作模式的简化示意图。
双向移位寄存器 8位双向移位寄存器电路设计
右移串行输入(DIR左移串行输出(DOL并行输入 03右移串行输出(DOR) DIL) 12并行输出
图1 多功能移位寄存器工作模式简图
1.2 基本实现方案
图2所示是实现数据保持、右移、左移、并行置入和并行输出的一种电路方案。图中的D触发器FFm是N为移位寄存器中的第m位触发器，在其数据输入端插入了一个4选1数据选择器MUXm，用2位编码输入S1、S0控制MUXm，来选择触发器输入信号Dm的来源。当S1?S0?0时，选择该触发器本身输出的Qm，
n?1n次态为Qm，使触发器保持状态不变；当S1?0,S0?1时，触发器FFm?1?Dm?Qm
的输出Qm?1被选中，故CP脉冲上升沿到来时，FFm存入FFm?1此前的逻辑值，即n?1nn?1n而Qm从而实现右移功能；类似地，当S1?1,S0?0时，MUXmQm?Qm?1，+1?Qm，
选择Qm?1，实现左移功能；而当S1?S0?1时，则选中并行输入数据DIm，其次
n?1态Qm?DIm，从而完成并行数据的置入功能。上述四种操作概述于表1，此外，
2
双向移位寄存器 8位双向移位寄存器电路设计
武汉理工大学《能力拓展训练》说明书
在各触发器的输入端QN?1~Q0，可以得到N位并行数据的输出。(wwW.NiUBB.nEt)
双向移位寄存器 8位双向移位寄存器电路设计
图2 实现多功能双向移位寄存器的一种方案
如表1所示，为图2多功能双向移位寄存器的功能表：
表1  图2的功能表
双向移位寄存器 8位双向移位寄存器电路设计
3
双向移位寄存器 8位双向移位寄存器电路设计
2.2 真值表
2.1 电路结构
2 电路图设计
存器，完整电路图如图3所示。[Www.nIubB.nET］
武汉理工大学《能力拓展训练》说明书
有效位对应的数据选择器和最高有效位对应的数据选择器。
双向移位寄存器 8位双向移位寄存器电路设计
图3 8位双向移位寄存器
数据选择器编码端S1S0分别对应地接在一起，同时选择D触发器的信号数据来
行输入。Dsr是右移串行数据输入端，Dsl是左移串行数据输入端，分别接最低
此电路由8个4选1数据选择器、8个带异步清零的D触发器组成。所有的
D触发器的同步，和并行输出数据的清零。另，每个D触发器的输出对应一位并
源。D触发器时钟端CP接一起，清零端CR也同样接在一起，这样可以保证级联
根据上一节的移位寄存器的一种基本实现方案，可以设计出8位双向移位寄
分析电路图，可得此8位双向移位寄存器的真值表，如表2所示：
免责申明：本栏目所发资料信息部分来自网络，仅供大家学习、交流。我们尊重原创作者和单位，支持正版。若本文侵犯了您的权益，请直接点击提交联系我们，立刻删除！

目录
摘要
..................................................................................................................................................
1
1
多功能双向移位寄存器
.
..............................................................................................................
2
1.1
基本工作原理
.
...................................................................................................................
2
1.2
基本实现方案
.
...................................................................................................................
2
2
电路图设计
...................................................................................................................................
4
2.1
电路结构
............................................................................................................................
4
2.2
真值表
................................................................................................................................
4
3 Verilog
描述
8
位双向移位寄存器
...............................................................................................
6
4
程序仿真
.......................................................................................................................................
8
5
总结
............................................................................................................................................
1
0
参考文献
.........................................................................................................................................
1
1

目录
1
多功能双向移位寄存器
......................................................
1
1.1
基本工作原理
.
........................................................
1
1.2
基本实现方案
........................................................
1
2
电路图设计
................................................................
2
2.1
电路结构
............................................................
2
2.2
真值表
.
..............................................................
3
3
移位寄存器的
Verilog
建模
..................................................
3
3.1Verilog
建模基础
.
.....................................................
3
3.2 8
位双向移位寄存器
Verilog
描述
.
......................................
5
4
程序仿真
..................................................................
6
5
心得体会
..................................................................
8
参考文献
.
..................................................................
10
附录
.
......................................................................
11

(5) 保持：寄存器予置任意4位二进制数码abcd，令＝1，
S1＝S0＝0，加CP脉冲，观察寄存器输出状态，记录之。
2、环形计数器
自拟实验线路用并行送数法予置寄存器为某二进制数码(如0100)，然后进行右移循环，观察寄存器输出端状态的变化，记入表8-3-3-6中。
1.实现数据的串、并行转换
(1)串行输入、并行输出按图8-3-3-3接线，进行右移串入、并出实验，串入数码自定；改接线路用左移方式实现并行输出。自拟表格，记录之。
(2)并行输入、串行输出
按图8-3-3－4接线，进行右移并入、串出实验，并入数码自定。再改接线路用左移方式实现串行输出。自拟表格，记录之。
表8-3-3-6 环形计数器功能测试表
五、实验报告
1、在对CC40194进行送数后，若要使输出端改成另外的数码，是否一定要使寄存器清零？
2、使寄存器清零，除采用输入低电平外，可否采用右或左移的方法？可否使用并行送数法？若可行，如何进行操作？
3、若进行循环左移，图8-3-3－4接线应如何改接？
4、分析表8-3-3-4的实验结果，总结移位寄存器CC40194的逻辑功能并写入表格功能总结一栏中。
5、分析串/ 并、并/ 串转换器所得结果的正确性。