一、配置路由器接口
要使路由器可访问，必须配置路由器接口。思科路由器上有许多不同类型的接口。此下示例中，思科 1941 路由器配备以下接口：
两个千兆以太网接口 - GigabitEthernet 0/0 (G0/0) 和 GigabitEthernet 0/1 (G0/1)

由两个接口组成的一个串行 WAN 接口卡 (WIC) - Serial 0/0/0 (S0/0/0) 和 Serial 0/0/1 (S0/0/1)

注：点击  此处有关接口缩写和编号的更多信息
配置路由器接口与在交换机上配置管理 SVI 有相似之处。
尽管不必要，仍建议为每个接口配置说明文字，以帮助记录网络信息。说明文字最长不能超过 240 个字符。使用description description-text命令即可。使用 no shutdown 命令可激活接口，类似于启动接口。接口还必须连接到另一台设备（交换机或路由器），才能使物理层处于活动状态。
R1(config)# interface GigabitEthernet 0/1			// 进入路由器的某个接口并进行配置
R1(config-if)# ip address 192.168.11.1 255.255.255.0	// 配置接口的IP地址和子网掩码
R1(config-if)# description LAN-11				// 设置每个接口的
R1(config-if)# no shutdown				// 开启端口

二、检验接口配置
最常用的是 show ip interface brief 命令。生成的输出显示所有接口、其 IPv4 地址和当前状态。已配置和连接的接口的状态和协议均会显示“up”。显示任何其他内容均表示配置或布线出现问题。

例如：
R1# show ip interface brief

Interface           IP-Address      OK?  Method Status                Protocol  
 
GigabitEthernet0/0  192.168.10.1    YES  manual up                     up
GigabitEthernet0/1  192.168.11.1    YES  manual up                     up
Serial0/0/0         209.165.200.225 YES  manual up                     up
Serial0/0/1         unassigned      YES  NVRAM  administratively down  down
Vlan1               unassigned      YES  NVRAM  administratively down  down

# 该输出表明 LAN 接口和 WAN 链路均已激活并可以运行。
# 注意，ping 命令生成的五个感叹号可以确认到 R2 是连通的。

您可以使用 ping 命令验证接口连接。思科路由器发送五个连续的 ping，并测量最小、平均和最大往返时间。感叹号用于验证连接(五个感叹号则表示连接成功)

例如：
R1# ping 209.165.200.226

Type escape sequence to abort.
Sending 5, 100-byte ICMP Echos to 209.165.200.226,
timeout is 2 seconds:
!!!!!
Success rate is 100 percent (5/5),
round-trip min/avg/max = 1/2/9 ms
R1#


其他接口验证命令包括：

show ip route - 显示存储在 RAM 中的 IPv4 路由表的内容。
show interfaces - 显示设备上所有接口的统计信息。
show ip interface - 显示路由器上所有接口的 IPv4 统计信息。

show ip route 命令验证了路由器在所有直连网络的路由表中都有条目。
R1# show ip route

Codes: L - local, C - connected, S - static, R - RIP,
       M - mobile, B - BGP
       D - EIGRP, EX - EIGRP external, O - OSPF, 
       IA - OSPF inter area
       N1 - OSPF NSSA external type 1, N2 - OSPF NSSA external type 2
       E1 - OSPF external type 1,  E2 - OSPF external type 2, E - EGP
       i - IS-IS, L1 - IS-IS level-1,
       L2 - IS-IS level-2, ia - IS-IS inter area
       * - candidate default, U - per-user static route, o - ODR
       P - periodic downloaded static route

Gateway of last resort is not set

     192.168.10.0/24 is variably subnetted, 2 subnets, 3 masks
C       192.168.10.0/24 is directly connected, GigabitEthernet0/0
L       192.168.10.1/32 is directly connected, GigabitEthernet0/0
     192.168.11.0/24 is variably subnetted, 2 subnets, 3 masks
C       192.168.11.0/24 is directly connected, GigabitEthernet0/1
L       192.168.11.1/32 is directly connected, GigabitEthernet0/1
     209.165.200.0/24 is variably subnetted, 2 subnets, 3 masks
C       209.165.200.224/30 is directly connected, Serial0/0/0
L       209.165.200.225/32 is directly connected, Serial0/0/0
R1#

记住使用 copy running-config startup-config 命令来保存配置。
本文只用于学习与记录

如果要给接口配置辅助地址使用参数secondary
ip address 192.168.1.1 255.255.255.0 secondary
不建议配置多个ip地址，这会导致路由运行效率低下

需要注意的是：思科所有交换机端口默认都已启用而所有路由器端口默认都被禁用

管道
输出限定符，在冗长输出中迅速找出目标

串行接口(serial)
通常串行端口连接到CSU/DSU设备，由这种设备提供时钟频率(传输速率)
如果采用的是背对背配置，电缆的一端——数据通信设备端必须提供时钟频率
DCE  数据通信设备(通常指电信端)
DTE  数据终端设备
时钟频率配置：（比特/秒）
interface serial0/0/0
clock rate ?
带宽配置：（千比特/秒  思科路由默认带宽都是1.544Mbit/s）
interface serial0/0/0
bandwidth ?
显示物理接口本身的信息，可以查看DCE/DTE接口
show controllers serial 0/0                     
查看保存删除配置        

running-config     当前正在运行的配置文件
startup-config      下次启动加载的配置文件
还可以将配置文件复制到任何地方




验证命令
ping 10.1.1.1(至确定主机是否有响应)
traceroute(使用ICMP和IP存活时间(TTL)来跟踪包穿越网络时经过的路径)
TTL每经过一个路由就-1直到为0时丢弃

转载于:https://blog.51cto.com/13211071/2365016

静态路由配置：



问题：



1.路由器之间用什么连接？？？

： 用串行口+串行线 serial

2.no shut down 即：启用端口



3.exit是保存设置。



4.如何看待路由器之间的连线？？？它们的俩端是在一个网络中吗？？？



5.

本文是对TI的TMS320C645x DSP SRIO User’s Guide中5.12~5.14节内容的搬运

与2.3.2.1~2.3.2.3节内容相关
宏配置（SERDES_CFGn_CNTL）
虽然n为0~3，但实际上只有n=0对应的寄存器是有用的。对n=0的寄存器的配置对四个端口同时有效。



D9-8 环路带宽（Loop Bandwidth）	

串行解串器有一个独立的PLL产生时钟，用于时钟恢复。PLL的参考时钟（RIOCLK）的抖动对PLL输出的时钟有很大影响。可以对环路带宽进行控制，改善时钟质量。

（00）- 基本，环路带宽为参考时钟频率的1/12；

（10）-窄带，环路带宽为参考时钟频率的1/20，环路带宽更小，但也更容易引入噪声，性能提高或是降低不好说；

（11）-宽带，环路带宽为参考时钟频率的1/8；
D5-1 PLL倍频系数（MPY）





MPY
倍数




00000
4


00001
5


00010
6


00100
8


00101
10


00110
12


00111
12.5


01000
15


01001
20


01010
25



第0位 PLL使能，使能（1），不使能（0）

将这一位置一后，需要等待1us，寄存器才会稳定，再经过不超过200个参考时钟周期，PLL能够锁定到需要的频率，前提是在这一段时间内，PLL的参考时钟保持稳定。

接收通道配置（SERDES_CFGRXn_CNTL）
n=0~3，分别对应3个端口



首先，为了让某一通道能够接收事务包，需要将第0位（ENRX）置一。
可以通过D15-14配置信号丢失检测，一旦发生信号丢失（有可能某一高电平的信号电平不够高，没有被正常识别），就冻结时钟恢复算法，防止错误的信号影响时钟的恢复。

（00）：不检测信号是否丢失；
（01）：高阈值检测，阈值范围在85-195mVdfpp（差分峰峰值）
（10）：低阈值检测，阈值范围在65-175mVdfpp


D18-16：时钟恢复（CDR，CLock/Data Recovery）算法通过这三位进行配置，该算法主要作用为改变采样时钟的相位，使采样正好发生在两次数据变化中间。算法分为“一阶”和“二阶”，两者实现的基础是相同的，都是当满足一定条件时，改变采样时钟的相位。

手册中提到，当两个连续的数据不同时，两位数据之间可以得到一个相位样本。因为两个数据不同时，必然有一个跳变，可以据此与采样时钟的通过一定组合逻辑，将相位差转换为脉宽，进而计算得到当前时钟的相位，判断是超前还是滞后。

算法实现中，将8次数据样本作为一个“投票窗口”，这8次数据样本可以得到9个相位样本（不知道为什么有9个？可能是把这8次数据的前后也都算上了吧），然后做一个统计，判断这几次的采样时钟是主要超前还是滞后，接着进行调整。

共有8钟模式，其中后四种可以理解为在前四种的基础上的改进。

（000）：只采用“一阶算法”，也就是直接根据统计结果调整相位，每次调整±488ppm（part per million）,也就是每次调整百万分之488的相位；
（001）：同时采用“二阶算法”，二阶算法依据两次统计的净插值进行相应的调整，具体不是很清楚，能够调整相位变化率。这一模式采用精度最高的二阶算法，但是响应时间长，锁定慢，适合相位差是固定的场合。
（010）：二阶算法，中等精度；
（011）：二阶算法，最低精度，但响应快；
（100）：（000）模式下，增加快速锁定功能，当相位偏差比较大时，每次调整±1953ppm，当出现…10101010…序列时，表明相位在超前和滞后之间不断来回切换，接着每次的相位调整恢复正常，即±488ppm。
（101）：（001）模式下，增加快速锁定功能，同上；
（110）：（010）模式下，增加快速锁定功能，同上；
（111）：（011）模式下，增加快速锁定功能，同上；


D13-12：ALIGN，符号对齐，8b/10b编码中有一种K28控制符号，这种符号被很多传输协议使用，用于事务/数据包定界。对于“符号对齐”的概念还不是很清楚，现在只知道有这种符号，对齐可能是为了方便后续处理吧。（说实话，这个字段没太看懂……ORZ）

（00）：不采用符号对齐

（01）：K28控制符号对齐

（10）：对于不支持K28控制符号对齐的系统，可以通过ASIC内核的逻辑控制，使其支持任意符号对齐系统。
D22-19：均衡器（EQ，Equalizer），通过衰减低频分量来补偿通道的内插损耗。整个均衡器的模型是一个一阶的高通滤波器。均衡器的响应可以配置为通过内部算法自动调整或是固定它的低频增益或零点频率。（对我来说这个均衡器还是很抽象……ORZ）

（0000）：最大低频增益，也就是没有这个均衡器
（0001）：低频增益和零点频率都自动调整；
其他值要不就是保留的，要不就是低频增益自动调整，零点频率固定的，固定值有：135MHz，156MHz，216MHz，304MHz，402MHz，573MHz，805MHz，1084MHz。


D10-8：TERM，唯一有效值（001），优化接收敏感度；
第7位：INVPAIR，控制参考时钟反相，不反相（0），反相（1）；
D4-2：BUSWIDTH，总线宽度，唯一有效值（000），10位并行总线；
D6-5：RATE，工作速率，有全速，半速，四分之一速率可选

（00）：全速：在PLL输出时钟的每个周期内， 采样两个数据；
（01）：半速：在PLL输出时钟的每个周期内， 采样一个数据；
（10）：四分之一速率：每两个PLL输出时钟的周期，采样一个数据



发送通道配置（SERDES_CFGTXn_CNTL）
n=0~3，分别对应3个端口



与接收通道类似，该寄存器的第0位控制接收使能，置一有效。
第16位：ENFTP（Enables fixed phase relationship of transmit input clock with respect to transmit output clock）

必须置一才行
D15-12：DE（De-emphasis）可以调节输出信号的幅度。

若为（0000），则不衰减。另外可以设置15种衰减程度，用来补偿高频信号的衰减？

我是这样理解的：在事务发出前输出的信号和发送事务的信号幅度有一定差别，事务发送时的信号幅度较小，因此需要补偿。
11-9：SWING，设置输出摆幅

共有8种输出摆幅可以设置，125-1250mVdfpp，（000）对应幅度最小，（111）对应幅度最大
第8位：CM，共模调整。当输出摆幅的设置超过750mV时，会引起共模减小，导致波形失真，此时需要对信号的共模进行提高。

（0）：不调整共模
（1）：将共模提升输出信号差分幅值的5%


第7位：INVPAIR，同接收
D6-5：RATE，同接收
D4-2：BUSWIDTH，同接收