精华内容
下载资源
问答
  • 基于MATLAB和FPGA 的FIR滤波器设计,串行结构,MATLAB仿真通过,modelsim仿真完美,具有较大的参考价值。本人运行通过,不会浪费积分。 PS:仿真文件XXXX.txt文件需要放到simulation\modelsim下。
  • 基于FPGA的串行结构递归神经网络LS-SVM实现.pdf
  • 使用verilog设计的FIR滤波器,该滤波器采用了串行结构,占用资源少。虽然FIR滤波器可以用IP核实现,但通过本代码,可以了解FIR滤波器的结构特点,有助于项目选择合适的参数。

    本案例节选明德扬FPGA企业内训中的项目训练。

    一、功能描述

    FIR滤波器,即有限脉冲响应滤波器,顾名思义,是指单位脉冲响应的长度是有限的滤波器。而根据FIR滤波器的结构形式,分为直接型、级联型、频率取样型和快速卷积型。其中直接型又可以采用串行结构、并行结构、分布式结构。本案例实现了具有线性相位的半串行结构的FIR滤波器。


    所谓串行结构,即串行实现滤波器的累加运算,将每级延时单元与相应系数的乘积结果进行累加后输出,因此整个滤波器实际上只需要一个乘法器运算单元。串行结构还可以分为全串行和半串行结构,全串行结构是指进行对称系数的加法运算也由一个加法器串行实现,半串行结构则指用多个加法器同时实现对称系数的加法运算。


    本案例设计了一个15阶的低通线性相位FIR滤波器,采用布莱克曼窗函数设计,截止频率为500HZ,采样频率为2000HZ;实现全串行结构的滤波器,系数的量化位数为12比特,输入数据位宽为12比特,输出数据位宽为29比特,系统时钟为16kHZ。采用具有白噪声特性的输入信号,以及由200HZ及800HZ单点频信号叠加的输入信号。


    滤波器系数:12'd0,-12'd3,12'd15,12'd46,-12'd117,-12'd263,12'd590,12'd2047


    二、平台效果图

    1.modelsim仿真效果图

    1491899426122283.png

    1491899355771602.png

    1491899506688422.png

    2.MATLAB效果图

    1491899574615827.png

    1491899877130958.png


    三、实现过程

    首先根据所需要的功能,列出工程顶层的输入输出信号列表。

    信号名

    I/O

    位宽

    说明

    clk

    I

    1

    系统工作时钟50M

    rst_n

    I

    1

    系统复位信号,低电平有效

    din

    I

    12

    接收信号

    din_vld

    I

    8

    接收数据有效指示信号

    rdy

    O

    8

    准备信号

    dout

    O

    29

    滤波器输出信号

    dout_vld

    O

    1

    输出数据有效指示信号


    我们可以把工程划分成三个模块,分别是FIR滤波器模块和加法器模块和乘法器模块。

    1.FIR滤波器模块

    具有线性相位的半串行FIR滤波器结构图:

    1491900062559370.png

    在时钟允许信号的控制下,将数据以1/8系统时钟频率存入16个移位寄存器中,然后将对称系数的输入数据相加,比如X(0)*X(N),X(1)*X(N-1),X(2)*X(N-2),同时将对应的滤波器系数送入乘法器中得到结果mult_s,再对此乘法结果进行累加sum <= sum + mult_s,并输出滤波后的数据。


    以此本模块实现了具有线性相位的半串行FIR滤波器功能。

    本模块信号列表如下:

    信号名

    I/O

    位宽

    说明

    clk

    I

    1

    系统工作时钟50M

    rst_n

    I

    1

    系统复位信号,低电平有效

    din

    I

    12

    接收信号

    din_vld

    I

    8

    接收数据有效指示信号

    rdy

    O

    8

    准备信号

    dout

    O

    29

    滤波器输出信号

    dout_vld

    O

    1

    输出数据有效指示信号

     

    2.加法器模块

    调用了Quartus II 里的加法器IP核,以实现FIR滤波器中的加法器模块。

    信号列表如下:

    信号名

    I/O

    位宽

    说明

    dataa

    I

    13

    数据a

    datab

    I

    13

    数据b

    result

    O

    13

     

    3.乘法器模块

    调用了Quartus II 里的乘法器IP核,以实现FIR滤波器中的乘法器模块。

    信号列表如下:

    信号名

    I/O

    位宽

    说明

    dataa

    I

    11

    数据a

    datab

    I

    12

    数据b

    clock

    I

    1

    工作时钟

    result

    O

    24

    乘积

     

     

    四、MATLAB部分说明

    使用MATLAB设计出滤波器系数,仿真出滤波器测试数据、测试数据经滤波器滤波后的输出数据并转换成二进制数据写入文本文件中供Modelsim进行仿真。


    编写MATLAB程序,从Modelsim仿真后生成的文本文件中读取滤波器输出数据,对数据进行时域及频域分析,程序运行结果见平台效果图。


    代码资料下载

    展开全文
  • ;51 单片机的串行接口 ;4
  • 微机原理与应用:第三十三讲 串行通讯和串行接口结构原理.ppt
  • I2C总线串行串行输入输出结构

    千次阅读 多人点赞 2011-10-19 08:05:56
    I2C总线串行串行输入输出结构  本文章以8XC552(飞利浦的一款微控制器)的IIC总线串行串行输入输出结构为例,深入理解IIC总线协议:    IIC总线的串行输入输出结构保证了IIC总线的数据寄存器中能保存总线上的...

    I2C总线串行串行输入输出结构

                    本文章以8XC552(飞利浦的一款微控制器)的IIC总线串行串行输入输出结构为例,深入理解IIC总线协议:
               
                    IIC总线的串行输入输出结构保证了IIC总线的数据寄存器中能保存总线上的最新数据。SDAT和ACK组成一个9为的移位寄存器,它组成一个环状结构。串行输出的同时不断采入总线上的数据ACK标志位由总线控制,并可以由CPU存取(存入1对应的是非应答,存入0对应的应答)。在SCL线上的时钟脉冲的上升沿,串行数据通过ACK标志位存入SDAT,串行数据在SCL时钟脉冲下降沿沿BSD7移出当一个字节数据移入SADT后,SDAT中的数据有效,控制逻辑在第9个时钟脉冲周期送出应答位。
             
    展开全文
  • 串行通信方式是数据传输的一种方式。这种方式操作简单,连接少,传输距离远,因而在信息传送,尤其是在远距离的传送中得到了广泛的应用。目前常用的串行通信方式有RS -232 C,RS - 422 A,RS - 423 A及RS - 485 A等...
  • AT89S51单片机串行口的内部结构如下图所示。它有两个物理上独立的接收、发送缓冲器SBUF(属于特殊功能寄存器),可同时发送、接收数据。发送缓冲器只能写入不能读出,接收缓冲器只能读出不能写入,两个缓冲器共用一...
  • 电信设备-一种串行数据通信结构.zip
  • 用SiGe和SAW 技术实现高速串行互连结构的超精确计时 高速时的带宽限制导致了新的变化,PC 板开始采用高速串行连接作为芯片间的连接,而该技术原先主要限于在板间进行数据传输。像支持板级串行交换开关结构及最大数据...
  • 本文结合3GPP WCDMA协议25.213(Release6)下行调制与WCDMA终端基带数字处理器的实现,使用了基于FIR结构的RRC滤波器,同时采用串行处理IQ路数据的方式,提高了数据处理的效率,节约了ASIC设计时使用的资源。
  • 基于LDPC码的串行级联Turbo结构,赵东峰,金鑫,本文提出了基于低密度奇偶校验码(LDPC, Low Density Parity Check Codes)的串行级联Turbo结构,并结合置信传播算法(BP, Belief Propagation)算法与Turbo串
  • 56 G PAM4已经是近年来高速串行总线设计的新热点,同时行业也开始关注56 G NRZ和112 G PAM4的实现。速率提升带来了通道设计的挑战,尤其是过孔结构的优化,是无源通道性能的关键指标。从两方面来介绍过孔结构优化,...
  • 电信设备-应用于遥控模型的I-BUS串行总线结构及其通信方法.zip
  • 单片机串行结构   串行结构如上图   发送时,SBUF中写入数据后,串行口通过发送控制器,将SBUF中的数据逐个逐位地通过串行输出口TXD引脚逐个发出,当一个字节发送结束后,触发TI中断位,通知单片机发送结束...
    单片机串行口结构

    在这里插入图片描述
      串行口结构如上图
      发送时,SBUF中写入数据后,串行口通过发送控制器,将SBUF中的数据逐个逐位地通过串行输出口TXD引脚逐个发出,当一个字节发送结束后,触发TI中断位,通知单片机发送结束
      接收时,先向REN引脚写1,外部引脚RXD会实时检测电平变化,当满足串行接收数据的条件时,会逐位接收数据并保存到SBUF,当一个字节接收结束后,触发RI中断位,通知单片机接收结束


    串行口控制寄存器SCON

    SCOND7D6D5D4D3D2D1D0
    98HSM0SM1SM2RENTB8RB8TIRI

    SM0、SM1用于设定串行口工作方式   fosc :晶振频率

    SM0SM1方式功能波特率
    00方式0移位寄存器方式fosc/12
    01方式18位异步通信方式可变
    10方式29位异步通信方式fosc/32或fosc/64
    11方式39位异步通信方式可变

    SM2:多机通信控制位
    REN:允许接收控制位
    TB8/RB:发送/接收的第9位数据
    TI:发送中断标志位
    RI:接收中断标志位


    电源控制寄存器

    PCOND7D6D5D4D3D2D1D0
    87HSMOD

    当SMOD位为1时,串行口方式1、方式2、方式3的波特率加倍


    这里只介绍方式0与方式1的应用

    方式0
      方式0通常用来外接移位寄存器,用作扩展I/O口,方式0工作时波特率固定为 fsoc/12,工作时,串行数据通过RXD输入、输出,同步时钟通过TXD输出
      发送:TI = 0 时,SBUF写入数据后,发送过程启动,发送结束后,TI被置为1,并向CPU申请中断
      接收:在 RI = 0 时,将REN置"1"就启动一次接收过程,RXD上的串行数据一次移入移位寄存器,当一个字节发送完成之后,接收中断标志RI被置为"1",同时向CPU申请中断
      方式0波特率固定,也无需编程设定定时器

    方式0应用实例:扩展并行I/O口
      当外接串入并出的移位寄存器时,即是扩展并行输出口,当外接并入串出的移位寄存器时,相当于扩展并行输入口

    原理图如下
    在这里插入图片描述
    4094模块使用方式:
    在这里插入图片描述
    D接RXD,CLK接TXD,STB接P1.0,OE接EA

    扩展并行输出口控制流水灯程序如下:

    #include<reg52.h>
    sbit P1_0 = P1^0;
    void main(){
    	unsigned char i;
    	unsigned int j;
    	SCON = 0x00;//设置串行口工作方式
    	i = 0x01;//00000001b   发送的用于控制LED灯的变量
    	for(;;){
    		P1_0 = 0;//将4094接入串口
    		SBUF = i;//
    		while(TI==0);
    		P1_0 = 1;//将STB置1,准备4094发送
    		TI = 0;//TI归位
    		for(j = 0;j<0xffff;j++);//适当延时
    		i = i*2;
    		if(i==0){
    			i = 0x01;//循环
    		}
    	}
    }
    

    方式1
      方式1位8位异步通信方式,在方式1下,一帧信息为10位,1位起始位(0),8位数据位(低位在前)和1位停止位(1)
      发送:在 TI = 0 时,向SBUF写入数据,启动发送过程,数据有TXD引脚送出,当一帧数据发送完毕后,TI 被置为"1"
      接收:当 REN = 1 时,接收控制器开始接收数据,数据依次被移入移位寄存器,当8位数据及停止位全部移入后,进行响应操作
      方式1下,TXD数据发送端,RXD为数据接收端,波特率可变,由定时/计数器T1的溢出率和电源控制寄存器PCON中的SMOD位决定,故可编程设定定时器以设定波特率,其中溢出率 = 计数器一秒钟内溢出的次数
     波特率 = 2SMOD × (T1的溢出率) / 32
     T1溢出率 = fsoc / ( 12 × 计数值 )
    所以
     T1的初值 = MAX值 - fsoc × 2SMOD / (12 × 波特率 × 32)

    在这里插入图片描述
    分析如下:
    在这里插入图片描述
    甲机发送程序:

    #include<reg52.h>
    void main(){
    	unsigned char i;
    	SCON = 0x40;
    	TMOD = 0x20;
    	TL1 = 0xE6;
    	TH1 = 0xE6;
    	TR1 = 1;//设定完毕
    	P1 = 0xff;//为读取准备
    	while(1){
    		i = P1;
    		SBUF = i;
    		while(TI==0);//等待发送完成
    		TI = 0;
    	}
    }
    

    乙机接收程序:

    #include<reg52.h>
    void main(){
    	SCON = 0x50;
    	TMOD = 0x20;
    	TL1 = 0xE6;
    	TH1 = 0xE6;
    	TR1 = 1;
    	EA = 1;
    	ES = 1;
    	while(1);
    }
    
    void setLED() intrrupt 4{
    	if(RI){
    		RI = 0;
    		P2 = SBUF;
    	}
    }
    

    2019/3/5

    展开全文
  • 结构:并口采用的是25针D形接头。所谓“并行”,是指8位数据同时通过并行线进行传送,这样数据传送速度大大提高,但并行传送的线路长度受到限制,因为长度增加,干扰就会增加,数据也就容易出错。 特点 并行接口是...

    并行接口

    概括的说就是有8个车bai道同一时刻能传送8位(一个字节)数据
    结构:并口采用的是25针D形接头。所谓“并行”,是指8位数据同时通过并行线进行传送,这样数据传送速度大大提高,但并行传送的线路长度受到限制,因为长度增加,干扰就会增加,数据也就容易出错。
    特点

    1. 并行接口是bai在多根数据du线上,数据以字节或字为单位与zhi输入/输出设备或控制对象传送信息的。与此相对的串行接口是在一根数据线上以1位数据位为单位与I/O设备或通信设备传送信息。实际应用中,凡是在CPU与外设之间同时需要两位以上信息传送时,主要采用并行接口,并行接口适用于近距离、高速度的场合。
    2. 并行传送的信息不要求固定的格式,这与串行传送的信息有数据格式的要求不同。
    3. 并行接口有简单硬件连线接口和可编程接口之分。硬件连线接口的工作及功能用硬件连线来设定,用软件编程的方法不能加以改变;如果接口的工作方式及功能用硬件来设定,用软件编程的方法不能加以改变;如果接口的工作方式及功能可以用软件编程的方法加以改变就叫可编程接口。

    串行接口

    1. 串行接口是指两个功能模块只通过一条或两条数据线进行数据交换。发送方需要将数据分解成二进制位,一位一位地分时经过单条数据线传送;接收方需要一位一位地从单条数据线上接收数据,并且将它们重新组装成一个数据。
    2. 半双工各全双工
    3. 通信方式
    展开全文
  • 本文首先介绍了数控车间组网通讯中接口与电缆线的硬件连接, 然后对点对点式 网络拓扑结构和基于串口扩展卡的星型拓扑结构进行分析与比较, 从而得出数控车间串行通信连接系 统的最佳方案。
  • 电子政务-改进结构的通用串行总线电连接器.zip
  • 基于串行总线多CPU结构的便携式铝液温度测量装置设计.pdf
  • 行业文档-设计装置-一种串行存储器芯片容量扩充结构
  • PC机与多个单片机之间的串行通信原理及其软硬件结构的实现、电子技术,开发板制作交流
  • 7.0 UART串行通信

    千次阅读 2014-07-05 11:11:18
    实例5---UART串行通信-----程序目的:学会如何应用UART通信 ...MSP430的通用串行结构USCI支撑多种串行通信模式。在MSP430F249这个型号中含有4个USCI模块,下面我们就看支持UART模式的USCI_Ax的相应寄存器:
  • 电信设备-移动终端及其通用串行总线连接器的连接结构.zip
  • 电信设备-具有一体式端子的通信产品通用串行总线连接器结构.zip
  • matlab代码影响用于串行和并行机器人的组合结构和尺寸综合的工具箱 此回购包含串行和并行机器人的组合结构和尺寸综合。 使用该软件,可以找到给定任务的所有并行机器人结构(“结构综合”),然后优化这些结构(...
  • 本文介绍一些Serdes的通用结构
  • 提出了一种具有嵌套结构的RAKE接收机(嵌套式RAKE接收机),该接收机基于串行干扰抵消技术对支路依次解调,当前支路与已解调支路构成RAKE子结构,各RAKE子结构具有嵌套关系。最新数据估计由RAKE子结构各支路的解调器...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 157,775
精华内容 63,110
关键字:

串行结构