精华内容
下载资源
问答
  • 2020-12-19 13:32:48

    实验目的

    1

    .熟悉Q

    uartusII

    的VHDL文本设计流程全过程,学习计数器的设计与仿真

    2

    .掌握简单逻辑电路的设计方法与功能仿真技巧。

    3

    .学习使用

    V

    AHDL

    语言进行含异步清零和同步加载与时钟使能的计数器的设计

    实验仪器设备

    1

    PC

    机,

    1

    2

    .Q

    uartusII

    系统

    实验原理

    含计数使能、异步复位

    4

    位加法计数器,其中有锁存器、

    rst

    是异步清零信号,低电平

    有效;

    clk

    是锁存信号、当

    ena

    1

    时使能锁存器。

    实验内容

    VHDL

    语言设计一个含异步清零和同步加载与时钟使能的计数器,并进行编辑,编

    译与仿真。要求

    (1)

    设计含有异步清零

    CLR

    和时钟使能端

    ENA

    (2)

    D

    触发器设计带有上述功能的十进制的加法计数器。

    实验程序

    LIBRARY IEEE;

    USE IEEE.STD_LOGIC_1164.ALL;

    USE IEEE.STD_LOGIC_UNSIGNED.ALL;

    ENTITY CNT10 IS

    PORT(CLK,RST,EN : IN STD_LOGIC;

    CQ : OUT STD_LOGIC_VECTOR(3

    DOWNTO

    0);

    COUT : 0UT STD_LOGIC);

    END ENTITY CNT10;

    ARCHITECTURE behav OF CNT10 IS

    BEGIN

    PROCESS (CLK,RST,EN)

    V

    ARIABLE

    CQI : STD_LOGIC_VECTOR(3

    DOWNTO 0);

    BEGIN

    IF RST=

    1

    THEN CQI:=(OTHERS =>

    0

    );

    ELSIF CLK

    EVENT AND CLK=

    1

    THEN

    IF EN=

    1

    THEN

    IF CQI<9 THEN CQI:=CQI+1;

    ELSE

    CQI

    :=

    (OTHERS =>

    0

    );

    END IF;

    END IF;

    END IF;

    IF CQI=9 THEN COUT<=

    1

    ;

    ELSE COUT<=

    0

    ;

    END IF;

    CQ<=CQI;

    END PROCESS;

    END ARCHITECTURE behav;

    .

    实验仿真图形

    更多相关内容
  • 用T'触发器构成的异步二进制加法计数器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • 二进制加法计数器原理实验内容 测试方法
  • BCD-七段显示译码器的设计实验要求用原理图输入设计法或Verilog HDL文本输入设计法设计BCD-七段显示译码器CT7448电路,建立CT7448的实验模式。通过电路仿真和硬件验证,进一步了解BCD-七段显示译码器CT7448的功能和...

    BCD-七段显示译码器的设计

    实验要求

    用原理图输入设计法或Verilog HDL文本输入设计法设计BCD-七段显示译码器CT7448电路,建立CT7448的实验模式。通过电路仿真和硬件验证,进一步了解BCD-七段显示译码器CT7448的功能和特性。

    设计原理

    BCD-七段显示译码器CT7448的元件符号如图所示,D、C、B和A是BCD数输入端(D输入的权值最高),YA、YB、YC、YD、YE、YF和YG是七段译码输出信号。BIN是灭灯输入信号,当BIN=0时,YA、YB、YC、YD、YE、YF和YG均为低电平(无效电平),使被驱动的数码管的七段全部不亮。LTN是灯测试信号输入,低电平有效,当LTN=0时(BIN=1),七段译码输出信号YA、YB、YC、YD、YE、YF和YG均为高电平(有效电平),使被驱动的数码管的七段同时点亮,检查该数码管各段能否正常发光。RBIN是灭零控制输入信号,低电平有效,当RBIN=0(BIN=1)且DCBA=0000(显示“0”的输入数据)时,YA、YB、YC、YD、YE、YF和YG均为低电平(无效电平),使被驱动的数码管的七段全部不亮。RBON是灭零输出,当RBON=0时,作为输出信号控制其他BCD-七段显示译码器的灭零输入RBIN。

    展开全文
  • 计算机组成原理二进制计数器实验报告计算机组成原理实验一4位二进制计数器实验姓名:李云弟 学号:1205110115 网工1201【实验环境】1. Windows 2000 或 Windows XP2. QuartusII9.1 sp2、DE2-115计算机组成原理教学...

    计算机组成原理位二进制计数器实验报告

    计算机组成原理实验一

    4位二进制计数器实验

    姓名:李云弟 学号:1205110115 网工1201

    【实验环境】

    1. Windows 2000 或 Windows XP

    2. QuartusII9.1 sp2、DE2-115计算机组成原理教学实验系统一台,排线若干。

    【实验目的】

    1、熟悉VHDL语言的编写。 2、验证计数器的计数功能。

    【实验要求】

    本实验要求设计一个4位二进制计数器。要求在时钟脉冲的作用下,完成计数功能,能在输出端看到0-9,A-F的数据显示。(其次要求下载到实验版实现显示)

    【实验原理】

    计数器是一种用来实现计数功能的时序部件,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能。计数器由基本的计数单元和一些控制门所组成,计数单元则由一系列具有存储信息功能的各类触发器构成,这些触发器有RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统中应用广泛,如在电子计算机的控制器中对指令地址进行计数,以便顺序取出下一条指令,在运算器中作乘法、除法运算时记下加法、减法次数,又如在数字仪器中对脉冲的计数等等。

    计数器按计数进制不同,可分为二进制计数器、十进制计数器、其他进制计数器和可变进制计数器,若按计数单元中各触发器所接收计数脉冲和翻转顺序或计数功能来划分,则有异步计数器和同步计数器两大类,以及加法计数器、减法计数器、加/减计数器等,如按预置和清除方式来分,则有并行预置、直接预置、异步清除和同步清除等差别,按权码来分,则有“8421”码,“5421”码、余“3”码等计数器,按集成度来分,有单、双位计数器等等,其最基本的分类如下:

    计数器的种类

    下面对同步二进制加法计数器 同步计数器中,所有触发器的CP端是相连的,CP的每一个触发沿都会使所有的触发器状态更新。因此不能使用T′触发器。应控制触发器的输入端,即将触发器接成T触发器。只有当低位向高位进位时(即低位全1时再加1),令高位触发器的T=1,触发器翻转,计数加1。

    由JK触发器组成的4位同步二进制加法计数器用下降沿触发。下面分析它的工作原理。

    本实验中要求用VHDL语言设计同步4位二进制计数器,令其上升沿触发。

    【实验步骤】

    1.1 顶层VHDL文件设计

    1.1.1 创建工程和编辑设计文件

    首先建立工作库,以便设计工程项目的存储。任何一项设计都是一项工程(Project),都必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹,此文件夹将被EDA软件默认为工作库(Work Library)。

    在建立了文件夹后就可以将设计文件通过QuartusII的文本编辑器编辑并存盘,详细步骤如下:

    首先新建一个文件夹。利用资源管理器,新建一个文件夹,如:d : \li1 。注意,文件夹名不能用中文。

    1、创建一个工程

    、双击桌面上的图标 ,打开Quartus II 软件。

    (2)、再开始建立新项目工程。点击:【File】菜单,选择下拉列表中的【New Project Wizard...】命令,打开建立新项目工程的向导对话框。

    点击next.

    (3)出现对话框,让你选择项目工程保存位置、定义项目工程名称以及设计文件顶层实体名称。如图:

    第一栏选择项目工程保存的位置,方法是点击 按钮,选择到刚才我们在第一步建立的文件夹。

    第二栏用于指定项目工程名称。项目名可以取任意名字,也可以直接用顶层文件名作为项目名(建议使用)。第三栏用于指定顶层文件的实体名称。软件会默认为与之前建立的项目工程名称一致。没有特别需要,我们一般选择软件的默认,不必特意去修改。需要注意的是:以上名称的命名中不能出现中文字符,否则软件的后续工作会出错。

    完成以上命名工作后,点击Next,进入下一步。

    (4)这一步的工作是让你将之前已经设计好的工程文件添加到本项目工程里来,我们之前若没有设计好的文件,就不用理它,跳过这一步,直接点Next,再进入下一步。如下图对话框:

    (5)这一步的工作是让你选择好设计文件下载所需要的可编程芯片的型号,实验中我们所用的实验平台是DE2-115开发板,因此我们选择Cyclone IV E,EP4CE115F29C7。

    点击Next,进入下一步。如下图对话框:

    (6)这一步是让你选择第三方开发工具,我不需要,直接点击Next,进入下一步。出现下图页面

    (7)以上页面显示刚才我

    展开全文
  • 【微机原理实验一 多位十六进制加法运算实验

    千次阅读 多人点赞 2019-09-21 17:41:01
    实验一 多位十六进制加法运算实验 张云帆 17308226 电子专业 一. 实验要求 利用Proteus平台,建立8086的多位十六...由于本实验是三个十六位二进制数相加运算,N4为存放结果,其中N1为1111H,N2为2222H,N3为33...

    一. 实验要求

    利用Proteus平台,建立8086的多位十六进制加法运算的例子。

    二. 实验目的

    1. 熟悉实验系统的编程和使用。
    2. 掌握使用加法类运算指令编程及调试方法。
    3. 掌握加法类指令对状态标志位的影响。

    三. 实验说明

    由于本实验是三个十六位二进制数相加运算,N4为存放结果,其中N1为1111H,N2为2222H,N3为3333H,所以结果应该为6666H。

    四. 实验程序流程图

    Created with Raphaël 2.2.0 初始化段寄存器 将1111H移入AX 调用两次ADD,实现1111H+2222H=3333H,3333H+3333H=6666H 将AX内的结果移入内存空白处

    五. 实验步骤

    a.仿真代码

    ;N4=N1+N2+N3 =1111H+2222H+3333H=6666H 
    CODE SEGMENT;表示代码段开始
    ASSUME CS:CODE,DS:DATA;CODE对应代码段寄存器,DATA对应数据段寄存器
    BEG: 	;必要的,作为程序入口
    	MOV AX,DATA;
        MOV DS,AX;借助AX间接将DATA段地址赋值给DS,因为段寄存器只接受通用寄存器数据作为源操作数
        MOV SI,OFFSET NUM1;将NUM1的偏移地址赋值给SI,以便之后间接寻址
        MOV AX,0;将AX清零用来存储加法结果
        ADD AX,[SI+0];将1111H移入AX
        ADD AX,[SI+2];1111H+2222H=3333H
        ADD AX,[SI+4];3333H+3333H=6666H
        MOV [SI+6],AX;将结果存到空余位置
    	JMP $;暂停程序
    CODE ENDS;表示代码段结束
    DATA SEGMENT;数据段,存储各数据
        NUM1 DW 1111H ;N1
        NUM2 DW 2222H ;N2
        NUM3 DW 3333H ;N3
        NUM4 DW 0000H ;N4
    DATA ENDS
    END BEG
    

    b.调试、验证

    在刚运行程序时的内存可以分辨出前面是代码段,隔着四个字的空白内存后是数据段。数据段中可以直接看到1111H、2222H、3333H这三个数据。注意到数据段地址由0020H开始
    在这里插入图片描述

    然后把数据段地址赋给了DS。可以看到DS的值为0002H.乘以十即为真实的段地址。这是因为
    物 理 地 址 = 段 地 址 ∗ 10 物理地址=段地址*10 =10
    在这里插入图片描述
    将1111H移入AX寄存器
    在这里插入图片描述
    对AX加上2222H

    [外链图片转存失败(img-fYkoS88O-1569058850936)(1-04.PNG)]

    对AX加上3333H,计算环节结束。

    在这里插入图片描述

    六. 实验结果和体会

    实验结果展示:最后在内存中便存储了计算结果,为6666H。

    [外链图片转存失败(img-F7zFOd4Y-1569058850936)(1-06.PNG)]

    从这个流程中可以意识到一些汇编编程的思想。待数据往往事先存入数据段中,需要计算时才使用MOV语句移入通用寄存器,结果再写入内存。由于通用寄存器数量有限(4个),且部分寄存器在某些语句上有专门用途(如MUL语句必须用AX)。不可一次将太多数据存入寄存器,因此往往需要进行内存的读取与写入。该点是与使用高级语言进行编程时,对编程者来说不一样的地方。

    此外数据段与代码段在代码中的先后顺序无关紧要。且在内存中,数据段和代码段之间还有4个字的空白空间。

    七. 扩展题目程序和实验结果

    ;N4=N1+N2+N3 =11H+22H+33H=66H 
    CODE SEGMENT;代码段
    ASSUME CS:CODE,DS:DATA;CODE对应代码段寄存器,DATA对应数据段寄存器
    BEG: 	MOV AX,DATA
    	MOV DS,AX;借助AX间接将DATA段地址赋值给DS,因为段寄存器只接受通用寄存器数据作为源操作数
    	MOV SI,OFFSET NUM1;将NUM1的偏移地址移入SI以便访问
            MOV AL,0;初始化AL,该句及下一句可化简成MOV AL,[SI+0]
            ADD AL,[SI+0];加上第一个数
            ADD AL,[SI+1];加上第二个数
            ADD AL,[SI+2];加上第三个数   
            MOV [SI+3],AL;将AL中的结果存入内存
    	JMP $;程序暂停
    CODE ENDS
    DATA SEGMENT
    NUM1 DB 11H ;N1。由于是8位数据,使用字节保存
    NUM2 DB 22H ;N2
    NUM3 DB 33H ;N3
    NUM4 DB 00H ;N4
    DATA ENDS
    	END BEG
    

    结果图片展示:

    可以看到AX及内存中存储了计算结果66H

    [外链图片转存失败(img-jCX00gHK-1569058850938)(1-11.PNG)]

    [外链图片转存失败(img-HjXvlRlj-1569058850938)(1-10.PNG)]

    展开全文
  • 掌握加法器实现补码加、减运算的基本原理实验方案: 本实验运算器模型,可分为数据运算以及符号位的产生两部分。 三、实验要求: ◆ 数据宽度为4位,设计出实验线路图。 ◆ 设计试验步骤。 ◆ 使用开关进行...
  • 计数器不需要外部输入,摩尔型电路 二进制加法计数器没有多余状态,4个触发器模为2^4=16 JK触发器两端相连构成一个T触发器,当Q3Q2Q1Q0=1111时输出一个脉冲。状态转移图可以自己写出,0000->1111 ...
  • VHDL设计四位二进制加法器和乘法器

    千次阅读 2021-05-20 15:12:18
    本文所设计的加法器是简单四位二进制加法器。计算机中的减法、乘法和除法最终都要转换成加法来运算。本实验没有用VHDL语言中的加法运算符。而是用基本门电路来实现的。通过对VHDL中算术运算符的运用,设计四位二进制...
  • 2. QuartusII的使用 在本次实验中,学会QuartusII软件的使用,然后利用此系统完成: 〈1〉 一位全加器设计 〈2〉 并行八位寄存器设计 组成原理实验八位二进制加法
  • 使用74LS73进行4位异步二进制加法计数器和8421BCD码加法计数器的设计
  • 实验要求:
  • 计算机组成原理实验三:二进制补码加法

    万次阅读 多人点赞 2017-11-13 20:21:26
    实验要求: ◆ 数据宽度为 4 位,设计出实验线路图。 ◆ 设计试验步骤。 ◆ 使用开关进行数据加载,完成补码加、减运算。 ◆ 符号位运算采用双符号位,累加器应有清零控制。 ◆ 通过指示灯观察运算...原理图如下:
  • LED灯二进制计数实验 加一减一和归零,用灯代表0,1进行计数
  • word格式word格式《电子设计自动化》实验报告实验实验名称:8位二进制加法器的设计专业及班级:姓名:学号:一、实验目的:掌握VHDL语言的基本结构。掌握全加器原理,能进行多位加法器的设计。掌握VHDL语言的...
  • 数字电路写给读者 作者是...二进制LSB和MSB 通常,MSB位于二进制数的最左侧,LSB位于二进制数的最右侧。传输 串行:在计算机总线或其他数据通道上,每次传输一个bit 并行:所有bit同时传送BCD编码 意义:用4个bit...
  • (1) 学习同步十进制计数器的原理和设计方法,理解它与二进制计数器的区别 (2) 掌握灵活运用Verilog HDL语言进行各种描述与建模的技巧和方法 2. 实验要求: (1) 使用合适的方法来编程实现规定特性的十进制同步减法...
  • 掌握十进制加法计数器的设计原理; 同步、异步电路的实现; if语句的用法。 实验讲解1: D触发器和锁存器的VerilogHDL描述: module d_ff(rst,D,clk,q);//异步 input rst,D,clk; output reg q; always@ ...
  • 实验二进制加、减法编程实验 更多微机实验:https://blog.csdn.net/yxp189/column/info/39992 汇编语言-微机原理与接口技术-实验 注意:未经允许,请勿转载! 转载请标明出处~ 适用课程:微机原理与接口...
  • 本系列主要是《数字设计和...加法器前边说过处理单个二进制位相加的加法器:但是我们使用的加法是好多位的,这也好说,把多个全加器串联起来就好了:从右到左看这个电路图,这是一个32位二进制加法的电路图。初始的...
  • 1、实验目的 (1)学习组合电路的设计方法;...本实验要求在掌握四位并行加法器74283使用方法和理解余3码运算法则的基础上,利用4位二进制并行加法器74283和六非门7404设计一个用余三码编码的1位十进制数加法器,并通过
  • 题目: 每个学生利用 C 语言独自完成...输入:两个加数(8 位的二进制数) 输出:加数的和(8 位或者 9 位的二进制数) 原理: 半加器: 全加器: 代码实现: #include <stdio.h> #include ...
  • 1位十进制加法器设计

    千次阅读 多人点赞 2020-12-08 00:19:04
    1位8421BCD码加法原理图如下: 修正逻辑:Adjust = carry_out + Z3∙Z2 + Z3∙Z1
  • 实验是三个32位二制数相加运算,而8086指令系统中只有16位二进制加法指令,因此,不能直接用加法指令ADD将两个数相加。假设三个32位数分别为X、Y、Z,从原理上来说,相加的方案有两种。第一种方案,将X与Y相加完...
  • 输入的两位十进制数为8421码形式,输入范围为00~99 2.要求采用数码管显示求和结果 3.具有输入和结果清零功能 4.采用触发按键 5.当输入非8421码时,具有报警功能,即拒绝伪码能力 6.进制使用74LS83或74HC83等74...
  • Verilog设计十进制加法器(FPGA)

    万次阅读 2018-04-25 17:51:12
    本文提供了一个同步清零、同步置数的十进制加法计数器代码和一个异步清零、异步置数的可逆十进制计数器代码,且使用ISE13.4综合通过并在Basys2开发板上成功验证功能,此外大家可以修改代码以调节周期。同步清零、...
  • 同步八进制加法计数器

    千次阅读 2019-10-27 17:23:46
  • 微机原理实验报告-两个多位十进制数相加实验等微机原理实验报告班级:学号:姓名:实验一 两个多位十进制数相加的实验一、实验目的学习数据传送和算术运算指令的用法熟悉在PC机上建立、汇编、链接、调试和运行汇编...
  • 一文了解二进制和CPU工作原理

    千次阅读 2020-06-03 11:45:00
    Part 1. 原来,我们是这样记数的“本节内容节选自下方 参考资料 1在讨论「二进制」和「CPU 如何工作」之前,我们先来讨论一下我们生活中最稀疏平常的 数字,我们与之频繁地打交道:一...
  • 使用循环神经网络(RNN)实现简易的二进制加法器 利用python实现简易的循环神经网络,并在一个小demo(8比特二进制加法器)上进行了验证,激活函数为logistic函数,利用反向传播算法进行训练。具体的算法原理以及...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 4,716
精华内容 1,886
关键字:

二进制加法实验原理