精华内容
下载资源
问答
  • 家族架构
    千次阅读
    2022-04-26 17:41:35

    Flutter 架构

    在这里插入图片描述

    引擎层

    • Skia 是独立的渲染引擎库,不依赖原生引擎库
    • Dart 虚拟机包含了Dart中编译方式、垃圾回收等机制的实现
    • Text 负责Flutter中文字的渲染

    框架层

    • Foundation层是框架层的最底层,主要定义了框架层的各类基础API,提供了上一层会使用到的工具类和方法接口等。
    • Animation层包含了Flutter中实现动画的相关类。Painting层中封装了Flutter引擎层提供的绘图接口,包括绘制图像、文本、阴影的功能以及自定画布等,Gestures层提供了与手势识别相关的类,包括触摸、缩放以及拖曳等。
    • 而渲染层则依赖下面的Painting、Animation等层,通过调用下一层的接口可以为UI设计具体的布局,完成绘画和合成等操作。这一层也是Flutter能够将代码中的组件渲染在屏幕中的核心层。
    • 组件层中提供了非常丰富的组件供我们在开发中使用,包括了基本的Text、Image、Container、TextField等组件。我们通过在代码中组合、嵌套该层中提供的不同类型的各个组件可以构建出任意功能和任意复杂度的界面。这里的组件最终也会生成一个个渲染对象,在渲染层中做具体的渲染工作,Flutter在该层的基础上也提供了Material和Cupertino两种分别对应Android与iOS视觉风格的组件库。。

    Flutter 渲染原理

    html 有DOM树,类似的,Flutter 有组件树,以默认的计数器应用为例:
    在这里插入图片描述
    但组件的渲染并不由组件层完成,而渲染层完成,整个渲染过程如下图:
    在这里插入图片描述

    1. 开发者用dart语言编写【组件树】(组件的配置和属性信息)
    2. Flutter框架根据组件树里组件的配置和属性信息生成【元素树】(在调用 build()方法时,Flutter会根据配置信息生成一个个与组件对应的元素实例,这些元素实例与组件一一对应,是展示在屏幕上的真正的UI组件,这便创建了元素树。)
    3. 最后交由RenderObject完成页面中组件的绘制和布局,形成对应的RenderObject树(也称为渲染树)

    类似于公司的总经理,组件的任务就是把近期的战略部署(即配置信息)写在纸上并下发给经理人——元素,元素看到详细的配置信息就开始干活。我们还需要注意一点,总经理随时会改变战略部署,而由于组件的不可变性,它并不会在原有的纸上修改,而只能拿一张新的白纸并重新写下配置信息。这时,经理人——元素为了减少工作量需要将新的计划与旧的计划仔细比较,再采取相应的更新措施。这就是Flutter框架层在此基础上做的一部分优化操作。问题又来了,元素作为经理人很体面。当然,元素不会把活全干完,于是又找了一个叫作RenderObject的员工来帮它做粗重的工作。

    在这里插入图片描述
    由用户触发重新渲染UI的操作。用户可能会单击页面中的某个按钮,触发页面更新,接下来就会执行过渡动画,在动画执行期间,Flutter将会一直更新,直到渲染完成。构建组件的过程就是Flutter构建【组件树】【元素树】【渲染树】的过程。构建完成之后,Flutter就会通过RenderObject树上的RenderObject节点执行真正的渲染工作。

    RenderObject依赖在代码中配置的组件,它会根据已经设置的属性完成接下来的布局(layout)、绘制(paint)以及合成(composite)操作。

    • 布局操作会使用布局约束等原理计算各部分组件的实际大小
    • 绘制过程就是根据配置的视图数据将组件的内容绘制在屏幕当中
    • 合成就是将各部分的视图层合并在一起

    Flutter 家族

    Dart

    • Dart运行在Dart 虚拟机(Virtual Machine,VM)上,但也可以编译为直接在硬件上运行的ARM代码。
    • Dart同时支持预(Ahead Of Time,AOT)编译和运行时(Just-In-Time,JIT)编译两种编译方式,可以同时提高开发和执行应用程序的效率。
    • Dart可以使用隔离(isolate)实现多线程。如果没有共享内存,则可以实现快速无锁分配。
    • Dart虚拟机采用了分代垃圾回收方案,适用于UI框架中产生大量的组件对象的创建和销毁。
    • 当为创建的对象分配内存时,Dart使用指针在现有的堆上移动,可以确保内存的线性增长,从而节省了查找可用内存的时间。
    Dart还有其他各种优势。例如,当使用Dart编写应用程序时,不在需要将布局代码与逻辑代码分离而又引入xml、JSX这类模板和布局文件。

    提示:

    Dart语言同时支持AOT和JIT两种编译方式,而目前主流的语言大多只支持其中一种编译方式,如C仅支持AOT编译方式,JavaScript仅支持JIT编译方式。


    一般来说,静态语言会使用AOT编译方式。在AOT编译方式下,编译器必须在执行代码前直接将代码编译成机器的原生代码,这样在程序运行时就不需要做其他额外的操作而能够直接快速地执行,它带来的不便就是编译时需要区分用户机器的架构,生成不同架构的二进制代码。而JIT编译方式通常适用于动态语言。在JIT编译方式下,程序运行前不需要编译代码而在运行时动态编译,不用考虑用户的机器是什么架构,为应用的用户提供丰富而动态的内容。虽然JIT编译方式缩短了开发周期,但是可能导致程序执行速度更慢。


    Dart语言同时使用了以上两种编译方式,这一点为它能应用在Flutter中提供了显著的优势。在调试模式下,Dart使用JIT编译方式 ,编译器速度特别快,这使Flutter开发中支持热加载的功能。在发布模式下,Dart使用AOT编译方式,这样就能够大大提高应用运行速度。因此,借助先进的工具和编译器,Dart具有更多的优势——极快的开发周期和执行速度以及极短的启动时间。

    MaterialDesign

    MaterialDesign是谷歌推出的一套视觉设计语言。
    Flutter引入MaterialDesign降低了开发者美化用户界面的工作量,使应用风格趋于统一。

    Fuchsia

    Fuchsia 是谷歌推出的可能取代Android的下一代移动操作系统。
    Flutter 可能将作为Fuchsia的原生开发方式。

    Flutter Web

    Flutter Web 让 Flutter 已经可以同时作为移动端、Web端、桌面端的开发方式,实现一次编写,到处运行!
    在这里插入图片描述

    更多相关内容
  • winform vs2012,access数据库,组织架构图可用鼠标拖拽,可编辑删除节点,目前功能完整,可保存图片包含滚动条区域内容,包含assess数据库安装包
  • 家族企业股权架构优化思考与建议.doc
  • 参考资料-2-4--家族企业股权架构优化思考与建议.zip
  • 家族企业股权架构优化思考建议及设计方案.doc
  • 计算机-后端-糖苷水解酶GH5主要亚家族活性架构功能探究.pdf
  • 2-4--家族企业股权架构优化思考与建议.zip
  • 家族企业股权架构优化思考与建议(doc8页).doc
  • 家族企业股权结构的优化设计 家族企业股权结构呈现以下特点:第一, 数量上常见为均分式股权,即股份平均分配,比如50%/50%, 33%/33%/33%。第二,结构上,股权由家族成员占有,外部股份很少。第三,意识上,对引入...
  • IBM智慧存储V家族是企业分析的理想之选
  • 二、 VGG网络架构 VGG网络架构如下图所示。下图中给出了VGG11至VGG19模型模型配置,A、A-LRN是VGG11模型、B为VGG13模型、CD为VGG16模型、E为VGG19模型。输入为 224×224224\times 224224×224的RGB图像。conv代表卷...

    前言

    由于这学期时间紧急,没多少时间写博客。近期开始我将会陆续整理这学期的阅读的论文的相关笔记。今天带来的是VGG网络的论文笔记。VGG网络的论文的下载地址为:Very deep convolutional networks for large-scale image recognition


    一、 VGG特点

    首先我们来对VGG网络架构进行一个概括:

    1. 小卷积核:相比AlexNet,将卷积核全部替换为 3 × 3 3\times3 3×3,极少用了 1 × 1 1\times1 1×1
    2. 小池化层:相比AlexNe, 3 × 3 3\times3 3×3的池化核全部换为 2 × 2 2\times2 2×2的池化核;
    3. 层数更深:VGG16为例, 3 → 64 → 126 → 256 → 512 3\to 64\to 126\to 256\to 512 364126256512 ,卷积核专注于扩大通道数,3个通道的特征经过经过卷积层的提取扩散到了512个通道;
    4. 特征图更窄:VGG16为例, 224 → 112 → 56 → 28 → 14 → 7 224\to 112\to 56\to 28\to 14\to 7 2241125628147 ,池化层专注于缩小宽和高;
    5. 全连接转 1 × 1 1\times 1 1×1 卷积:测试阶段可以接收任意宽或高为的输入。

    二、 VGG网络架构

    VGG网络架构如下图所示。下图中给出了VGG11至VGG19模型模型配置,A、A-LRN是VGG11模型、B为VGG13模型、CD为VGG16模型、E为VGG19模型。输入为 224 × 224 224\times 224 224×224的RGB图像。conv代表卷积层,maxpool代表最大池化层,FC代表全连接层,softmax代表sofmax层。卷积层具体表示为convX-Y,X代表卷积核大小,Y代表卷积层输出深度,例如conv3-64代表 3 × 3 3\times3 3×3的卷积核,输出深度为64。FC-4096代表全连接层有4096个神经元。在VGG网络架构中,最大池化层尺寸都为 2 × 2 2\times2 2×2。A-LAN代表在VGG11模型中加入LRN(局部有响应正则化)。

    在这里插入图片描述
    VGG网络是一类网络的统称 ,下图是VGG网络模型参数的对比表,模型参数最多是AlexNet的2.4倍。
    在这里插入图片描述

    2.1 为什么要使用3*3小卷积核?

    1. 5 × 5 5\times5 5×5的卷积的视野与 2个 3 × 3 3\times3 3×3的卷积视野相同。 7 × 7 7\times7 7×7的卷积视野与 3个 3 × 3 3\times3 3×3 的卷积视野相同。以1层 7 × 7 7\times7 7×7的卷积换成 3层 3 × 3 3\times3 3×3的卷积为例进行说明:使用3层非线性来代替1层非线性,使得决策函数更具有可分性,增加了网络的非线型表达能力。
    2. 同时相对大卷积,多个小卷积可以提取出更大更深的卷积特征
    3. 同时假设 输入和输出特征图的通道数都是 C C C,那么1个 7 × 7 7\times7 7×7的卷积参数: 7 × 7 × C × C = 49 C 2 7\times 7\times C\times C=49{{C}^{2}} 7×7×C×C=49C2 ,3个 3 × 3 3\times3 3×3 的卷积参数大小: 3 × 3 × 3 × C × C = 27 C 2 3\times 3\times 3\times C\times C=27{{C}^{2}} 3×3×3×C×C=27C2。即利用多个小卷积替换一个大卷积可以减少模型参数数量。

    2.2 为什么要使用 2 × 2 2\times2 2×2池化核?

    AlexNet的最大池化核为 3 × 3 3\times3 3×3,步幅为 2 2 2。VGGNet最大池化核为 2 × 2 2\times2 2×2,步幅为 2 2 2小池化核带来的是更细节的信息捕获。

    2.3 为什么要全连接层转化为 1 × 1 1\times1 1×1卷积?

    测试阶段将训练阶段的3个全连接替换为3个 1 × 1 1\times1 1×1卷积,测试重用训练时的参数,使得测试得到的全卷积网络因为没有全连接的限制,因而可以接收任意宽或高为的输入。

    以VGG16架构为例,经过若干卷积层和5个最大池化层之后,输出大小为 7 × 7 × 512 7\times 7\times 512 7×7×512,它与第一个FC层之间的权重矩阵为 ( 7 × 7 × 512 ) × 4096 (7\times 7 \times512) \times4096 (7×7×512)×4096。测试时,若继续使用FC,送入FC层的输入必须为一个 7 × 7 × 512 7\times 7\times 512 7×7×512向量,但是若使用卷积层,第一个FC层换成卷积核为 7 × 7 7\times7 7×7,深度为512的卷积层,剩下两个替换成 1 × 1 1\times1 1×1卷积,那么卷积核的深度即可以看成图像分类类别,每个在测试阶段,必须将每个通道进行取平均作为每种分类的概率,那么当输入图像尺寸大于 224 × 224 224\times224 224×224时,最后最大池化层的输出大于 7 × 7 7\times7 7×7,但是由于后面FC换成了的卷积层,那么也可以将其映射出为1000维向量作为分类概率。转换成 1 × 1 1\times1 1×1卷积的好处:参数总量不变,计算负担也相对减少,又消除输入的限制。

    2.4 训练细节

    训练采用SGD与动量优化,动量因子为0.9,小批量样本规模为256,L2正则化系数为0.0005,学习率为0.01。

    图像预处理:图像减去RGB每个通道的均值。参数初始化:Net-A的权重初始化均值为0,方差为0.01的正态分布随机数, biases初始为0。对于B-E的模型参数,首先对Net-A进行训练,之后将Net-A的参数赋给B-E,其他不同的层采用Net-A中的随机初始化方式。


    三 、实验

    接下来我们主要来看下论文中所做的几组实验,主要分为单尺度实验、多尺度实验、随机裁剪实验和模型融合4组实验。

    3.1 单尺度实验

    实验结果截图下图所示。对比前两组实验说明LRN不能提高网络的性能,因此后面的网络不使用LRN。A-E各种网络测试结果表明:深度越深,网络的性能越好。Net-C采用了 1 × 1 1\times1 1×1卷积提取特征,尽管Net-C 比Net-B好,说明在Net-C中添加的 1 × 1 1\times1 1×1的卷积有用,但是比较Net-C(VGG11)和Net-D(VGG16),说明相对 1 × 1 1\times1 1×1的卷积, 3 × 3 3\times3 3×3的卷积能捕捉到空间信息。在单尺度测试时,在多尺度上训练的网络要比在单尺度上训练的网络性能好。
    在这里插入图片描述

    3.2 多尺度实验

    多尺度实验结果如下图所示。与使用单尺度相比,测试阶段使用多尺度,验证集错误率明显降低。使用多尺度,Net-D(VGG16)和 Net-E(VGG19)能达到很好的效果。
    在这里插入图片描述

    3.3 随机裁剪实验

    随机裁剪实验的实验结果如下图所示。Multi-crop代表对图像进行随机裁剪。Dense代表采用全卷积思想,测试时将FC转化为卷积层。实验结果显示:multi-crop要比dense的top-1好一些,二者结合效果更好。
    在这里插入图片描述

    3.4 模型融合实验

    VGG网络模型融合后实验结果如下2张图所示。将前几组实验中的模型进行融合,最终夺取了2014ImageNet分类竞赛的亚军。
    在这里插入图片描述
    在这里插入图片描述

    展开全文
  •  本文主要介绍的是Cortex-M处理器架构特性,分别从编程模型、异常处理模型和嵌套向量中断控制器NVIC、操作系统支持特性、TrustZone安全扩展及错误处理等几个方面来详细解析,具体的跟随小编一起来了解一下。...
  • 文件服务器架构.doc

    2022-06-25 17:17:06
    第一部分:部署文件服务 老伟说,文件服务是局域网中最常用的服务之一,从Windows NT开始就随着Windows Server家族的不断升级换代而保留至今。在局域网中搭建文件服务器以后,可以通过设 置用户对共享资源的访问权限...
  • 完整地包含了Intel架构下的如下4个开发指南 Intel Architecture Software Developer's Manual Volume 1:Basic Architecture 英特尔架构软件开发者开发手册卷1之基础架构 ...英特尔奔腾处理器家族开发指南
  • Intel CPU 微架构的演进与发展

    千次阅读 2021-11-21 22:11:25
    title: Intel CPU 微架构的演进与发展 date: 2021-11-21 22:10 author: gatieme tags: - linux - architecture - intel - pipeline categories: - 技术积累 thumbnail: blogexcerpt: Intel CPU 微架构的演进与发展 ...

    title: Intel CPU 微架构的演进与发展
    date: 2021-11-21 22:10
    author: gatieme
    tags:
    - linux
    - architecture
    - intel
    - pipeline
    categories:
    - 技术积累
    thumbnail:
    blogexcerpt: Intel CPU 微架构的演进与发展



    本作品采用知识共享署名-非商业性使用-相同方式共享 4.0 国际许可协议进行许可, 转载请注明出处, 谢谢合作

    知识共享许可协议

    因本人技术水平和知识面有限, 内容如有纰漏或者需要修正的地方, 欢迎大家指正, 鄙人在此谢谢啦

    转载请务必注明出处, 谢谢, 不胜感激


    日期作者GitHubCSDNBLOG
    2021-11-21成坚-gatiemearch/pipeline/0002-intelIntel CPU 微架构的演进与发展A Journey Through the CPU Pipeline

    1 处理器微架构发展路线


    参见 CPU 流水线的前世今生

    2 Tick-Tock 战略


    众所周知 Intel 之前有个著名的 Tick-Tock 战略,他指的是每年按照工艺年-架构年交替升级产品,持续在前代产品的基础上改进

    • 当在工艺年(tick)的时候重点是使用新的制程,小幅修改微架构。

    • 当在架构年(tock)的时候,将会推出较大改进的微架构,往往此时 ISA 也会扩展更多指令集,并且优化上年推出的制程,进一步改善功耗和良率,在已经取得成功的产品上持续改进,使得 Intel 始终保持对竞争对手的优势

    如果不出意外,产品节奏会是这样。

    Tick-Tock 战略

    不过不出意外怎么可能呢。但是计划永远赶不上变化。

    到 14nm 的时候,Tick-Tock 策略出现了危机,因为 Tick 工艺节点出现了较大的延迟,内部 14nm 的 Broadwell 推出时出现了一点偏差,外围又有 AMD 的紧追不舍, Intel 不得不出了 Haswell-refresh 来解燃眉之急,不过好在没有太大延迟,随着架构年的 Skylake 微架构的如期发布,也还算是赶上了一年一换代的节奏。

    3 Processor-Architecture-optimization 策略


    不过事情远远没有那么简单。在 Skylake 发布之后,10nm 再一次难产,意识到工艺问题预远没有预期那么简单的牙膏厂,只能被迫将 Tick-Tock 战略彻底放弃。

    2016年3月22日,Intel在财务报告中宣布,Tick Tock将放缓至三年一循环,增加优化环节,进一步减缓实际更新的速度。至此改为三步走的 PAO(Processor-Architecture-optimization) 策略,即“制程-架构-优化”。

    • 制程:在架构不变的情况下,缩小晶体管体积,以减少功耗及成本

    • 架构:在制程不变的情况下,更新处理器架构,以提高性能

    • 优化:在制程及架构不变的情况下,对架构进行修复及优化,将BUG减到最低,并提升处理器时钟频率 [1]

    于是产品计划变成了这个摸样。

    PAO 策略

    CannonLake 如期作为第一代 10nm 出现,但是 10nm 的问题远比意料中的复杂,CannonLake 产品的发布再次难产,而且随着 AMD 堆核战略在 Ryzen 上取得成效,Intel 决定使用现有产品 14nm 堆核进行应对,这让 Cannonlake 变成了极其尴尬的产品,它将永远成为英特尔推动 10nm 至高无上的努力的障碍。实际仅推出了一款芯片 Core i3-8121U。产品干脆没有上市,实际产品情况变成了这样。

    10nm 的危机

    接着就是大家熟知的事情了:

    2019年发布基于微架构 Sunny Cove 的 10nm 处理器,也就是之前就被爆出来的 Ice Lake(注意这是处理器代号,而Sunny Cove则是CPU微架构代号),使用的是10nm工艺,提升了 IPC,增加了新的指令集。接下来是 2020 年 发布 Willow Cove,使用 14nm 工艺。

    Willow Cove vs Cypress Cove

    Rocket Lake 处理器用的内核 Cypress Cove,它应该是把 10nm 的 Willow Cove 改用14nm工艺生产所用的代号,但它并不完全等于 Willow Cove,应该是结合 14nm 工艺重新开发的。因此 Cypress Cove 相比于 Skylake 的IPC提升可能没 Willow Cove 的 25% 这么多,但是现在14nm工艺所能达到的频率比10nm更高,所以 Rocket Lake 的最高频率会比 Tiger Lake 的 4.7GHz 更高。

    https://www.techpowerup.com/268511/intel-willow-cove-backported-to-14nm-is-cypress-cove

    而 2021 年发布了混合架构的 Alder Lake,同时包含 Golden Cove 微架构的大核和 Grace Mont 微架构的小核,至此以 Cove 架构作为高性能微架构以及 Mont 架构作为其他偏向能耗的处理器的微架构应该是后面几年的主旋律。

    cove 和 mont 架构路线

    4 Core 和 Atom


    本小节内容来源自网络

    Intel CPU的代号/家族/微架构/第几代怎么理解?

    如果不考虑 Larrabee 这个物种的话,Intel 的 x86 产品线可以分为两大品牌系列,也就是 Core 和 Atom,分别对应高性能和低耗电。

    总的来说,现在消费级产品里, XXX Lake 就是家族和代号,XXX Cove是大核微架构,XXX Mont是小核微架构。 家族基本一代一变(算上Refresh的话),微架构不一定。

    4.1 Core


    最早的是酷睿 1/2,这个太久远就不说了,Intel 也不把它们当作是第几代酷睿。

    第一代酷睿是 Core 三位数字系列,不如 i7 850/920什么的,他们本质都是一个核心,但是每一个系列给了一个奇怪的命名,这个也太远,不多说了。

    从第二代酷睿 Sandy Bridge开始(2000系列),代号、家族、微架构基本是一样的,细分一点看就是不同定位的后缀不一样,但是从理解产品角度看,都是Sandy Bridge就是了。而且每代就只会有一个家族。

    此后:第三代 Ivy briddge,第四代Haswell,第五代 Broadwell,第六代Skylake都维持类似的模式,不细究定位他们这些概念和名称都可以混用。

    到了第七代 Kaby Lake 开始,因为10nm延期,情况不太一样了,上面概念出现脱离。家族和代号依然基本一致,但是微架构开始和家族/代号脱离关系,一代也不止一个家族/代号了。

    首先第七代,Kaby Lake家族,微架构仍然是Skylake。

    到了第八代,情况变的复杂了起来。第八代有Coffee Lake家族,Whiskey Lake家族,以及Amber Lake家族,他们彼此定位不同。 而微架构统一为Skylake。另外还有个炮灰Cannon Lake家族,微架构Cannon Lake 后改名Palm Cove。

    第九代产品不多,消费级只有一个Coffee Lake Refresh,实际上也还是Coffee Lake,家族/代号的情况不变(或者都加Refresh),也还是Skylake微架构。

    第十代产品,是Comet Lake家族,微架构仍然Skylake。低压笔记本还有一个Icelake家族,微架构Sunny Cove。

    第十一代产品,MSDT是Rocket Lake家族,微架构Cypress Cove。 笔记本是Tiger Lake家族,微架构Willow Cove。

    第十二代产品,只有一个家族Alder Lake,同时包含Golden Cove和Gracemont微架构。

    4.2 Atom


    第一个 Atom 诞生于 2008 年,比 Core 晚了两年。当时正值移动设备迅速崛起,Intel 全副身家都押宝 x86,Atom 则是其中被寄予厚望的品牌之一。

    由于缺乏良好的生态以及配套服务,Atom 最终在手机市场败下阵来,不过这个品牌并未消亡,由于 x86 在工业领域具备非常好生态,因此 Atom 都被做成工控机、路由器、NAS 等不需要高性能内核的应用场合。

    最初的 Atom 微架构代号是 Bonnell,之后有名为 Saltwell 的衍生微架构,这两代都是属于顺序执行流水线,虽然省电,当时性能真的一般。

    第三代 Atom 微架构名为 Silvermont,引入了乱序执行,衍生微架构有为 Airmont。

    自此开始,所有的新 Atom 微架构代号都带有 “-mont” 的后缀。

    一般把 Sivermont 视作第一代乱序执行 Atom 微架构,之后分别有 Goldenmont(衍生微架构为 Goldenmont Plus)、Tremont 以及 Gracemont。2021 年发布的 Alder Lake 的 E-core 就是 Gracemont 已经是第四代乱序 Atom 微架构。

    参考资料


    编号链接描述
    1Intel_Tick-Tock维基百科-Intel 微架构
    2详述Intel系列CPU架构的发展史NA
    3【X86】—关于Intel芯片架构的发展史NA
    4英特尔微处理器列表NA
    5Intel真的在挤牙膏?历代Core i7处理器性能大比拼NA
    6INTEL CPU全系列架构发展史NA
    7Microarchitectures - IntelNA
    8List of Intel CPU microarchitecturesNA
    9List of Intel CPU microarchitecturesNA
    10Intel Microarchitecture OverviewNA
    11英特尔新一代Core微架构全面解析NA
    12一起聊聊业界即将用上的Intel Golden Cove高性能核心?NA
    13IceLake微架构CPU介绍与性能分析NA
    14Microarchitectures - IntelNA
    15从 E5-2690v4 的 NUMA 数量说起,浅谈 Broadwell 到 Skylake 的改进NA
    16从核心性能不一致到sub-numaNA
    17NUMA入门:那些必须知道的基础概念NA
    18NUMA Domian和NUMA DistanceNA
    19如何看待第 12 代英特尔酷睿处理器的产品革新?会给行业带来什么影响?NA

    展开全文
  • 云上网络架构设计与解决方案,阿里云网络产品家族与五大应用场景,定义云上网络环境场景应用,管理公网流量场景应用构建混合云场景应用以及典型网络架构案例解析。
  • ARM MIPS PowerPC X86 四大常见处理架构比较

    千次阅读 多人点赞 2020-03-20 16:32:15
    目录 1、ARM 1.1 ARM历史 1.2 ARM内核系列 2、MIPS ...6、Powerpc架构与X86架构的区别 1、ARM ARM处理器是英国Acorn有限公司设计的低功耗成本的第一款RISC微处理器。全称为Advanced RISC Mac...

    目录

    1、ARM

    1.1 ARM历史

    1.2 ARM内核系列

    2、MIPS

    应用范围

    发展历史

    3、PowerPC

    三巨头

    4、X86架构

    X86历史

    5、PowerPC架构相比于ARM的优势

    6、Powerpc架构与X86架构的区别

     


    1、ARM

    ARM处理器是英国Acorn有限公司设计的低功耗成本的第一款RISC微处理器。全称为Advanced RISC Machine。ARM处理器本身是32位设计,但也配备16位指令集,一般来讲比等价32位代码节省达35%,却能保留32位系统的所有优势。

    ARM处理器的三大特点是:耗电少功能强、16位/32位双指令集和合作伙伴众多。

    1、体积小、低功耗、低成本、高性能;

    2、支持Thumb(16位)/ARM(32位)双指令集,能很好的兼容8位/16位器件;

    3、大量使用寄存器,指令执行速度更快;

    4、大多数数据操作都在寄存器中完成;

    5、寻址方式灵活简单,执行效率高;

    6、指令长度固定。

    1.1 ARM历史

    1978年12月5日,物理学家赫尔曼·豪泽(Hermann Hauser)和工程师Chris Curry,在英国剑桥创办了CPU公司(Cambridge Processing Unit),主要业务是为当地市场供应电子设备。1979年,CPU公司改名为Acorn公司。

    起初,Acorn公司打算使用摩托罗拉公司的16位芯片,但是发现这种芯片太慢也太贵。"一台售价500英镑的机器,不可能使用价格100英镑的CPU!"他们转而向Intel公司索要80286芯片的设计资料,但是遭到拒绝,于是被迫自行研发。

    1985年,Roger Wilson和Steve Furber设计了他们自己的第一代32位、6M Hz的处理器,

    Roger Wilson和Steve FurberRoger Wilson和Steve Furber

    用它做出了一台RISC指令集的计算机,简称ARM(Acorn RISC Machine)。这就是ARM这个名字的由来。

    RISC的全称是"精简指令集计算机"(reduced instruction set computer),它支持的指令比较简单,所以功耗小、价格便宜,特别适合移动设备。早期使用ARM芯片的典型设备,就是苹果公司的牛顿PDA。

    20世纪80年代后期,ARM很快开发成Acorn的台式机产品,形成英国的计算机教育基础。

    1990年11月27日,Acorn公司正式改组为ARM计算机公司。苹果公司出资150万英镑,芯片厂商VLSI出资25万英镑,Acorn本身则以150万英镑的知识产权和12名工程师入股。公司的办公地点非常简陋,就是一个谷仓。

    20世纪90年代,ARM 32位嵌入式RISC(Reduced lnstruction Set Computer)处理器扩展到世界范围,占据了低功耗、低成本和高性能的嵌入式系统应用领域的领先地位。ARM公司既不生产芯片也不销售芯片,它只出售芯片技术授权。

    1.2 ARM内核系列

    ARM7系列 ARM9系列 ARM9E系列 ARM10E系列

    SecurCore系列 Intel的StrongARM ARM11系列 Intel的Xscale

    其中,ARM7、ARM9、ARM9E和ARM10为4个通用处理器系列,每一个系列提供一套相对独特的性能来满足不同应用领域的需求。SecurCore系列专门为安全要求较高的应用而设计。

    Axxia 4500通信处理器基于采用28纳米工艺的ARM 4核Cortex-A15处理器,并搭载ARM全新CoreLink CCN-504高速缓存一致性互连技术,实现安全低功耗和最佳性能。

    ARM公司在经典处理器ARM11以后的产品改用Cortex命名,并分成A、R和M三类,旨在为各种不同的市场提供服务。

    ARM内核

    家族

    架构

    内核

    特色

    高速缓存 (I/D)/MMU

    常规 MIPS于 MHz

    应用

    ARM1

    ARMv1

    ARM1

     

      

    ARM2

    ARMv2

    ARM2

    Architecture 2 加入了MUL(乘法)指令

    4 MIPS @ 8MHz

    Acorn Archimedes,Chessmachine

     

    ARMv2a

    ARM250

     Integrated (完整的)MEMC (MMU),图像与IO处理器。Architecture 2a 加入了SWP和SWPB(置换)指令。无,MEMC1a7 MIPS@ 12MHzAcorn Archimedes

    ARM3

    ARMv2a

    ARM2a

    首次在ARM架构上使用处理器高速缓存

    均为4K

    12 MIPS @ 25MHz

    Acorn Archimedes

    ARM6

    ARMv3

    ARM610

    v3 架构首创支援寻址32位的内存(针对26位)

    均为4K

    28 MIPS @ 33MHz

    Acorn Risc PC 600,Apple Newton

    ARM7TDMI

    ARMv4T

    ARM7TDMI(-S)

    三级流水线

    15 MIPS @ 16.8 MHz

    Game Boy Advance,Nintendo DS,iPod

      

    ARM710T

     

    均为8KB, MMU

    36 MIPS @ 40 MHz

    Acorn Risc PC 700,Psion 5 series,Apple eMate 300

      

    ARM720T

     

    均为8KB, MMU

    60 MIPS @ 59.8 MHz

    Zipit

      

    ARM740T

     

    MPU

      
     

    ARMv5TEJ

    ARM7EJ-S

    Jazelle DBX

      

    ARM9TDMI

    ARMv4T

    ARM9TDMI

    五级流水线

      
      

    ARM920T

     

    16KB/16KB, MMU

    200 MIPS @ 180 MHz

    ArmadilloGP32GP2X(第一颗内核), Tapwave Zodiac(Motorolai. MX1)

      

    ARM922T

     

    8KB/8KB, MMU

      
      

    ARM940T

     

    4KB/4KB, MPU

     

    GP2X(第二颗内核)

    ARM9E

    ARMv5TE

    ARM946E-S

     

    可变动,tightly coupled memories, MPU

     

    Nintendo DS,NokiaN-GageConexant 802.11 chips

      

    ARM966E-S

     

    无高速缓存,TCMs

     

    ST Micro STR91xF,包含Ethernet [2]

      

    ARM968E-S

     

    无高速缓存,TCMs

      
     

    ARMv5TEJ

    ARM926EJ-S

    Jazelle DBX

    可变动,TCMs, MMU

    220 MIPS @ 200 MHz

    移动电话:Sony Ericsson(K, W系列),Siemens和 Benq(x65 系列和新版的)

     

    ARMv5TE

    ARM996HS

    无振荡器处理器

    无高速缓存,TCMs, MPU

      

    ARM10E

    ARMv5TE

    ARM1020E

    (VFP),六级流水线

    32KB/32KB, MMU

      
      

    ARM1022E

    (VFP)

    16KB/16KB, MMU

      
     

    ARMv5TE

    ARM1026EJ-S

    Jazelle DBX

    可变动,MMU or MPU

      

    XScale

    ARMv5TE

    80200/IOP310/IOP315

    I/O处理器

       
      

    80219

      

    400/600MHz

    ThecusN2100

      

    IOP321

      

    600 BogoMips600 MHz

    Iyonix

      

    IOP33x

        
      

    IOP34x

    1-2核,RAID加速器

    32K/32K L1, 512K L2, MMU

      
      

    PXA210/PXA250

    应用处理器,七级流水线

      

    ZaurusSL-5600

      

    PXA255

     

    32KB/32KB, MMU

    400 BogoMips@400 MHz

    Gumstix,Palm TungstenE2

      

    PXA26x

      

    可达 400 MHz

    Palm Tungsten T3

      

    PXA27x

      

    800 MIPS 624 MHz

    HTCUniversal, ZaurusSL-C1000,3000,3100,3200, Dell Aximx30, x50,和 x51 系列

      

    PXA800(E)F

        
      

    Monahans

      

    1000 MIPS 1.25 GHz

     
      

    PXA900

       

    Blackberry 8700, Blackberry Pearl (8100)

      

    IXC1100

    Control Plane Processor

       
      

    IXP2400/IXP2800

        
      

    IXP2850

        
      

    IXP2325/IXP2350

        
      

    IXP42x

       

    NSLU2

      

    IXP460/IXP465

        

    ARM11

    ARMv6

    ARM1136J(F)-S

    SIMD, Jazelle DBX, (VFP),八级流水线

    可变动,MMU

    从 350 MHz 到1 GHz

    Nokia N93ZuneNokia N800

     

    ARMv6T2

    ARM1156T2(F)-S

    SIMD, Thumb-2, (VFP),九级流水线

    可变动,MPU

      
     

    ARMv6KZ

    ARM1176JZ(F)-S

    SIMD, Jazelle DBX, (VFP)

    可变动,MMU+TrustZone

      
     

    ARMv6K

    ARM11 MPCore

    1-4核对称多处理器,SIMD, Jazelle DBX, (VFP)

    可变动,MMU

      

    Cortex

    ARMv7-A

    Cortex-A8

    Application profile, VFP, NEON, Jazelle RCT, Thumb-2, 13-stage pipeline

    可变动 (L1+L2), MMU+TrustZone

    up to 2000(2.0 DMIPS/MHz 从600 MHz到超过1 GHz的速度)

    Texas Instruments OMAP3

     

    ARMv7-R

    Cortex-R4(F)

    Embedded profile, (FPU)

    可变动高速缓存,MMU可选配

    600 DMIPS

    Broadcomis a user

     

    ARMv7-M

    Cortex-M3

    Microcontroller profile

    无高速缓存,(MPU)

    120 DMIPS @ 100MHz

    Luminary Micro[3]微控制器家族

     

    2、MIPS

    MIPS架构(英语:MIPS architecture,为Microprocessor without interlocked piped stages architecture的缩写,亦为Millions of Instructions Per Second的双关语),是一种采取精简指令集(RISC)的处理器架构,1981年出现,由MIPS科技公司开发并授权,广泛被使用在许多电子产品、网络设备、个人娱乐装置与商业装置上。最早的MIPS架构是32位,最新的版本已经变成64位。

    应用范围

    MIPS32® 和 MIPS64®指令集架构,可以无缝兼容,便于客户从旧代到新代的移植,同时能够保护现有软件的投资。

    MIPS特定应用扩展MIPS特定应用扩展 [1]

    特定应用扩展(Application Specific Extension,ASE),可提升特定类型应用的性能,其包括:

    业界标准MIPS32® 和 MIPS64®架构的MIPS® DSP ASE信号处理扩展,能够提升客户SoC的媒体性能。

    SmartMIPS® ASE,可在智能卡及其它安全数据应用中实现前所未有的安全性。

    MIPS16e™ 代码压缩 ASE,能减少多达40%的存储器使用量。

    MIPS-3D® ASE,可在数字娱乐和多媒体产品中实现高性能三维图像处理的一种具成本效益的解决方案。 

    发展历史

    1981年,斯坦福大学教授约翰·轩尼诗领导他的团队,实作出第一个MIPS架构的处理器。他们原始的想法是通过指令管线化来增加CPU运算的速度。

    1984年,约翰·轩尼诗教授离开斯坦福大学,创立MIPS科技公司。于1985年,设计出R2000芯片,1988年,将其改进为R3000芯片。

    2002年,中国科学院计算所开始研发龙芯处理器,采用MIPS架构,但未经MIPS公司的授权,遭到侵权的控告。

    2009年,中国科学院与MIPS公司达成和解,得到正式授权。 

     

    3、PowerPC

    PowerPC是1991年,Apple、IBM、Motorola组成的AIM联盟所发展出的微处理器架构。PowerPC是整个AIM平台的一部分,并且是到目前为止唯一的一部分。PowerPC 的历史可以追溯到早在1990年随RISC System/6000一起被介绍的IBM POWER架构。该设计是从早期的RISC架构(比如IBM 801)与MIPS架构的处理器得到灵感的。

    三巨头

    1991年七月由苹果电脑、IBM、摩托罗拉三家公司,联合发表共组PowerPC联盟的声明。声明中强调联盟的目标是:

    1 IBM与苹果电脑将致力发展,一套完全以物件导向技术的开放系统软件标准。

    2 IBM与苹果电脑计划要合作,进一步整合麦金塔(Macintosh),使其成为主/从结构之环境。

    3苹果电脑将调整未来IBM RS/6000POWER结构,称为PowerPC之单芯片,以用于未来苹果电脑的麦金塔个人电脑系统。

    4 IBM及苹果电脑计划合作,创造一个广大工业发展的独立标准软件环境的证照。

    5 通过摩托罗拉将协助联盟,建立软硬件结合的标准。

    这个意欲打破由英特尔所垄断个人电脑市场的决定,立刻在华尔街股市引起相当的震荡。因为联盟的三大发起公司,英文名称是APPLE、IBM、MOTOROLA,因此也有人称做AMI PowerPC联盟。

    就个人电脑的市场占有率来看,INTEL已占了全球百分之九十以上的市场。软硬双雄掌握电脑软硬件的核心,真是不可一世。PowerPC联盟要想进行仰攻,并不是一件容易的事。因此,他们从硬件结构、系统整合、操作系统进行全面规划,希望能以RISC的CPU、支援多种操作系统等崭新技术,重建新的电脑规范。

    联盟的信心来自于,是软件推动着电脑工业前进,而决定软件未来的发展,就是物件导向技术。而该电脑工业得以发展无忧的关键因素,则是开放标准。而这两大武器,联盟都已齐备。

     

    4、X86架构

    X86架构(The X86 architecture)是微处理器执行的计算机语言指令集,指一个intel通用计算机系列的标准编号缩写,也标识一套通用的计算机指令集合。

    X86历史

    编辑

    1978年6月8日,Intel发布了新款16位微处理器“8086”,也同时开创了一个新时代:x86架构诞生了。

    Intel 8086处理器Intel 8086处理器

    x86指的是特定微处理器执行的一些计算机语言指令集,定义了芯片的基本使用规则,一如今天的x64、IA64等。

    事实上,8086处理器发布之初并没有获得太多关注,开始也没有被大范围采用,但它在PC业界的地位怎么形容都不为过,这就是因为它带来了x86。它不仅成就了Intel如日中天的地位,也成为了一种业界标准,即使是在当今强大的多核心处理器上也能看到x86的身影。

    在30年的发展史中,x86家族不断壮大,从桌面转战笔记本、服务器、超级计算机、编写设备,期间还挫败或者限制了很多竞争对手的发展,让不少处理器厂商及其架构技术成为历史名字,即使有些封闭发展的也难以为继,比如苹果就已经放弃PowerPC了。

    当然,我们不能忘了x86-64和EM64T的斗争。2003年,AMD推出了业界首款64位处理器Athlon 64,也带来了x86-64,即x86指令集的64位扩展超集,具备向下兼容的特点。当时Intel也在推行64位技术,但其IA64架构并不兼容x86,只是用在服务器处理器Itanium上。为了和AMD展开竞争,Intel也在2004年推出了自己的64位版x86,也就是EM64T。

     

    5、PowerPC架构相比于ARM的优势

     

    powerpc芯片凭借其出色的性能和高度整合和技术先进特性在网络通信应用,工业控制应用,家用数字化,网络存储领域,军工领域,电力系统控制等都具有非常广泛的应用。

     

    由于PowerPC相对ARM器件来说价格稍贵,另外ARM开发工具盗版到处都是,所以在中国目前来说PowerPC不是很普及.但在一些欧美国家应用很广泛的。个人觉得PowerPC相对ARM优势有下面几点说明:

     

    1、整合度高以及技术先进性,现在Freescale PowerPC 处理器集成USB,PCI,DDR控制器,SATA控制器,千兆网口控制器,CAN控制器,RapidIO以及PCI_Express控制器,IEEE1588通信协议,支持各种通信协议CPM协处理器 ,DMA,SPI,I2C.UART等,客户无须设计复杂的外围电路,减少设计复杂程度以及物料使用,ARM这点比不上。

     

    2、芯片可选范围大,性能高,升级容易,从50M-1.7G都有处理器,而且POwerPC将向多核处理器发展,如已经推出集成双e500 coreMPC8572,MIPS性能高达6897,ARM我看频率是1G的都没有,ARM 大概是 1.1 MIPS/MHz,Power Architecture 是大于2.0MIPS/MHz,所以PowerPC在高端嵌入式应用,占有很大比例,ARM这点比不上 。

     

    3、开发难度方面,其实PowerPC处理器开发难度并不是很高,只不过因为开发的人少,所以中文资料相对较少,另外开发工具也不象ARM那么多盗版的,所以总有些人抱怨PowerPC处理器开发难度大,如Freescale都免费给客户提供Datasheet,设计详细文档给用户,而且最底层驱动,Freesclae都已经开发好.你可以在他们论坛上提问,或者发邮件给技术支持,他们很快都能回复的, 相信以后用的人会越来越多。  

     

    4、价格方面,总有人抱怨说PowerPC处理器价格贵,相对ARM来说,同样频率的,可能会贵点,但是如果是MIPS/MHz性能比较以及整合的外围电路来说,PowerPC还是有一定优势的,Freescale也意识到这个问题,所以推出了向工作频率低点的MPC8313,MPO8323等低价格处理器,另外如coldfire也推出低价格处理器,随着Freescale后面产品继续推出,PowerPC处理器价格会越来越便宜。

     

    5、PowerPC 的结构尤其在功耗方面的束缚可能导致其在嵌入式领域没有如ARM那样大的伸缩性。

     

    二者定位不同:ARM面向的低端消费类市场,拼的是功耗;PowerPC面向的是中高端市场,比的是性能,好像还没看到谁的手机是PowerPC的,也没有看到谁家企业级以上的交换机是用ARM做的。PowerPC在嵌入式领域的应用是在中高端的,不在消费领域,比如企业级以上的交换机,大机架上铲平,对功耗应该是考虑次要的,这类产品都是由单独的AC/DC的电源,而且机箱中一般都有风扇。所以功耗应该不是问题。ARM都是面向消费电子的。

     

    ARM在消费电子领域的优势非常明显,如此流行的原因我认为有三个方面:价格便宜、配套IP完备、集成使用方便。

     

    至于性能和低功耗方面,ARM要弱于PowerPC。Power系列的芯片主要用于交换机、网络处理器、及sony的游戏机等应用上,这类的应用场合对处理器的性能要求非常强烈,ARM难以胜任 ARM和MIPS在消费领域存在着竞争,MIPS阵营的产品在功耗和面积上具有优势,但MIPS提供的开发工具不如ARM便捷。

     

    6、Powerpc架构与X86架构的区别

     

    power和intel x86对比,要看怎么比了。首先,在高端服务器领域,power的大规模SMP系统性能(目前最高的power795可以配置256个4GHz处理核心)即使8路E7 v2顶配 120个核心也是难以望其项背的,当然低端入门级领域intel在同等价格的前提下性能有很大优势也是事实(企业级市场intel产品线的价格还是很宜人的)。

     

    其次,power系统在硬件层面的可靠性、可用性、可维护性(业界俗称RAS)方面明显强于x86系统,intel只提供处理器,整机需要厂商自己去设计,中小厂商基本靠intel的公版方案做白牌装机商,只有大品牌(比如IBM HP之类)才有自己的独道设计,x86的杂牌军和IBM从芯片开始设计的整机方案无法相比。第三,power机器一般运行AIX系统居多,少数linux系统;x86基本运行win和linux系统。

     

    AIX在系统稳定性、软件方案集成度(例如HA软件、备份软件、集群文件系统等等)、厂商技术支持能力强于开放平台。第四,商用IT系统的用户选用什么平台主要看软件需求,有些要求7*24不能宕机不能丢数据的关键性应用在操作系统选择方面有很大的局限性(例如银行、电信等等),这些领域x86想获得机会,需要依靠应用软件移植和win/linux这类开放OS可靠性大幅提升才有可能完成,无论哪一个都不是容易做到的。

     

    power和sparc、安腾是UNIX界的三驾马车,共同支撑起绝大部分企业的关键性应用平台,xeon从低端起家,逐渐向中端蚕食,高端市场目前还无力企及。软件层面,unix平台的缩水和win/linux的进取是不可逆转的趋势。power和x86的对比,单纯对比芯片本身意义不大,也和普通消费者没有直接关系。

    硬件体系  

    从处理能力来说,单Hz的处理能力x86已经超过了Power系列,这是毋庸置疑的。但是Power有其明显的优点。它采用了标准的SMP结构,也就是说对于内存来说所有CPU访问的速度都是一致的,而x86采用了NUMA结构,这就是说CPU和内存是分区的,每个CPU访问自己的这部分内存特别快,但是如果需要访问其它部分那就要走QPI总线(现在已经在不断改进了),这也客观上造成了随着CPU数量的增多,处理能力的增长Power系列的线性程度远好于x86(这也是为什么很少会用4路以上的x86服务器)。而且作为小型机,封闭系统,其设计更加完整紧凑,综合起来性能强于x86。

    软件体系 

    硬件体系是自己的,操作系统也是自己的(AIX等),所以整合起来Power系列的整体稳定性要强于x86服务器,而且运维也方便(特别是对于一些外围硬件,如果使用IBM更加容易用),抗压能力也强(小型机90%的CPU占用率,运行几个星期可能都OK,x86几天就估计出问题了)但是Power系列的小型机的价格太高了,而且已经赶不上技术的变化了,由于Google的崛起,云计算的兴盛,现在的分布式系统的成熟度越来越高,系统已经越来越不依赖几台小型机来提供稳定可靠性,而是通过集群来提供,性能也能够通过分布式的处理来解决。

     

    所以x86的使用越来越广泛,而最新的一些低成本但是能够带来高效能的新技术都在x86体系下得到应用(x86市场占有率高,也开放),而Power系列由于其封闭的特性,反而难以得到应用,所以Power系列的小型机优势越来越不明显,已经在逐渐退出历史舞台了。

     

     

     

    展开全文
  • 服务器硬件架构.pdf

    2020-04-19 20:46:54
    从性能角度来看处理器内存和 I/O 这三个子系统在服务器中是最重要的它 们也是最容易出现性能瓶颈的地方目前市场上主流的服务器大多使用英特尔 NehalemWestmere 微内核架构的三个家族处理器Nehalem-EPNehalem-EX 和 ...
  • 软件架构设计-软件架构风格、分层架构

    万次阅读 多人点赞 2021-06-12 15:39:23
    一、软件架构设计 软件或计算机系统的软件架构是该系统的一个(或多个)结构,而结构由软件元素、元素的外部可见属性及它们之间的关系组成。 软件系统架构是关于软件系统的 结构、行为和属性 的高级抽象。指定了软件...
  • 大数据架构师基础:hadoop家族,Cloudera产品系列等各种技术 出处:http://www.aboutyun.com/thread-6842-1-1.html 大数据我们都知道hadoop,可是还会各种各样的技术进入我们的视野:Spark,Storm,impala,让...
  • 服务器硬件架构.docx

    2022-06-25 22:05:26
    目前市场上主流的服务器大多使用英特尔Nehalem、Westmere微内核架构的三个家族处理器:Nehalem-EP,Nehalem-EX和Westmere-EP。下表总结了这些处理器的主要特性: Nehalem-EP Westmere-EP Nehalem-EX Nehalem-EX 商业...
  • NetApp 产品及架构介绍;NetApp 统一存储解决方案概览;NetApp 产品概览 (1;NetApp 产品概览 (2;NetApp 存储系统定位;FAS 存储系统家族;FAS2000 系统扩展;FAS2020 硬件图示;FAS2050 硬件图示;FAS3100 系列1;FAS3100 ...
  • CPU架构(x86架构、ARM架构的解释)

    千次阅读 2022-07-09 23:36:50
    以下内容源于网络资源的学习与整理,非原创,如有侵权请告知删除。另:这篇文章是很早前发布的,里面的数据与描述与当下可能... 一、x86架构二、ARM架构三、MIPS架构四、ARM与MIPS五、ARM与X86架构..................
  • 分析云技术架构解密 从 分析产品家族 到 一体化分析平台 用友网络科技股份有限公司 大数据事业部 实践与思考 目录 传统技术架构为何在企业应用中难以推行 实践与思考 分析云产品架构如何破解 Contents 产品解密 分析...
  • CPU架构:CPU架构详细介绍

    万次阅读 多人点赞 2020-04-25 10:12:43
    1概述 CPU架构是CPU商给CPU产品定的一个规范,主要目的是为了区分不同类型的CPU。...不同品牌的CPU,其产品的架构也不相同,Intel、AMD的CPU是X86架构,IBM公司的CPU是PowerPC架构,ARM公司的CPU是ARM架构,国...
  • 在大数据时代的背景下,许多公司都开始采用Hadoop作为底层分布式系统,而Hadoop的开源社区日益活跃,Hadoop家族不断发展壮大,已成为IT届最炙手可热的产品。本文将在简单介绍Hadoop主要成员的基础上,探讨Hado
  • cpu架构之体系架构

    千次阅读 2021-01-15 14:47:20
    cpu架构之体系架构 1 现代CPU体系结构简介 现代的CPU基本上归为冯诺依曼结构(也称普林斯顿结构)和哈佛结构。 1.1 冯诺依曼结构 冯诺依曼结构(von Neumann architecture),也称普林斯顿结构,是一种将程序指令...
  • 1980年晚些时候,发布了名称为MCS-51的改进版本(也是8位单片机),目前国内广泛使用的8051单片机就是属于Intel的MCS-51单片机家族,而且现在已经过了知识产权期限。继8051单片机成功之后,许多其他半导体制造商纷纷...
  • Tesla GPU架构分析3

    2022-08-04 15:03:24
    1.简介Tesla GPU 的 20 系列产品家族基于代号为“Fermi”的下一代 CUDA 架构,支持技术与企业计算所“必备”的诸多特性,其中包括 C++支持

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 31,783
精华内容 12,713
关键字:

家族架构