精华内容
下载资源
问答
  • 1、前言数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,...3.时为00—23十四进制计数器。4.周显示从1—日为七进制计数器...

    1、 前言

    数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的应用。

    2.设计任务和要求

    用中小规模集成电路设计一台能显示日、时、分秒的数字电子钟,要求如下:

    1.由晶振电路产生1Hz 标准秒信号。

    2.秒、分为00—59六十进制计数器。

    3.时为00—23二十四进制计数器。

    4.周显示从1—日为七进制计数器。

    5.可手动校正:能分别进行秒、分、时、日的校正。只要将开关置于手动位置,可分别对秒,分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。

    6.整点报时。整点报时电路要求在每个整点前鸣叫五次低音(500Hz),整点时 再鸣叫一次高音(1000Hz)。

    3、实验器件选择

    本次实验中需使用到的元器件如下表所示

    器件名称

    型号

    数量

    功能

    芯片

    74HC00

    2

    与非

    芯片

    74HC04

    1

    非门

    芯片

    74HC74

    1

    2分频

    芯片

    74HC161

    7

    16进制

    芯片

    4060

    1

    二进制计数器

    芯片

    4511

    1

    驱动LED

    晶体振荡器

    32768

    1

    产生频率脉冲

    电阻

    22M

    1

    ---

    电阻

    32M

    1

    ---

    共阴单8显示器

    0.56英寸

    7

    显示数字

    可调电容

    30p

    2

    ---

    1元器件列表

    4、方案设计

    (1)脉冲信号电路设计方案

    4db829a9fd25999bbb89e9ea3a0f2e4e.png

    石英晶体主要成分是二氧化硅,它的物理化学性质十分稳定,本电路的显著优点是频率稳定性极好,理论上可达1.000000 Hz的精确度,石英晶体产生的信号经过4060可以达到14分频,再经过一个D触发器74HC74就实现了15分频输出1HZ信号。

    (2)秒、分电路设计

    d927193b344fa4328b45d07c2d82be87.png

    这个模块就是“秒”的部分,由74HC161芯片产生16进制计数,然后利用送数功能,当计时到1001(即十进制数字9)送0,实现0~9的循环,作为秒的个位。同时将1001经过与非门之后送到下一片74HC161芯片作为时钟信号,也就是个位计数十次十位进一次位。十位计数到0101(即十进制5)后经过与非门送到Load置数,同时作为下一片芯片的时钟信号。十位实现0~5的循环。这样,秒的个位和十位就完成了。

    分的设计和秒类似,这里就不再赘述。

    (3)时电路设计

    4baef54398da579556bc4d0d5a4e91d5.png

    时的电路设计与前面的分和秒类似,但是有些不同,主要是进位上面需要注意一下,个位上先是0~9循环两次,然后是0~4,接着向十位进位。十位上只能是0~2的循环。设计思路如下:个位上,当计数到1001时经过与非门产生送数,计时器回到0,并且向十位产生进位信号。十位上,当个位产生0100和十位产生0010时(组合后就是十进制24),产生的信号送到复位端,让个位和十位复位,并且信号输入到下一级的CLK上面。这样就可以达到要求了。

    (4)周电路设计

    4aec2b3af732c13cc17dc13340fffd45.png

    周要实现周一~周日(日用8代替),因此,当计数到0111时经过与非门置数1,同时因为要显示8(跳过7),所以利用译码器的LT可以实现全亮,这样就达到了设计要求。

    (5)校时电路设计

    0025fd66009d1bba5c7bd218c19c8861.png

    在刚刚开机接通电源时,由于日、秒、分、时为任意值,所以,需进行调整。置开关在手动位置,分别对时、分、秒、日进行单独计数,计数脉冲由单次脉冲或连续脉冲输入。

    方案实现:在芯片的CLK引出一个接口,既可以接收前一级的进位信号,也可以单独输入一个高频率脉冲信号,方便调整时间。

    2ab0931d6d3c499f71786f8a6192db72.png

    总体连接示意图

    3b15353b9d24db86870fa7dc2c6c08b7.png

    整体电路图

    05b9f5655d1f9cf27b58641398c75a17.png

    实物图1

    2dfd941558302902d659886e8f3ffe2a.png

    实物图2

    29d62084db5a920d4f0dd08320385b09.gif

    仿真动态图

    以上就是关于数字时钟的设计。

    更多精彩内容欢迎关注↓

    67ae0fa5f582a9ab3df50e5b4ae31978.png

    展开全文
  • 异步四位二进制加法计数器逻辑电路图如下: 异步四位二进制减法计数器逻辑电路图如下:

    异步四位二进制加法计数器逻辑电路图如下:在这里插入图片描述
    异步四位二进制减法计数器逻辑电路图如下:在这里插入图片描述

    展开全文
  • 同步四位二进制加法计数器逻辑电路图如下: 同步四位二进制减法计数器逻辑电路图如下:

    同步四位二进制加法计数器逻辑电路图如下:在这里插入图片描述
    同步四位二进制减法计数器逻辑电路图如下:在这里插入图片描述

    展开全文
  • 异步二进制计数器的分析工具 由三位异步二进制递增计数器的逻辑又可得到进位方程C = 按照计数器翻转规律可直接得到计数器状态表如表1所示 由状态表可知1所示电路具有二进制递增计数功能 由状态表也可以画出状态...
  • 点击上方蓝字给一个关注吧数电复习之任意进制计数器设计 首先再提醒一下,四、五章的内容之前已经写过,... 纠正一下之前的一篇文章的一个图片的疏漏,文章标题是“时序逻辑电路设计():异步计数器设计及集成计数...
    679d1589ec96661e9086d728e8d5178f.gif

    点击上方蓝字

    给一个关注吧

    数电复习之任意进制计数器设计

        首先再提醒一下,四、五章的内容之前已经写过,需要的同学可以翻一下本公众号历史消息,最开始的几篇就是。本篇内容是将之前落下的用集成计数器芯片进行任意进制计数器设计(用N进制实现M进制)这一部分补上,因为是第五章的考试重点。

    e7ff37b88a45a890eb67c30015598fc3.png

         纠正一下之前的一篇文章的一个图片的疏漏,文章标题是“时序逻辑电路设计(二):异步计数器设计及集成计数器芯片的功能”,最后的74LS90的图片上的标注和下面的介绍文字有出入,在这篇文章中更正一下,当然这个芯片不在考察范围内。如下图:

    35bb8070493507ed11261de0fbb1d530.png

    01

    M

       此时应当使用单片,对于74160和74161来说,他们都有异步复位端和置数端,因此都有置零法和置数法两种方法。这里再将74161芯片放上来以便学习(两款芯片端口一摸一样,区别请翻看之前的文章):

    e9b09add47154bddc998e37e59de5038.png

    1.置零法

          置零法的原理在于在暂稳态清零这个操作。什么叫暂稳态呢?我们以实现五进制加法计数器举个栗子:五进制中,0000-0100为五个稳态,最后的”5“,也就是0101是不应该出现的,但是我们希望在出现0101的时候立即回到0000,因此0101会暂时的出现作为清零信号接入异步复位端—RD非,因此0101是暂稳态。这里的重点在于,置零法我们是要将暂稳态的信号接入复位端,五进制就是10ecb8d3181bb642e307515b3d720c90.png,需要大家提起注意。还有一点是,当改动进制之后,原有的进位端不再可用,需要自己搭建

          另外对于置零法,很大的一个缺点在于暂稳态的问题,由于维持时间短,可能无法有效复位,解决方法是将原有的置零信号与一个CP信号接入一个基本RS触发器,CP接R非,输出Q接入异步复位端,可以使得清零信号长时间保持。

    2.置数法

    上图中的ABCD就是预置数,同样以上面的五进制为例,这时我们只需要将0100接与非门输入到LD非,在下一个CP到来之时,输出就跳转到预置的数,依次对应。当然这里允许不跳转回0000,可以跳转到任意数值,最后的进制通过状态数来确定

    02

    M>N

    1.M=N1*N2

       这里可以用串行进位或并行进位实现,如图用74160实现100进制:

    bfa69bf4ad75f901f326f95517636905.png

    01fc69f05beee992a39191f452043c6e.png

         这里需要特别注意的一点是,这两片的输出绝不能一起读!!!他们的输出分别代表十位数字和个位数字,并不是同一个二进制数。至于串并行具体的原理比较简单不再解释,希望读者自行体会。

    2.M是素数

           这种情况可以先寻找一个比M大并且容易拆分的合数K,用串并行的方法表示出K,于是情况成为了K>M,即第一种情况,采用置零法或置数法。

           至于最终计数器的自启动问题,由于采用的是集成计数器芯片,个人认为是并不需要考虑自启动问题的,我记得上课的时候应该是提到过,如果有读者有不同的想法欢迎私信讨论。

            数电的重点到此基本结束,后面的内容就不算是特别重要的了,复习时应当注意侧重点的把握,因此不再更新,文中如若有何疏漏,烦请读者不吝赐教!!!感谢各位读者的阅读、转发与关注!!!

    bc7d792ed6cf45cf3c7ba07432c9834c.gif
    展开全文
  • 四位同步二进制计数器74161的功能表为: ABCD作为输入端,QA,QB,QC,QD作为输出端。 下面是12进制的计数器的设计,相对于74161来说,只需要一位电路结构就可以了,然后是12进制的决定,输入为0000,待输出为1011时,...
  • 同步集成电路计数器 || 74161 74163 74160 || 同步级联 异步级联 ||...1. 4位同步二进制计数器7416174161的功能有4个:异步清零同步置数保持同步计数其逻辑和功能表如下所示,(CLR非)是异步清零端(LD非)是同步置...
  • (1) 学习同步十进制计数器的原理和设计方法,理解它与二进制计数器的区别 (2) 掌握灵活运用Verilog HDL语言进行各种描述与建模的技巧和方法 2. 实验要求: (1) 使用合适的方法来编程实现规定特性的十进制同步减法...
  • BCD-七段显示译码器的设计实验要求用原理输入设计法或Verilog HDL文本输入设计法设计BCD-七段显示译码器CT7448电路,建立CT7448的实验模式。通过电路仿真和硬件验证,进一步了解BCD-七段显示译码器CT7448的功能和...
  • 、74LS161集成计数器电路(60进制计数器)实现60进制加法计数器需要2片161,它们之间的连接方式又分同步和异步两种。1)异步连接方式。低位的161通过置数法设计为十进制加法计数器,每十个CP向高位161进一。当高位161...
  • 4 D/A 转换器电路电路的输入信号接四位二进制计数器的输出 端,设计数器输出高... 数字控制电路要求5V电源,可选择CW7805集成三端稳压器实现。辅助电源原理6...《数字电子技术基础》课程标准能读懂并绘制...
  • 对quartus算是头一次具体接触吧,才发现功能很强大,能画电路图竟然 还能写代码,确实很厉害。这个十二进制计数器咨询了师兄,不然自己真的很难写出来,这么多编程语言每一种用法都不一样,也是醉了,不扯了,上...
  • 题: 分析该时序逻辑电路的逻辑功能, 写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换, 并说明该电路是否可以自启动. 分析: 第一步, 根据电路逻辑写出驱动方程和输出方程. 第步, 根据驱动...
  • 题:分析该时序逻辑电路的功能, 写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换和时序. 分析: 第一步, 根据电路逻辑写出驱动方程和输出方程. 第步, 根据驱动方程求出状态方程. 第三...
  • 题:分析该时序逻辑电路 的功能, 写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换和时序. 分析: 第一步, 根据电路的逻辑写出驱动方程和输出方程. 第步, 根据驱动方程求出状态方程. ...
  • 再在本电路的基础上, 修改反馈逻辑, 将电路改造成同步八进制计数器. 根据上述电路图, 可求得 D0=Q2Q1+Q1Q0'+Q2Q0', D1=Q1异或Q0, D2=Q2Q1'+Q2Q0'+Q2'Q1Q0. 根据求得的驱动方程, 得到状态方程 Q0*=D0=Q2Q1+Q1Q0'...
  •  --12位二进制异步计数器74HC4040引脚,功能及时序简介(中文资料)  国产TTL集成电路的标准系列为CT54/74系列或CT0000系列,其功能和外引线排列与国际54/74系列相同。国产CMOS集成电路主要为CC(CH)4000系列...
  • 计数器不需要外部输入,摩尔型电路 二进制加法计数器没有多余状态,4个触发器模为2^4=16 JK触发器两端相连构成一个T触发器,当Q3Q2Q1Q0=1111时输出一个脉冲。状态转移可以自己写出,0000->1111 ...
  • 熟悉计数器电路的分析和设计方法 掌握161 芯片集联成任意进制同步加法计数器 2 设计任务 三位二进制减法计数器(无效态: 000 011) 3设计过程 3.1 三位二进制减法计数器(无效态: 000 011) 3.1. 1 状态转换 3...
  • 在10.28日的博客中讲述了如何设计异步十进制加法计数器, 这里我们再以异步十六进制加法计数器的设计, 加深对异步时序逻辑电路设计思路的理解. 设计方案1: 第一步, 和同步时序逻辑电路的设计套路一样, 列十六进制...
  • 题: 分析该时序逻辑电路 的功能, 写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换和时序. 分析: 第一步, 根据电路逻辑写出驱动方程和输出方程. Y=Q3. 第步, 根据驱动方程写出状态方程. ...
  • 题:分析该时序逻辑电路的功能, 写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换和时序. 分析: 第一步, 根据电路的逻辑写出驱动方程和输出方程. 第步, 根据驱动方程求状态方程. 第三...
  • 对于不需要快速转换的应用,用一个可完成两种转换的电路就足够了。1就是此类电路,它采用加/减计数器以获得所需要的结果。
  • 计数器

    2020-05-05 18:10:56
    同步二进制计数器 同步二进制加法计数器 原理 4位二进制同步加法计数器 方程 状态转换表 ( 利用第16个计数脉冲到达时C端电位的下降沿可作为向高位计数器电路进位的输出信号 ) 状态转换 每输入16...
  • 状态机由状态寄存器和组合逻辑电路构成,能够根据控制信号按照预先设定的状态进行状态转移,是协调相关信号动作、完成特定操作的控制中心。状态机简写为FSM(Finite State Machine),主要分为2大类: 第一类,若...
  • 这篇博客会再次详细分析一下数字IC设计中关于 **格雷码(Gray Code)** 的问题 一、什么是格雷码 二、为什么要用格雷码 三、用格雷码实现FIFO指针 四、 将格雷码转换为二进制 ...下显示格雷码计数器的逻辑原理
  • 这是用三个可予置二进制计数器和控制门组成的三位异步十进制数计数器,利用4位二进制计数器可预置数的功能,实现10进制计数。计数脉冲CP加到个位计数器的时钟输入端,当计数器计数到Q3Q2Q1Q0=1001时,LD=0,在第10个...
  • 格雷码的特点是从一个数变为相邻的一个数时,只有一个数据位发生跳变,由于这种特点,就可以避免二进制编码计数组合电路中出现的亚稳态。格雷码常用于通信,FIFO或者RAM地址寻址计数器中。 2 进制转换列表 1 ...
  • 题:分析该时序逻辑电路 的功能, 写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换和时序. 分析: 第一步, 根据电路逻辑写出驱动方程和输出方程. (由于书中Y的接法不合理, 我将Y的接线情况做...
  • 异步计数器又称行波计数器,它的下一位计数器的输出作上一位计数器的时钟信号,串行连接起来就构成了一个异步计数器。异步计数器与同步计数器不同之处就在于时钟... 如 8位二进制异步计数器RPLCONT的仿真波形 :

空空如也

空空如也

1 2 3 4 5 6
收藏数 107
精华内容 42
关键字:

二进制计数器电路图