精华内容
下载资源
问答
  • 74161是4位二进制计数器,有同步置数和异步清零功能。下面所有的计数器方案都用同步逻辑来进行设计(1)60进制计数器,进位条件为59,转换成二进制是111011需要用两片74161,N1作为低4位计数,N2最为高两位计数N1、N2...

    74161是4位二进制计数器,有同步置数和异步清零功能。

    下面所有的计数器方案都用同步逻辑来进行设计

    (1)60进制计数器,进位条件为59,转换成二进制是111011

    需要用两片74161,N1作为低4位计数,N2最为高两位计数

    N1、N2的R都接VCC(不用异步清零),A、B、C、D都接GND(进位时同步清零),CP都接时钟。

    N1的EP、ET接VCC,RCo接到N2的EP,N2的ET接VCC,完成两片直接的进位连接。

    N1的Qa、Qb、Qd和N2的Qa、Qb接成与逻辑Q60,这是60进位条件,再取反后接到N1与N2的LD上。

    最终的输出从高到低为:N2-Qb、N2-Qa、N1-Qd、N1-Qc、N1-Qb、N1-Qa,进位信号是Q60。

    (2)6×10进制计数器

    这个就容易了,先做一个单片的10进制计数器,进位条件为9,即二进制1001

    R、ET接VCC,A、B、C、D接GND,CP接时钟,EP作为进位输入用。

    EP、Qd、Qa三个信号接成与逻辑Q10,这是单片的进位条件,再取反后接到LD上。

    下面是6片级联,N1-N6,N1是最低位,N6是最高位,主要是进位连接。

    VCC接N1的EP;N1的Q10接到N2的EP;N2的Q10接到N3的EP;……;N5的Q10接到N6的EP。

    (3)10×6进制计数器

    这个一样容易,先做一个单片的6进制计数器,进位条件为5,即二进制101

    R、ET接VCC,A、B、C、D接GND,CP接时钟,EP作为进位输入用。

    EP、Qd、Qa三个信号接成与逻辑Q6,这是单片的进位条件,再取反后接到LD上。

    下面是10片级联,N1-N10,N1是最低位,N10是最高位,主要是进位连接。

    VCC接N1的EP;N1的Q6接到N2的EP;N2的Q6接到N3的EP;……;N9的Q6接到N10的EP。

    展开全文
  • 本篇内容是将之前落下的用集成计数器芯片进行任意进制计数器设计(用N进制实现M进制)这一部分补上,因为是第五章的考试重点。 纠正一下之前的一篇文章的一个图片的疏漏,文章标题是“时序逻辑电路设计():异步...
    679d1589ec96661e9086d728e8d5178f.gif

    点击上方蓝字

    给一个关注吧

    数电复习之任意进制计数器设计

        首先再提醒一下,四、五章的内容之前已经写过,需要的同学可以翻一下本公众号历史消息,最开始的几篇就是。本篇内容是将之前落下的用集成计数器芯片进行任意进制计数器设计(用N进制实现M进制)这一部分补上,因为是第五章的考试重点。

    e7ff37b88a45a890eb67c30015598fc3.png

         纠正一下之前的一篇文章的一个图片的疏漏,文章标题是“时序逻辑电路设计(二):异步计数器设计及集成计数器芯片的功能”,最后的74LS90的图片上的标注和下面的介绍文字有出入,在这篇文章中更正一下,当然这个芯片不在考察范围内。如下图:

    35bb8070493507ed11261de0fbb1d530.png

    01

    M

       此时应当使用单片,对于74160和74161来说,他们都有异步复位端和置数端,因此都有置零法和置数法两种方法。这里再将74161芯片放上来以便学习(两款芯片端口一摸一样,区别请翻看之前的文章):

    e9b09add47154bddc998e37e59de5038.png

    1.置零法

          置零法的原理在于在暂稳态清零这个操作。什么叫暂稳态呢?我们以实现五进制加法计数器举个栗子:五进制中,0000-0100为五个稳态,最后的”5“,也就是0101是不应该出现的,但是我们希望在出现0101的时候立即回到0000,因此0101会暂时的出现作为清零信号接入异步复位端—RD非,因此0101是暂稳态。这里的重点在于,置零法我们是要将暂稳态的信号接入复位端,五进制就是10ecb8d3181bb642e307515b3d720c90.png,需要大家提起注意。还有一点是,当改动进制之后,原有的进位端不再可用,需要自己搭建

          另外对于置零法,很大的一个缺点在于暂稳态的问题,由于维持时间短,可能无法有效复位,解决方法是将原有的置零信号与一个CP信号接入一个基本RS触发器,CP接R非,输出Q接入异步复位端,可以使得清零信号长时间保持。

    2.置数法

    上图中的ABCD就是预置数,同样以上面的五进制为例,这时我们只需要将0100接与非门输入到LD非,在下一个CP到来之时,输出就跳转到预置的数,依次对应。当然这里允许不跳转回0000,可以跳转到任意数值,最后的进制通过状态数来确定

    02

    M>N

    1.M=N1*N2

       这里可以用串行进位或并行进位实现,如图用74160实现100进制:

    bfa69bf4ad75f901f326f95517636905.png

    01fc69f05beee992a39191f452043c6e.png

         这里需要特别注意的一点是,这两片的输出绝不能一起读!!!他们的输出分别代表十位数字和个位数字,并不是同一个二进制数。至于串并行具体的原理比较简单不再解释,希望读者自行体会。

    2.M是素数

           这种情况可以先寻找一个比M大并且容易拆分的合数K,用串并行的方法表示出K,于是情况成为了K>M,即第一种情况,采用置零法或置数法。

           至于最终计数器的自启动问题,由于采用的是集成计数器芯片,个人认为是并不需要考虑自启动问题的,我记得上课的时候应该是提到过,如果有读者有不同的想法欢迎私信讨论。

            数电的重点到此基本结束,后面的内容就不算是特别重要的了,复习时应当注意侧重点的把握,因此不再更新,文中如若有何疏漏,烦请读者不吝赐教!!!感谢各位读者的阅读、转发与关注!!!

    bc7d792ed6cf45cf3c7ba07432c9834c.gif
    展开全文
  • 摘要 以多种种典型的中规模集成 (MSI) 计数器芯片为例,采用反馈置零法 ( 复位法 )、反馈置数法 ( 置位法 ) 和级联法来构成任意进制计数器。总结出详细的设计步骤。  1 绪论  计数器是数字逻辑系统中的...
  • 摘要 以多种种典型的中规模集成 (MSI) 计数器芯片为例,采用反馈置零法 ( 复位法 )、反馈置数法 ( 置位法 ) 和级联法来构成任意进制计数器。最后总结出详细的设计步骤。  1 绪论  计数器是数字逻辑系统中...
  • 利用74161计数器芯片设计M=20的计数器 一.实验内容 1.利用74161计数器芯片设计一个M=20的计数器 2.利用Quartus软件进行设计和仿真 3.观察仿真波形 .实验步骤 1,新建工程 2,新建bdf文件 3,双击空白处搭建电路: ...

    利用74161计数器芯片设计M=20的计数器

    一.实验内容
    1.利用74161计数器芯片设计一个M=20的计数器
    2.利用Quartus软件进行设计和仿真
    3.观察仿真波形

    二.实验步骤
    1,新建工程
    2,新建bdf文件
    3,双击空白处搭建电路:
    在这里插入图片描述

    4,对电路进行编译
    在这里插入图片描述
    5,新建vwf文件设置输入波形
    6,开始仿真,观察输出波形
    在这里插入图片描述

    三.总结
    通过波形可以看到此电路功能为二十进制的计数器

    展开全文
  • 74LS90是一种中规模的二五叶进制计数器,其各引脚功能如图所示,芯片引脚图其中CPa和Qa构成1位二进制计数器,CPb和Qd、Qc、Qb 组成五进制计数器,将两个计数器有关端子适当组合,可以组成其他类型的计数器。...

    74LS90是一种中规模的二五叶进制计数器,其各引脚功能如图所示,

    369d15c2330abde5b7e397d141983ab9.png

    芯片引脚图

    其中CPa和Qa构成1位二进制计数器,CPb和Qd、Qc、Qb 组成五进制计数器,将两个计数器有关端子适当组合,可以组成其他类型的计数器。

    R0(1)、R0(2)为两个清0端,R9(1)、 R9(2)为两 个置9端,这4个端子与74LS90的工作状态关系 见表。

    6cfbb365809dee12daa315d9f3576bcc.png

    74LS90状态表

    从表中可以看出:当R0(1)、R0(2)均为高电平且R9(1)、 R9(2)中有一个低电平时,计数器 QdQa端均被清0;当R9(1)、 R9(2)均为高电平时,Qd、Qa端均为高电平;当R0(1)、 R0(2)中有一个为低电平且时R9(1)、 R9(2)中也有一个为低电 平时,计数器工作在计数状态。

    34901622769a7c091b5cf89e3fa0a4a8.png

    漂亮的电路板

    (1) 1位二进制计数器

    74LS90的CPa和Qa构成1位二进制计数器,当CPa端输入第1个时钟脉冲时,Qa=1, 输入第2个脉冲时,Qa=0.

    (2) 五进制计数器

    CPb和Qd、Qc、Qb组成五进制计数器,当CPb端输入第1个脉冲时,QdQcQb=001,输 入第2个脉冲时,QdQcQb=010.输入第3、4个脉冲时,QdQcQb变化为011、100,输入第 5个脉冲时,QdQcQb变为000。

    (3) 8421码十进制计数器

    将1位进制计数器的输出端Qa与五进制计数器的CPb连接时,可组成8421码十进制计 数器,如图所示。

    48199c5941aa2b3c2f0d14e765adc21b.png

    8421接线图

    当09个时钟脉冲不断从CPa端输入时,QdQcQbQa状态变化为 0000、0001、0010-1000变化到1001,第10个时钟脉冲输入时,QdQcQbQa变为0000,具 体见表

    1b837d0191d1d1971aff611914a49eaf.png

    8421码计数器状态表

    展开全文
  • 本电路采用CD4518芯片,此芯片、十进制(8421编码)同步加计数器,内含两个单元的加计数器。有了计数编码输出之后,我们就要进行编码了,我们采用CD4511这样一个译码芯片,它是一个七段码译码器,具有BCD转换,...
  • 第二周 在QuartusⅡ环境中用VHDL语言实现四位二进制减法器(缺0000 0001 0010),在仿真器上显示结果波形,并下载到目标芯片上,在实验箱上观察输出结果。在Multisim环境中仿真实现四位二进制减法计数器(缺0000 ...
  • 用74161计数器芯片设计一个20进制的计数器 因为我们知道74161是16进制计数器,16<20,所以我们要用2个74161计数器,可以将一个74161变为二进制,一个74161变为10进制从而完成设计。事实上,采用74160计数器将更加...
  • 基于触发器的三位二进制同步减法计数器无效态000/110 1 课程设计的目的与作用 掌握用multisim 的电路仿真程序 熟悉同步计数器工作原理和逻辑功能 熟悉计数器电路的分析和设计方法 掌握161 芯片集联成任意进制同步...
  • 分为两个部分去写(自加器和自减器),两部分都要控制在0-9以内,也就是二进制0000-1001之间,当然如果自加到9或者自减到0的时候要向co借位或进位,这样十进制可逆计数器的功能就可以完整实现了。 再通过控制输入x来...
  • 打开quartus,创建新工程,入库,工程目录就是你那第二个t2,(这个t2是我做好的四位二进制加法计数器的项目)第二行目录就是打开SEG7 LUT.v,下面出现弹框选择否,出现file name选择点开目录选.v,然后Add, 芯片,器件...
  • 555时机计数器

    2014-06-26 22:15:05
    通过555芯片产生脉冲,74ls90为五十进制计数器,74ls47做译码器。
  • 基于multisim14.0 软件中的74LS161芯片,分别置数法和复位法设计了八进制十五进计数器,原理清晰,仿真通过,包含仿真文件。。 。
  • 40161 CMOS 非同步复位可预置二进制计数器.pdf 40162 CMOS 同步复位可预置BCD计数器.pdf 40163 CMOS 同步复位可预置二进制计数器.pdf 4017 CMOS 十进制计数器-分频器.pdf 40174 CMOS 六D触发器.pdf 40175 CMOS 四D...
  • 使用Multisim软件利用74LS161芯片设计60秒计数器

    千次阅读 多人点赞 2019-11-23 01:24:42
    74LS161芯片具有二进制加法计数功能外,还具有预置数,保持和异步置零等附加功能。 结合下图我们具体分析其引脚功能: 1、 1、(1)引脚是异步置零(复位)端。当~CLR=0时所有触发器同时被置零,而且置零操作不受...
  • 计数器是常用的时序逻辑电路器件,文中介绍了以四位同步二进制集成计数器74LS161和异步二-五-十模值计数器74LS290为主要芯片,设计实现了任意模值计数器电路,并用Multisim软件进行了仿真。仿真验证了设计的正确性和...
  • 设计M=20计数器

    2018-10-22 16:33:30
    用161计数器芯片,设计一个M=20的计数器, 可以用多片 上电后,对CLK信号,从0顺序计数到19,然后回绕到0 当计数值为19的CLK周期,溢出信号OV输出一个高电平,其他周期OV信号输出0 用波形仿真观察电路结果 ...
  • 74ls161 可预置四位二进制计数器(并清除异步) 74ls162 可预置bcd计数器(异步清除) 74ls163 可预置四位二进制计数器(并清除异步) 74ls164 8位并行输出串行移位寄存器 74ls165 并行输入8位移位寄存器(补码输出) ...
  • 74ls00 2输入四与非门 74ls02 2输入四或非门 74ls04 六倒相器 74ls08 2输入四与门 74ls20 4输入双与非门 74ls32 2输入四或门 74ls74 正沿触发双d型触发器(带预置端和...74ls161 可预置四位二进制计数器(并清除异步)
  • 设计一个M=20的计数器

    2019-10-21 18:21:23
    1.用161计数器芯片,设计一个M=20的计数器, 可以用多片. 2.上电后,对CLK信号,从0顺序计数到19,然后回绕到0. 3.当计数值为19的CLK周期,溢出信号OV输出一个高电平,其他周 期OV信号输出0. 4.用波形仿真观察电路...
  • 1.用与非门74LS00和异或门74LS86设计一个1位二进制全加器 2.用或非门74LS02构成一个基本SR锁存器 3.用集成D触发器74LS74和异或门74LS86构成一个T触发器 4.用集成JK触发器74LS112设计一个同步的3进制计数器,要求写出...
  • 计数器(1)二进制计数器(2)十进制计数器(3)集成计数器 一、组合逻辑电路 基本模块:门电路 门电路是数字电子技术的一部分,但是就对于硬件新手而言,大多数门电路都是集成在芯片内部的,我们平常都是对芯片的...
  • 计数、译码、显示电路Multisim仿真

    万次阅读 2016-04-17 18:07:42
    一、一位十进制计数器 实验关键问题:关键是译码器74LS470的连接方式,该芯片的使用手册(Datasheet)请点击这里 ,尤其是LT¯¯¯¯¯\...位十进制计数器 实验关键问题:同样是芯片4511BD_5V 的端口连接问
  • TI公司芯片CD4060pdf

    2009-11-05 15:38:08
    ti公司的芯片cd4060,二进制的串行计数器、分频器芯片
  • FPGA实验一

    2019-09-17 16:47:55
    为了达到四位二进制输入的目的,将两片74138芯片进行级联,并添加IN_D引脚,具体原理图如下: 最终产生的波形图如下: 实验二:十二进制计数器 74161芯片的真值表与时序图如上图所示。 从时序图中可以看出...
  • 数电课设报告书.doc

    2020-07-25 21:08:24
    将产生的秒信号送入“秒计数器”,“秒计数器”采用 60 进制计数器,每累计 60 秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数 器”也采用 60 进制计数器,每累计 60 分钟,发出一个“时...
  • 数字逻辑实验指导书

    2018-11-27 21:45:47
    实验十一 同步二进制计数器实验 实验-60 (一) 设计4位同步二进制加计数器 (二) 设计4位同步二进制减计数器 (三) 构造模12计数器(以下选做一、二种方法) (四) 设计一个六十进制计数器 实验十二 移位寄存器...
  • 本文主要包括以下内容:根据课题要求提出了以不可见光红外线发射器对射光电二级管VD1产生控制信号,使得二进制计数器CD4024高低电平发生转换,导致电路中的三极管VT1-VT4产生相应的导通和截止,从而使电路中产生短暂...
  • CD4060BCM二进制串行计数器是由一个振荡器和14bit二进制串行计数器等组成。通过CD4060控制12个红色、黄色和绿色LED灯,调整电位器可以改变LED闪烁的频率。同时,音乐芯片发出音乐歌曲。 LED音乐彩灯实物展示: 所需...

空空如也

空空如也

1 2 3 4 5 ... 7
收藏数 122
精华内容 48
关键字:

二进制计数器芯片