精华内容
下载资源
问答
  • 数字电路实验(05)二进制计数器设计 2020-5-29 一.实验要求 1.1.实验目的 认识二进制同步计数器的定义、工作状态及信号波形; 熟悉基于JK触发器实现二进制同步计数器的构成规则。 1.2.实验器材 VCC Ground 脉冲...

    数字电路实验(05)二进制计数器设计

    一.实验要求

    1.1.实验目的

    1. 认识二进制同步计数器的定义、工作状态及信号波形;
    2. 熟悉基于JK触发器实现二进制同步计数器的构成规则。

    1.2.实验器材

    1. VCC
    2. Ground
    3. 脉冲电压源
    4. 上升沿触发JK触发器
    5. 2输入与门
    6. 四输入七段数码管
    7. 四通道示波器

    1.3.实验原理

    计数模值M和触发器级数k的关系:M=2k。
    加法计数器的构成规律:
    J0=K0=1
    Ji=Ki=Q0•Q1•…. •Qi-1 i=1、2……(k-1)
    减法计数器的构成规律:
    J0=K0=1
    Ji=Ki=Q0’•Q1’•…. •Qi-1’ i=1、2……(k-1)

    1.4.实验内容、要求及过程

    实验要求:
    构建图1电路。时钟clk为0~5V,周期1s,高电平时长500ms。

    用四通道示波器观察时钟clk及各级触发器输出的Q0、Q1、Q2信号。根据观察,在图2中画出Q0、Q1、Q2的波形(与clk信号的边沿对应好,从Q2Q1Q0=000的状态开始),并观察数码管的显示情况。

    二.实验图

    三.实验报告内容

    1. 由JK触发器构成的二进制计数器有着哪些特点?

    计数模值M,触发器级数k:M=2^k

    1. 搭建电路完成实验,补充完整图2,说明数码管的显示情况;

    数码管从0至7循环显示,仿真后观看数码管即可,点击示波器看到图2波形

    1. 画出图1电路的状态转移图;

    1. 如果要构成二进制减法计数器(模8),在图1电路的基础上要做哪些改动?

    二进制减法计数器(模8):J1=K1=Q0’,J2=K2=Q0’Q1’

    展开全文
  • 计算机组成原理位二进制计数器实验报告计算机组成原理实验一4位二进制计数器实验姓名:李云弟 学号:1205110115 网工1201【实验环境】1. Windows 2000 或 Windows XP2. QuartusII9.1 sp2、DE2-115计算机组成原理教学...

    计算机组成原理位二进制计数器实验报告

    计算机组成原理实验一

    4位二进制计数器实验

    姓名:李云弟 学号:1205110115 网工1201

    【实验环境】

    1. Windows 2000 或 Windows XP

    2. QuartusII9.1 sp2、DE2-115计算机组成原理教学实验系统一台,排线若干。

    【实验目的】

    1、熟悉VHDL语言的编写。 2、验证计数器的计数功能。

    【实验要求】

    本实验要求设计一个4位二进制计数器。要求在时钟脉冲的作用下,完成计数功能,能在输出端看到0-9,A-F的数据显示。(其次要求下载到实验版实现显示)

    【实验原理】

    计数器是一种用来实现计数功能的时序部件,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能。计数器由基本的计数单元和一些控制门所组成,计数单元则由一系列具有存储信息功能的各类触发器构成,这些触发器有RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统中应用广泛,如在电子计算机的控制器中对指令地址进行计数,以便顺序取出下一条指令,在运算器中作乘法、除法运算时记下加法、减法次数,又如在数字仪器中对脉冲的计数等等。

    计数器按计数进制不同,可分为二进制计数器、十进制计数器、其他进制计数器和可变进制计数器,若按计数单元中各触发器所接收计数脉冲和翻转顺序或计数功能来划分,则有异步计数器和同步计数器两大类,以及加法计数器、减法计数器、加/减计数器等,如按预置和清除方式来分,则有并行预置、直接预置、异步清除和同步清除等差别,按权码来分,则有“8421”码,“5421”码、余“3”码等计数器,按集成度来分,有单、双位计数器等等,其最基本的分类如下:

    计数器的种类

    下面对同步二进制加法计数器 同步计数器中,所有触发器的CP端是相连的,CP的每一个触发沿都会使所有的触发器状态更新。因此不能使用T′触发器。应控制触发器的输入端,即将触发器接成T触发器。只有当低位向高位进位时(即低位全1时再加1),令高位触发器的T=1,触发器翻转,计数加1。

    由JK触发器组成的4位同步二进制加法计数器用下降沿触发。下面分析它的工作原理。

    本实验中要求用VHDL语言设计同步4位二进制计数器,令其上升沿触发。

    【实验步骤】

    1.1 顶层VHDL文件设计

    1.1.1 创建工程和编辑设计文件

    首先建立工作库,以便设计工程项目的存储。任何一项设计都是一项工程(Project),都必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹,此文件夹将被EDA软件默认为工作库(Work Library)。

    在建立了文件夹后就可以将设计文件通过QuartusII的文本编辑器编辑并存盘,详细步骤如下:

    首先新建一个文件夹。利用资源管理器,新建一个文件夹,如:d : \li1 。注意,文件夹名不能用中文。

    1、创建一个工程

    、双击桌面上的图标 ,打开Quartus II 软件。

    (2)、再开始建立新项目工程。点击:【File】菜单,选择下拉列表中的【New Project Wizard...】命令,打开建立新项目工程的向导对话框。

    点击next.

    (3)出现对话框,让你选择项目工程保存位置、定义项目工程名称以及设计文件顶层实体名称。如图:

    第一栏选择项目工程保存的位置,方法是点击 按钮,选择到刚才我们在第一步建立的文件夹。

    第二栏用于指定项目工程名称。项目名可以取任意名字,也可以直接用顶层文件名作为项目名(建议使用)。第三栏用于指定顶层文件的实体名称。软件会默认为与之前建立的项目工程名称一致。没有特别需要,我们一般选择软件的默认,不必特意去修改。需要注意的是:以上名称的命名中不能出现中文字符,否则软件的后续工作会出错。

    完成以上命名工作后,点击Next,进入下一步。

    (4)这一步的工作是让你将之前已经设计好的工程文件添加到本项目工程里来,我们之前若没有设计好的文件,就不用理它,跳过这一步,直接点Next,再进入下一步。如下图对话框:

    (5)这一步的工作是让你选择好设计文件下载所需要的可编程芯片的型号,实验中我们所用的实验平台是DE2-115开发板,因此我们选择Cyclone IV E,EP4CE115F29C7。

    点击Next,进入下一步。如下图对话框:

    (6)这一步是让你选择第三方开发工具,我不需要,直接点击Next,进入下一步。出现下图页面

    (7)以上页面显示刚才我

    展开全文
  • 位十进制计数器实验报告
  • 《六十进制计数器综合设计》由会员分享,可在线阅读,更多相关《六十进制计数器综合设计(11页珍藏版)》请在人人文库网上搜索。1、物理与机电工程学院(20152016 学年第 一 学期)计算机辅助电路设计综合设计报告可编程...

    《六十进制计数器综合设计》由会员分享,可在线阅读,更多相关《六十进制计数器综合设计(11页珍藏版)》请在人人文库网上搜索。

    1、物理与机电工程学院(20152016 学年第 一 学期)计算机辅助电路设计综合设计报告可编程计数器专 业:电子信息科学与技术学 号: 姓 名: 张 腾 指导教师: 周 佐 项目十七 可编程计数器一、 设计目的及任务1.1设计目的掌握74LS90的功能原理;利用74LS90完成简单计数器电路设计。每隔1s,计数器增1;能以数字形式显示时间。熟练掌握计数器的各个部分的结构。计数器间的级联。不同芯片也可实现六十进制。1.2设计任务利用两片74Ls90构成六十进制(059)计数器,并用Altium Designer 进行仿真。二、原理及过程2.1系统原理图2.2原理分析认识芯片:74LS90计数器是一。

    2、种中规模二-五-十进制异步计数器,管脚图如图所示。R01、R02是计数器置0端,同时为1有效;R91和R92为置9端,同时为1时有效;若用A输入,QA输出,为二进制计数器;如B为输入,QB-QD可输出五进制计数器;将QA与B相连,A做为输入端,QA-QD输出十进制计数器;若QD与A输入端相连,B为输入端,电路为二-五混合进制计数器。74LS90的功能表:2.3理论分析当接通电源,电路开始工作时,显示器显示从0开始依次递增到59,然后重新回到0再开始依次递增到59,如此反复,直到关掉电源。三、系统仿真3.1仿真原理图3.2仿真结果图3.3仿真步骤1.按可编程计数器的原理图在Multisim中连接。

    3、电路。2.打开开关,开始仿真.3.4仿真结果及分析显示器可显示:00、01、02、03、04、05、06、07、08、09、1-、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、31、32、33、34、35、36、37、38、39、40、41、42、43、44、45、46、47、48、49、50、51、52、53、54、55、56、57、58、59。四、PCB设计包括PCB设计步骤及图,所用原件、封装形式报表,3D视图等。4.1原理图根据仿真原理图重新设计Altium Designer原理图,由于缺少相应元件,这里用MC7。

    4、4HC4511先进行翻译,再输入到显示器。如下图所示4.2元件清单及封装形式报表单击菜单Reports/Bill of Materials,系统自动显示元件清单及封装形式,如下图所示。4.3制作PCB板1.在原项目中添加一个PCB,并进行保存;2.单击菜单Design/Update PCB Document PCB1,弹出窗口开始导入,如下单击Validate Changes,检查没有任何错误后单击Execute Changes开始导入PCB,导入后根据实际情况放置元件,待放置完成后切换到keep-out layer层,画电气边界,完成后如下图1)设置布线规则设置线宽 执行菜单Design/R。

    5、ules,弹出PCB Rules and Constriaints Editor对话框,双击选项Design Rules/Electrical下面的子文件,单击Clearance选项,设置最小安全间距为10mil增加一个新的Width选项,并命名为N_VCC,点击Net选项,下拉列表框选择VCC,在Constraint中定义导线宽度Preferred、Minimum、Maximum的值均为30mil。用类似方法,再增加一个名为N_GND,同样GND网络导线宽为30mil。完成后单击OK2)开始自动布线单击菜单Auto Route/All,开始自动布线。布线完成后参考效果如图所示3)添加覆铜区在。

    6、Top Layer单击菜单place/polygon pour,添加大面积覆铜区,并使GND与覆铜区相连,添加覆铜区后的的效果如图所示4)重新定义板的大小单击菜单View/Board poinning Mode 1,然后单击菜单Design/Redefine Board shape,对板进行裁剪。5)3D视图裁剪完成后单击菜单View/3D layout Mode查看3D视图,按住键盘Shift,点击鼠标右键进行拖动查看3D图,如下图5、 结果及结论结果:当接通电源,电路开始工作时,显示器显示从0开始依次递增到59,然后重新回到0再开始依次递增到59,如此反复,直到关掉电源。结论:利用所学的数。

    7、字电路的知识,设计了一个60进制(0-59)的计数器。利用两块74LS190芯片的组合进行计数,并将结果输入到翻译器,待翻译完成后再输入到显示器。六、心得体会1、通过本实验的学习,我进一步掌握了74LS90的功能原理。基本能够利用74LS90完成简单计数器电路设计。2、实验过程中最关键的是熟悉74LS90的功能,再根据其功能设计相关计数器,就可以做到得心应手。3、在设计过程中我查阅了大量的资料,了解了许多关于计数器设计方面的问题,进一步理解了各种元器件的使用方法。4、这次课程设计让我学到了很多,掌握了简单的电子电路的设计与制作。在制作电路时,我深深体会到连接电路时一定要认真仔细,每一步骤都要认。

    8、真分析。5、本次课程设计也反映出很多问题,比如竞争冒险现象是很常见的,并且消除此现象并不是很容易,尤其是对结构复杂的电路而言,往往消除了一处竞争冒险现象,又产生了另一处,此问题需要我以后多加注意。6、本设计原理简单,结构清晰,较为容易仿真成功。从本次课程设计中使我获益匪浅,7、在实验过程中要用心面对每一个问题,通过不断的努力去解决这些问题.在解决设计问题的同时自己也在其中有所收获。8、首先使我对数电这门课程有了更深的体会,通过对60进制计数器的设计使我将以前所学的理论知识运用到实际中去,使用Multisim软件进行仿真,使我找到了很多以前没有完全理解的知识,通过再次查找资料,我又学会了很多。9、通过这次设计我深刻感到自己的知识十分有限,在以后的课程学习中一定要认真学习理论知识,充实自己。

    展开全文
  • 基于74LS192的任意进制计数器设计【摘要】利用集成、十进制计数器采用置数法、置零法设计任意进制计数器,分析设计方法,给出设计案例。以集成计数器74LS192为例,运用置零法和置数法设计进制计数器十四...

    基于74LS192的任意进制计数器的设计

    【摘要】利用集成二、十进制计数器采用置数法、置零法设计任意进制计数器,分析设计方法,给出设计案例。以集成计数器74LS192为例,运用置零法和置数法设计八进制计数器和二十四进制计数器,来讲述任意进制计数器的设计原理与基本方法。

    【关键词】集成计数器;任意进制计数器的设计;置数法;置零法

    一、引言

    数字系统中的时序电路中,使用最多的电路就是计数器,计数器不仅能用于对时钟脉冲计数,还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。集成计数器是运用的最为广泛的一种时序部件。集成计数器的种类非常多样,如果按计数器中数字的编码方式分类,可分为二进制计数器,十进制计数器等。集成计数器中,二进制和十进制计数器比较多见,对于任意进制计数器,通常利用现有的二、十进制计数器通过反馈清零或反馈置数来实现。任意进制计数器在控制系统中经常使用,是数字电子技术教学的重点内容之一,也是学生设计性实验的难点之一,以下就以集成计数器74LS192为例,介绍在已有的计数器基础上设计任意进制计数器的方法。

    二、设计依据及举例

    1.74LS192的管脚图

    74LS192是同步十进制可逆计数器,它由四个主从T触发器和一些门电路组成。具有双时钟输入、清零、保持、并行置数、加计数、减计数等功能。图1为74LS192的管脚图。

    图1 74LS192的管脚图

    图1中:CLR是清零端,高电平有效;UP是递加计数脉冲输入端;DOWN是递减计数脉冲输入端;~LOAD是置数控制端,低电平有效;~CO是进位输出端;~BO是借位输出端。ABCD是置数端口。

    2.任意进制计数器M小于N的情况

    假定已有的是N进制计数器,需要得到的是M进制计数器。这时就有M小于N和M大于N两种情况。

    例题为用74LS192设计一个八进制计数器:

    在N进制的计数器的计数顺序中,使计数器的计数状态跳过N-M的状态,

    展开全文
  • 十四进制计数器.zip

    2020-07-03 23:07:34
    这是我们数电实验题目: 使用74ls160和74ls161设计24进制计数器即: 用一片 74LS160 同步十进制计数器和一片 74LS161 同步二进制计数器,连接成二十四 进制的计时电路。输入信号为数字脉冲信号。
  • 文章目录计数器的概念和分类异步二进制计数器![在这里插入图片描述](https://img-blog.csdnimg.cn/20200417085341187.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9...
  • 实验二进制计数器实验实验将使用 Verilog 硬件描述语言在 DE2-70 开发平台上设计一个基本时序逻辑电路 1 位十进制计数器通过这个实验读者可以了解使用 Quartus 工具设计硬件的基本流 程以及使用 Quartus II ...
  • (1) 学习同步十进制计数器的原理和设计方法,理解它与二进制计数器的区别 (2) 掌握灵活运用Verilog HDL语言进行各种描述与建模的技巧和方法 2. 实验要求: (1) 使用合适的方法来编程实现规定特性的十进制同步减法...
  • 用T'触发器构成的异步二进制加法计数器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • 基于Verilog语言的13进制计数器设计

    千次阅读 2019-11-25 23:12:47
    基于Verilog语言的13进制计数器设计 `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 2019/11/10 15:...
  • 30进制计数器.zip

    2020-07-03 23:10:33
    这是我们这次的数电实验题目: 用一片 74LS160 同步十进制计数器和一片 74LS161 同步二进制计数器,连接成三十进 制的计时电路。输入信号为数字脉冲信号。
  • 用两片74LS160按并行进位接成100进制计数器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • 数电——Multisim仿真设计六十进制计数器

    千次阅读 多人点赞 2020-12-13 18:00:35
    六十进制计数器设计 实验目的 掌握时序逻辑电路的分析和设计方法,以及仿真测试方法。 实验原理 电路由两个74160N计数器、两个74LS47D七段显示译码器、一个与非门及两个数码显示器组成 实验内容 (一)、六十进制...
  • 24进制计数器 课程设计 武汉理工大学 有用得到的哦
  • 计算机组成原理4位进制计数器实验报告计算机组成原理实验一 4位二进制计数器实验 姓名:李云弟 学号:1座机电话号码5 网工1201【实验环境】1. Windows 2000 或 Windows XP2. QuartusII9.1 sp2、DE2-115计算机组成原理...
  • 74ls160用整体置数法接成23进制计数器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • 74ls160用整体置零法接成23进制计数器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • 对读者的假设 已经掌握: 可编程逻辑基础 Verilog HDL基础 使用Verilog设计的Quartus II入门指南 ...使用Verilog设计的...例如,4位的二进制计数器的从0000数到1111,然后翻回来重新数。 代码1 free-ru...
  • 用P0.0- P0.03设计一个在0-15之间自动计数的十六进制计数器,每个数持0.2s。 代码采用SWITCH语句,利用for循环实现16进制的计数器设计。 四个IO口相连接的LED灯按照0000-1111的二进制变化顺序进行计数。
  • 设计20进制计数器

    千次阅读 2018-04-03 11:30:32
    要求: 1。用161计数器芯片,设计一个M=20的计数器, 可以用多片 上电后,对CLK信号,从0顺序计数到19,然后回绕到0 2.当计数值为19的CLK周期,溢出信号OV输出...2.在原理图上画出20进制计数器的原理图,由于74LS1...
  • 12进制和20进制计数器

    千次阅读 2017-10-20 17:28:28
    12进制计数器原理图 经过前面的各种摸爬滚打 这个简直不再话下 12进制计数器仿真图 下面就是20进制计数器的了 20进制计数器原理图 接下来就是仿真图,这个还是比较费劲的, ...
  • 设计一个4/7进制计数器,用开关切换电路使用哪种进制。 a.当电路实现四进制计数器功能时:数码管显示数字0、1、3,当数到4(即0100)的时候采用置0000法使电路从0开始重新计数。 b.当电路实现七进制计数器功能时...
  • 我做了个六位十进制计数器,但是只要计数的部分,没有用数码管显示出来,大家参考一下,如果有高手帮忙把显示部分补上。谢谢
  • 用74LS90实现十进制计数器设计与显示 数电课设做的
  • EDA 可编程逻辑 计数器设计 程序
  • 实验2有时钟输入的两位十进制计数器原理图输入设计实验目的 1掌握带有时钟输入的数字电路原理图输入设计方法 2.进一步掌握时序波形的真 3.了解VHDL初步的基本知识 实验原理与步骤 1.实验步骤见第一章第一节...
  • 同步10进制加法计数器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 5,835
精华内容 2,334
关键字:

二进制计数器设计实验