精华内容
下载资源
问答
  • 二进制计数器设计实验
    2021-07-16 04:29:58

    计算机组成原理位二进制计数器实验报告

    计算机组成原理实验一

    4位二进制计数器实验

    姓名:李云弟 学号:1205110115 网工1201

    【实验环境】

    1. Windows 2000 或 Windows XP

    2. QuartusII9.1 sp2、DE2-115计算机组成原理教学实验系统一台,排线若干。

    【实验目的】

    1、熟悉VHDL语言的编写。 2、验证计数器的计数功能。

    【实验要求】

    本实验要求设计一个4位二进制计数器。要求在时钟脉冲的作用下,完成计数功能,能在输出端看到0-9,A-F的数据显示。(其次要求下载到实验版实现显示)

    【实验原理】

    计数器是一种用来实现计数功能的时序部件,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能。计数器由基本的计数单元和一些控制门所组成,计数单元则由一系列具有存储信息功能的各类触发器构成,这些触发器有RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统中应用广泛,如在电子计算机的控制器中对指令地址进行计数,以便顺序取出下一条指令,在运算器中作乘法、除法运算时记下加法、减法次数,又如在数字仪器中对脉冲的计数等等。

    计数器按计数进制不同,可分为二进制计数器、十进制计数器、其他进制计数器和可变进制计数器,若按计数单元中各触发器所接收计数脉冲和翻转顺序或计数功能来划分,则有异步计数器和同步计数器两大类,以及加法计数器、减法计数器、加/减计数器等,如按预置和清除方式来分,则有并行预置、直接预置、异步清除和同步清除等差别,按权码来分,则有“8421”码,“5421”码、余“3”码等计数器,按集成度来分,有单、双位计数器等等,其最基本的分类如下:

    计数器的种类

    下面对同步二进制加法计数器 同步计数器中,所有触发器的CP端是相连的,CP的每一个触发沿都会使所有的触发器状态更新。因此不能使用T′触发器。应控制触发器的输入端,即将触发器接成T触发器。只有当低位向高位进位时(即低位全1时再加1),令高位触发器的T=1,触发器翻转,计数加1。

    由JK触发器组成的4位同步二进制加法计数器用下降沿触发。下面分析它的工作原理。

    本实验中要求用VHDL语言设计同步4位二进制计数器,令其上升沿触发。

    【实验步骤】

    1.1 顶层VHDL文件设计

    1.1.1 创建工程和编辑设计文件

    首先建立工作库,以便设计工程项目的存储。任何一项设计都是一项工程(Project),都必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹,此文件夹将被EDA软件默认为工作库(Work Library)。

    在建立了文件夹后就可以将设计文件通过QuartusII的文本编辑器编辑并存盘,详细步骤如下:

    首先新建一个文件夹。利用资源管理器,新建一个文件夹,如:d : \li1 。注意,文件夹名不能用中文。

    1、创建一个工程

    、双击桌面上的图标 ,打开Quartus II 软件。

    (2)、再开始建立新项目工程。点击:【File】菜单,选择下拉列表中的【New Project Wizard...】命令,打开建立新项目工程的向导对话框。

    点击next.

    (3)出现对话框,让你选择项目工程保存位置、定义项目工程名称以及设计文件顶层实体名称。如图:

    第一栏选择项目工程保存的位置,方法是点击 按钮,选择到刚才我们在第一步建立的文件夹。

    第二栏用于指定项目工程名称。项目名可以取任意名字,也可以直接用顶层文件名作为项目名(建议使用)。第三栏用于指定顶层文件的实体名称。软件会默认为与之前建立的项目工程名称一致。没有特别需要,我们一般选择软件的默认,不必特意去修改。需要注意的是:以上名称的命名中不能出现中文字符,否则软件的后续工作会出错。

    完成以上命名工作后,点击Next,进入下一步。

    (4)这一步的工作是让你将之前已经设计好的工程文件添加到本项目工程里来,我们之前若没有设计好的文件,就不用理它,跳过这一步,直接点Next,再进入下一步。如下图对话框:

    (5)这一步的工作是让你选择好设计文件下载所需要的可编程芯片的型号,实验中我们所用的实验平台是DE2-115开发板,因此我们选择Cyclone IV E,EP4CE115F29C7。

    点击Next,进入下一步。如下图对话框:

    (6)这一步是让你选择第三方开发工具,我不需要,直接点击Next,进入下一步。出现下图页面

    (7)以上页面显示刚才我

    更多相关内容
  • 六十进制计数器设计报告 目录 六十进制计数器设计报告 1 一、 题目剖析 2 、 设计思路 2 三、 设计过程 2 1 、 真值表 2 2 、 源代码分析 2 3 、 仿真分析 5 功能仿真 5 4 、 注意事项 6 四、 总结 6
  • (1) 学习同步十进制计数器的原理和设计方法,理解它与二进制计数器的区别 (2) 掌握灵活运用Verilog HDL语言进行各种描述与建模的技巧和方法 2. 实验要求: (1) 使用合适的方法来编程实现规定特性的十进制同步减法...
  • 数字电路实验(05)二进制计数器设计

    千次阅读 2021-01-31 16:58:22
    数字电路实验(05)二进制计数器设计 2020-5-29 一.实验要求 1.1.实验目的 认识二进制同步计数器的定义、工作状态及信号波形; 熟悉基于JK触发器实现二进制同步计数器的构成规则。 1.2.实验器材 VCC Ground 脉冲...

    数字电路实验(05)二进制计数器设计

    一.实验要求

    1.1.实验目的

    1. 认识二进制同步计数器的定义、工作状态及信号波形;
    2. 熟悉基于JK触发器实现二进制同步计数器的构成规则。

    1.2.实验器材

    1. VCC
    2. Ground
    3. 脉冲电压源
    4. 上升沿触发JK触发器
    5. 2输入与门
    6. 四输入七段数码管
    7. 四通道示波器

    1.3.实验原理

    计数模值M和触发器级数k的关系:M=2k。
    加法计数器的构成规律:
    J0=K0=1
    Ji=Ki=Q0•Q1•…. •Qi-1 i=1、2……(k-1)
    减法计数器的构成规律:
    J0=K0=1
    Ji=Ki=Q0’•Q1’•…. •Qi-1’ i=1、2……(k-1)

    1.4.实验内容、要求及过程

    实验要求:
    构建图1电路。时钟clk为0~5V,周期1s,高电平时长500ms。

    用四通道示波器观察时钟clk及各级触发器输出的Q0、Q1、Q2信号。根据观察,在图2中画出Q0、Q1、Q2的波形(与clk信号的边沿对应好,从Q2Q1Q0=000的状态开始),并观察数码管的显示情况。

    二.实验图

    三.实验报告内容

    1. 由JK触发器构成的二进制计数器有着哪些特点?

    计数模值M,触发器级数k:M=2^k

    1. 搭建电路完成实验,补充完整图2,说明数码管的显示情况;

    数码管从0至7循环显示,仿真后观看数码管即可,点击示波器看到图2波形

    1. 画出图1电路的状态转移图;

    1. 如果要构成二进制减法计数器(模8),在图1电路的基础上要做哪些改动?

    二进制减法计数器(模8):J1=K1=Q0’,J2=K2=Q0’Q1’

    展开全文
  • 利用2片74LS160实现24进制计数器,DMU
  • 十四进制计数器.zip

    2020-07-03 23:07:34
    这是我们数电实验题目: 使用74ls160和74ls161设计24进制计数器即: 用一片 74LS160 同步十进制计数器和一片 74LS161 同步二进制计数器,连接成二十四 进制的计时电路。输入信号为数字脉冲信号。
  • 用T'触发器构成的异步二进制加法计数器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • 74161是4位二进制计数器,有同步置数和异步清零功能。下面所有的计数器方案都用同步逻辑来进行设计(1)60进制计数器,进位条件为59,转换成二进制是111011需要用两片74161,N1作为低4位计数,N2最为高两位计数N1、N2...

    74161是4位二进制计数器,有同步置数和异步清零功能。

    下面所有的计数器方案都用同步逻辑来进行设计

    (1)60进制计数器,进位条件为59,转换成二进制是111011

    需要用两片74161,N1作为低4位计数,N2最为高两位计数

    N1、N2的R都接VCC(不用异步清零),A、B、C、D都接GND(进位时同步清零),CP都接时钟。

    N1的EP、ET接VCC,RCo接到N2的EP,N2的ET接VCC,完成两片直接的进位连接。

    N1的Qa、Qb、Qd和N2的Qa、Qb接成与逻辑Q60,这是60进位条件,再取反后接到N1与N2的LD上。

    最终的输出从高到低为:N2-Qb、N2-Qa、N1-Qd、N1-Qc、N1-Qb、N1-Qa,进位信号是Q60。

    (2)6×10进制计数器

    这个就容易了,先做一个单片的10进制计数器,进位条件为9,即二进制1001

    R、ET接VCC,A、B、C、D接GND,CP接时钟,EP作为进位输入用。

    EP、Qd、Qa三个信号接成与逻辑Q10,这是单片的进位条件,再取反后接到LD上。

    下面是6片级联,N1-N6,N1是最低位,N6是最高位,主要是进位连接。

    VCC接N1的EP;N1的Q10接到N2的EP;N2的Q10接到N3的EP;……;N5的Q10接到N6的EP。

    (3)10×6进制计数器

    这个一样容易,先做一个单片的6进制计数器,进位条件为5,即二进制101

    R、ET接VCC,A、B、C、D接GND,CP接时钟,EP作为进位输入用。

    EP、Qd、Qa三个信号接成与逻辑Q6,这是单片的进位条件,再取反后接到LD上。

    下面是10片级联,N1-N10,N1是最低位,N10是最高位,主要是进位连接。

    VCC接N1的EP;N1的Q6接到N2的EP;N2的Q6接到N3的EP;……;N9的Q6接到N10的EP。

    展开全文
  • 用T'触发器74LS76构成的异步二进制减法计数器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • 74ls160用整体置零法接成23进制计数器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • 实验二 基于HDL十进制计数器设计指导书.pdf实验二 基于HDL十进制计数器设计指导书.pdf实验二 基于HDL十进制计数器设计指导书.pdf实验二 基于HDL十进制计数器设计指导书.pdf实验二 基于HDL十进制计数器设计指导书.pdf...
  • 实验二 基于HDL十进制计数器设计指导书.docx实验二 基于HDL十进制计数器设计指导书.docx实验二 基于HDL十进制计数器设计指导书.docx实验二 基于HDL十进制计数器设计指导书.docx实验二 基于HDL十进制计数器设计指导书...
  • 组成原理课程设计层次化设计方法二进制计数器八位加法器.docx组成原理课程设计层次化设计方法二进制计数器八位加法器.docx组成原理课程设计层次化设计方法二进制计数器八位加法器.docx组成原理课程设计层次化设计...
  • 组成原理课程设计层次化设计方法二进制计数器八位加法器.pdf组成原理课程设计层次化设计方法二进制计数器八位加法器.pdf组成原理课程设计层次化设计方法二进制计数器八位加法器.pdf组成原理课程设计层次化设计方法...
  • 实验五 60进制计数器设计与显示.docx实验五 60进制计数器设计与显示.docx实验五 60进制计数器设计与显示.docx实验五 60进制计数器设计与显示.docx实验五 60进制计数器设计与显示.docx实验五 60进制计数器设计与显示....
  • 实验五 60进制计数器设计与显示.pdf实验五 60进制计数器设计与显示.pdf实验五 60进制计数器设计与显示.pdf实验五 60进制计数器设计与显示.pdf实验五 60进制计数器设计与显示.pdf实验五 60进制计数器设计与显示.pdf...
  • 用T触发器构成的同步2进制减法计数器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • 用T'触发器构成的同步2进制加法计数器4520实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • 设计一个四位可逆二进制计数器》的实验报告.doc
  • 实验内容及要求采用(74LS192)复位法或预置数法设计一个三位十进制计数器。要求各位同学设计的计数器的计数容量是自己学号的最后三位数字。三、设计过程用M进制集成计数器可以构成N(任意)进制的计数器。通常用...

    实验八设计任意进制计数器

    一、实验目的

    掌握中规模集成计数器的使用方法及功能测试方法。

    二、实验内容及要求

    采用(74LS192)复位法或预置数法设计一个三位十进制计数器。要求各位同学设计的计数器的计数容量是自己学号的最后三位数字。

    三、设计过程

    2ae887b9a0eafd52456e0c621261bbb6.png

    8e9edc3cb0042e0cf0c89bb5db38e8cf.png

    用M进制集成计数器可以构成N(任意)进制的计数器。通常用反馈清零法和反馈置数法。当计数器的计数N>M时,则要用多片M进制计数器构成。其计数规律为:当低位计数器没有达到计数的最大值时,如74LS192的1001时,其高位芯片应处于保持状态,只有当低位芯片计数达到最大值时,给相邻的高位芯片计数器发一个信号,使其脱离保持状态,进入计数状态。现以233为例为计数容量进行设计。由于233为三位数,因此需用三块74LS192。

    1、清零法:

    CR(R D)=(Q1Q0)百(Q1Q0)拾(Q1)个

    初态:0000

    终态:233-1=232即:0010 0011 0010

    状态转换图:(略)

    展开全文
  • 74LS90N会略微有些不一样,但差别不是太大 (1)二进制 电路图 示波器设置 (2)五进制 电路图 示波器设置:Y轴位移,A设置为1.2,B设为0,C设为-1.2
  • 实验一-十进制计数器设计.docx实验一-十进制计数器设计.docx实验一-十进制计数器设计.docx实验一-十进制计数器设计.docx实验一-十进制计数器设计.docx实验一-十进制计数器设计.docx实验一-十进制计数器...
  • 实验五、任意进制计数器设计.pdf实验五、任意进制计数器设计.pdf实验五、任意进制计数器设计.pdf实验五、任意进制计数器设计.pdf实验五、任意进制计数器设计.pdf实验五、任意进制计数器设计.pdf实验五、...
  • 实验一-十进制计数器设计.pdf实验一-十进制计数器设计.pdf实验一-十进制计数器设计.pdf实验一-十进制计数器设计.pdf实验一-十进制计数器设计.pdf实验一-十进制计数器设计.pdf实验一-十进制计数器设计....
  • 60进制计数器设计.docx

    2022-06-12 20:24:11
    60进制计数器设计.docx60进制计数器设计.docx60进制计数器设计.docx60进制计数器设计.docx60进制计数器设计.docx60进制计数器设计.docx60进制计数器设计.docx60进制计数器设计.docx60进制计数器设计.docx
  • 60进制计数器设计.pdf

    2022-06-12 19:48:43
    60进制计数器设计.pdf60进制计数器设计.pdf60进制计数器设计.pdf60进制计数器设计.pdf60进制计数器设计.pdf60进制计数器设计.pdf60进制计数器设计.pdf60进制计数器设计.pdf60进制计数器设计.pdf
  • 实验一 十进制计数器设计与仿真 电子科技大学知识讲解.docx实验一 十进制计数器设计与仿真 电子科技大学知识讲解.docx实验一 十进制计数器设计与仿真 电子科技大学知识讲解.docx实验一 十进制计数器设计与...
  • 六十进制计数器设计.docx六十进制计数器设计.docx六十进制计数器设计.docx六十进制计数器设计.docx六十进制计数器设计.docx六十进制计数器设计.docx六十进制计数器设计.docx六十进制计数器设计.docx六十进制计数器...
  • 六十进制计数器设计.pdf六十进制计数器设计.pdf六十进制计数器设计.pdf六十进制计数器设计.pdf六十进制计数器设计.pdf六十进制计数器设计.pdf六十进制计数器设计.pdf六十进制计数器设计.pdf六十进制计数器设计.pdf
  • 实验一十进制计数器设计与仿真电子科技大学.docx实验一十进制计数器设计与仿真电子科技大学.docx实验一十进制计数器设计与仿真电子科技大学.docx实验一十进制计数器设计与仿真电子科技大学.docx实验一十进制...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 7,768
精华内容 3,107
关键字:

二进制计数器设计实验