在Logisim中，设计一个低电平有效的3-8译码器，使能信号有三个：G1、nG2a、nG2b。集成电路编码74LS138。
相关知识

译码器（Decoder）能将二进制代码的特定含义翻译出来，是一类多输入多输出组合逻辑器件，其可以分为：变量译码和显示译码两类。 变量译码器一般是一种较少输入变为较多输出的器件，常见的有n线-2^n线译码和BCD码译码两类；显示译码器用来将二进制数转换成对应的七段码，一般其可分为驱动LED和驱动LCD两类。

计算机中通常有地址译码器、指令译码器等。

译码器应用 || 译码器实现组合逻辑函数 || 重点 || 数电
原理：二进制译码器能产生输入信号的全部最小项，而所有组合逻辑函数均可写成最小项之和的形式。
因此用二进制译码器附加适当的门电路，就可以实现任何逻辑函数。
1用译码器实现逻辑函数
下面用一个例子说明用译码器实现逻辑函数的方法。
最小项的编号默认变量Q是高位、变量P是低位。
根据译码器输出有效电平的高低，以及附加的门电路种类，可以有4种不同的实现方法：
第一种是利用高电平输出有效的译码器和或门。
第二种是采用高电平输出有效的译码器和或非门
第三种是利用低电平输出有效的译码器和与非门
第四种是采用低电平输出有效的译码器和与门
2输入/输出接口地址译码器
前面写了一个例子，下面再来一个例子。
计算机有3条总线：数据总线、地址总线和控制总线。
打印机、键盘、显示器...光驱等外设，通过同一数据总线和计算机相连接。
为了避免总线冲突，这些设备只能轮流使用总线。
至于哪个设备可以使用数据总线，由计算机的地址总线来选择。
从图中可以很容易的看出，地址线经过4线-16线译码器连到各个外设的使能端，以选择要与谁通信。
I/O请求线连到地址译码器的使能端，以控制是否要与外设通信。
当计算机不和任何外设通信时，"I/O请求"输出为高电平，译码器使能端为高电平，译码器被禁止工作，所有输出均为高电平，导致所有外设禁止工作。
如果计算机需要和外设之一通信，例如当需要和打印机通信时，则把"I/O请求"置为低电平，译码器允许工作。同时向"I/O口地址"发送打印机的地址0000，译码器的0口输出低电平，使能打印机，打印机允许工作，通过数据总线接受计算机的数据。
要和键盘通信时，流程相同，只是地址线发送的地址不同，键盘的地址为0001。
4位"I/O口地址"经过4线-16线译码后，可以选择16个外设，地址分别为0000、0001、0010、0011...一直到1111，这样计算机通过地址对外设进行寻址。
丢题目，
不用视频。

【数电专栏】
文章目录
A 译码器
A.a 二进制译码器
A.b 二-十进制译码器
A.c 显示译码器
A.d MSI译码器应用示例

A 译码器
译码和译码器:译码是编码的逆过程，译码器的功能与编码器相反,它将具有特定含义的不同二进制辨别出来,并转换成控制信号.

译码器可分为两种类型，一种是将一系列代码转换成与之一一对应的有效信号。这种译码器可称为唯一地址译码器，它常用于计算机中对存储器单元地址的译码，即将每一个地址代码转换成一个有效信号，从而选中对应的单元。另一种是将一种代码转换为另一种代码，所以也称为代码变换器。

A.a 二进制译码器


任意时刻只有一个输出信号是有效的。



$V_{CC}$为芯片的工作电源，通常为+5V,$A_2,A_1，A_0$为三个输入信号，通常高电平输入为3V，低电平输入为0V。



低电平0经过非门得到3

$Y_6$输出信号为3.7V,输入的3+电源在二极管的0.7












A.b 二-十进制译码器







A.c 显示译码器


二极管共阳极：八段共阳二极管

二极管共阴极：八段共阴二极管

箭头：发光二极管











1010到1111为约束项














增加红色部分是为了提升$Y_a到Y_g$的输出电流，驱动数码管中的发光二极管。


A.d MSI译码器应用示例












图片来源：《数字电子技术基础》 国防科技大学

ps:非门前加一圈表示低电平有效。

3-8译码器
译码是编码的逆过程。其功能是将具有特定含义的二进制码进行辨别，并转换成控制信号，具有译码功能的逻辑电路称为译码器。如果有n个二进制选择线，则最多可译码转换成2n个数据。
S1、~S2、~S3是三个控制端。S1高电平有效， ~S2、~S3低电平有效，即当S1=1、 (~S2)= (~S3)＝0时，译码器正常工作，否则译码器不能正常译码，所有输出端都输出高电平

3-8译码器的真值表


程序代码如下：
module decoder3_8(
    input [2:0] A,
    input [3:1] G,
    output reg[7:0] Y
    );
	reg s ;
	always @ (A or G)        //A为输入端，G为控制端
		begin
			s <= G[2] | G[3] ;
			if(G[1] == 0)            //输出端均为高电平
				Y <= 8'b1111_1111 ;
			else if (s)         //输出端均为高电平
				Y <= 8'b1111_1111 ;
			else                   //74LS138正常工作
				begin
					case(A)
					3'b000 : Y <= 8'b0111_1111 ;
					3'b001 : Y <= 8'b1011_1111 ;
					3'b010 : Y <= 8'b1101_1111 ;
					3'b011 : Y <= 8'b1110_1111 ;
					3'b100 : Y <= 8'b1111_0111 ;
					3'b101 : Y <= 8'b1111_1011 ;
					3'b110 : Y <= 8'b1111_1101 ;
					3'b111 : Y <= 8'b1111_1110 ;
					endcase
				end
		end
endmodule