精华内容
下载资源
问答
  • 串行数据输入到内部8位移位寄存器然后再并行输出。0174HC595内部结构如图所示为74HC595的内部结构图,首先14引脚DS为串行移位数据线,串行数据由DS处输入。11号引脚SH_CP为移位寄存器的时钟输入。12号引脚ST_CP为...

    74HC595是8位串行移位寄存器,其中带有移位寄存器和存储寄存器,这两个寄存器分别采用不同的时钟控制。串行数据输入到内部8位移位寄存器然后再并行输出。

    01

    74HC595内部结构

    566b857fbf71ae828e15166924c0cf44.png

    如图所示为74HC595的内部结构图,首先14引脚DS为串行移位数据线,串行数据由DS处输入。11号引脚SH_CP为移位寄存器的时钟输入。12号引脚ST_CP为存储寄存器的时钟输出。Q7'为级联输出端,Q0-Q7为8位数据输出。

    ef803e36459f869903a470134c406971.png

    接下来对74HC595的各引脚功能进行描述。

    Q0~Q7:8位数据输出。

    OE:使能端,高电平时禁止输出,此处直接接地。

    MR:数据清零端,低电平时将移位寄存器清零,此处直接接高。

    Q7':级联输出端,级联时接下一个595的DS端。

    DS:串行数据输入端。

    ST_CP:存储寄存器的时钟输入。上升沿时移位寄存器中的数据进入存储寄存器,下降沿时存储寄存器中数据保持不变。应用时通常将ST_CP置为低电平,移位结束后再在ST_CP端产生一个正脉冲更新显示数据。

    SH_CP:移位寄存器的时钟输入。上升沿时移位寄存器中的数据依次移动一位,即Q0中的数据移到Q1中,Q1中的数据移到Q2中,依次类推;下降沿时移位寄存器中的数据保持不变。

    02

    74HC595时序图

    4658a05583cdd8857ca278e989a70181.png

    例如要传输一个8位数据:01001100,DS为串行数据输入端,只有在SH_CP为下降沿的时刻数据DS波形才能变化,上升沿时读数据,如图中的开始处SH_CP为下降沿,此时传输DS第一个数据0,接下来一直到结束端处传输完成最后一个0。然后只有在ST_CP为上升沿时便会将移位寄存器中的数据copy一份存储到存储寄存器中,实现串并转换。如图中ST_CP处的上升沿此时检测到上升沿便开始读取串行传输的数据。

    而移位的原理如下图所示:

    3a92bf9639aac555ee4deb03b41b50f9.png

    写入的数据在寄存器中依次右移,采用8个时钟移位,1个时钟周期进行存储。在D7端那个将溢出的数据便是在D7'输出的数据,此处D7'输出的数据也就是级联时下一个74HC595的输入数据。

    0f102974d7b9e28553cea439a1dc5e93.png

    如图所示为两片74HC595的级联图。两片74HC595级联,共用SH_CP移位寄存器的时钟线和ST_CP存储寄存器的时钟线。

    03

    程序撰写

    ddf242c54cb8ff387a1243af825e0477.png

    首先便是对各端口进行定义,至于sel位选信号和seg的段选信号是接下来要控制数码管所用到的,位选是选择哪一只数码管进行显示,段选是要显示的内容,此处便不加描述。

    7aa4c0ed2fec21a303fef1579038b0cf.png

    这部分程序是四分频,FPGA的外接晶振频率为50MHz,此处对其四分频然后使用。

    3b694366346bac8faeb73152298fd07e.pngb5d18a15dfc25efa2118de0026563996.png

    这部分便是使用状态机来传输数据,首先是模拟SH_CP和ST_CP的时序,然后在SH_CP的每一个下降沿处发送一个数据,最后在结尾处给ST_CP一个上升沿,读取数据实现串并转换。

    b3eeb9bcd9f6f3a289e8513287e063da.png

    仿真部分的程序如图所示,位选信号sel给一个0000_0001,段选信号给一个1100_0000,接下来看仿真图。

    1f025608d2e037e3451c835a84808bcf.png

    图中的3个光标处,前两个光标之间传输的便是seg的信号,后两个光标之间的信号之间传输的便是sel的信号。

    展开全文
  • 一、背景 老同学今天突然咨询关于74HC595,自己没用过,同学说可以级联10级!... 74HC595为1个8位串行移位输入寄存器带1个存储寄存器,并可8位带锁存并行输出串行移位输入寄存器 存储寄存器分别有独自的时钟...
    一、背景
            老同学今天突然咨询关于74HC595,自己没用过,同学说可以级联10级!10级?我艹,这么叼,级联又是
        什么鬼,这勾起了我极大兴趣,二话不说,手册down下来研究,并在此做个记录。
    
    二、正文
            74HC595为1个8位串行移位输入寄存器带1个存储寄存器,并可8位带锁存并行输出。串行移位输入寄存器
        和存储寄存器分别有独自的时钟输入控制端。此设备可级联多级,从而实现多路IO输出控制。
        
            以下为74HC595引脚说明:
            > Q7S   (PIN9)  serial data output    (串行输出)
            > MR    (PIN10) master reset (active LOW) (主机复位,低有效)
            > SHCP  (PIN11) shift register clock input (移位寄存器时钟输入)
            > STCP  (PIN12) storage register clock input (存储寄存器时钟输入)
            > OE    (PIN13) output enable input (active LOW) (输出使能输入端,低有效)
            > DS    (PIN14) serial data input (串行数据输入)
            > Q0~Q7 (PIN)    parallel data output 0~7(8位并行数据输出)
            > VCC
            > GND
        
            < VCC与GND无需多言。
            < DS为串行数据输入。
            < SHCP为串行移位时钟,当其为上升沿时,DS上的电平状态会被写入移位寄存器的最低位,移位寄存器
        的值会整体向高位移一位。
            < STCP为存储寄存器时钟输入(正确理解为锁存脚),当其为高电平时,移位寄存器的值被保存在了存
        储寄存器,并且存储器的值被锁存在了IO口。
            < MR为复位脚,当其为低电平时,存储寄存器的值会被清零。
            < OE为输出使能脚,当其为高电平时,8位并行输出可以输出电平,若是为低电平,则不可以输出。
            < Q7S为串行输出脚,作为级联之用,其通常连接至下一级74HC595的DS端。当第一级8位移位寄存器移
        满了之后,再有新的DS需要移位时,则第一级的Q7位会通过Q7S移动到下一级74HC595的DS端,这样就实现了
        级联功能。
    
        对74HC595实际使用举个例子:
            某项目单片机需要控制多达10个甚至更多的数码显示管。如果用扫描式的方法进行点亮数码管的话,那
        么数码管的亮度会非常暗。原因在于,假设一个数码管是20mA可以让其亮度很高的话,以1s为一个周期,若
        只有1个数码管,则1s这个数码管都在亮,若是10个的话,那么每个数码管会亮100ms,灭900ms,相当于每个
        数码管的平均电流只剩下2mA,导致的结果既是数码管会很暗。这个时候74HC595,就可以发挥作用了。级联十
       个,然后按照计算好的数据移位进去,最后使能输出引脚,锁存输出就可10个数码管一起显示了。 三、参考文献 在研究74HC595的时候,两篇关于74HC595级联和使用的文章写的很详细,链接如下: Introduction to 74HC595 shift register – Controlling
    16 LEDs http://www.protostack.com/blog/2010/05/introduction-to-74hc595-shift-register-controlling-16-leds/ How to Cascade Shift Registers http://www.learningaboutelectronics.com/Articles/Cascade-shift-registers.php 至此,记录完毕。 记录时间:2016-10-19 记录地点:深圳WZ

     

    转载于:https://www.cnblogs.com/ChYQ/p/5976163.html

    展开全文
  • 题: 试用D触发器必要的门电路(或最小数量的中规模集成电路芯片)设计两位串行输入、并行输出双向移位寄存器. 寄存器有X、K两个输入端, K控制移位方向, X输入数据. K=0时, 寄存器数据从高位移向低位, X往寄存器高位...

     题:  试用D触发器和必要的门电路(或最小数量的中规模集成电路芯片)设计两位串行输入、并行输出双向移位寄存器. 寄存器有X、K两个输入端, K控制移位方向, X输入数据. K=0时, 寄存器数据从高位移向低位, X往寄存器高位送数据; K=1时, 寄存器数据从低位移向高位, X往寄存器低位送数据.

    解析:

            根据题目的描述, 得到对应的状态表.

    状态表
    K X Q0* Q1* 功能
    0 0 Q1 0 左移
    0 1 Q1 1 左移
    1 0 0 Q0 右移
    1 1 1 Q0 右移

            根据状态表, 得到状态激励表.

    状态激励表
    K X D0 D1 功能
    0 0 Q1 0 左移
    0 1 Q1 1 左移
    1 0 0 Q0 右移
    1 1 1 Q0 右移

             这里为了提升电路设计的效率, 用一片74153的两个输出分别实现D0和D1的逻辑表达式.

            根据上面的分析, 绘制电路的原理图.

    展开全文
  • 串行工作模式之同步移位寄存器的输入输出方式 主要用于扩展并行输入或输出口。数据有RXD(P3.0)引脚输入或输出,同步移位脉冲由TXD(P3.1)引脚输出。发送接受均为8位数据。低位在前,高位在后。 //串行口...

    串行工作模式之同步移位寄存器的输入输出方式

    主要用于扩展并行输入或输出口。数据有RXD(P3.0)引脚输入或输出,同步移位脉冲由TXD(P3.1)引脚输出。发送和接受均为8位数据。低位在前,高位在后。


    //串行口工作模式0


    #include <reg52.h>
    #define uchar unsigned char 
    #define uint unsigned int
    void delayms(uint xms)
    {
    uint i,j;
    for(i=xms;i>0;i--)
    for(j=110;j>0;j--);
    }
    void main()
    {
    SCON=0;
    EA=1;
    ES=1;
    TI=0;
    while(1)
    {
    SBUF=0xaa;
    //delayms(1);
    }
    }
    void ser0() interrupt 4
    {
    TI=0;
    }

    用 示波器看到的波形 注意的是发送的是靠左的是数据的地位。01010101的序列



    展开全文
  • 它们经常出现在单片机系统中,用来扩充并行输出接口。用 74HC595 驱动点阵显示屏可见:http://hi.baidu.com/%D7%F6%B6%F8%C2%DB%B5%C0/blog/item/e4d7db39c77e9f35b9998f26.html看过一些资料,送往74HC595的串行信号...
  • 74HC165并行数据转串行数据

    千次阅读 2012-11-21 00:53:44
    74HC165 概述 (NXP founded by Philips) ...74HC165是8位并行读取或串行输入移位寄存器,可在末级得到互斥的串行输出(Q7Q7),当并行读取(PL)输入为低时,从D0到D7口输入的并行数据将被异步地读取进寄存器内。
  • 并行数据转换为串行数据的转换器

    万次阅读 2017-07-24 12:04:16
    这篇文章写一下今天早上设计的并行数据到串行数据的转换器,也算是对并行总线和串行总线一个小小的应用,编码过程中也用到了task。 该转换器主要实现的功能是: 1、把并行地址存入寄存器 2、把并行数据存入寄存器 3...
  • 寄存器和ioremap的使用

    2020-12-21 17:14:33
    移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移,数据既可以并行输入、并行输出,也可以串行输入、串行输出,还可以并行输入、串行输出,或串行输入、并行输出,十分灵活,用途也很广。 2.寄存器的大小...
  • 移位寄存器(shift_reg) 在数字电路中,移位寄存器是一种在...根据移位数据的输入-输出方式,又可将它分为串行输入-串行输出、串行输入-并行输出、并行输入-串行输出和并行输入-并行输出四种电路结构。 移位寄...
  • 1 串转并功能,通过移位寄存器和输出锁存器实现 2 FPGA需要通过74HC595这个芯片把16位的数据(sel+seg)变为并行端口用来驱动数码管 3 3.3V供电情况下,取SHCP时钟频率位12.5MHz(50-20ns,25-40ns,12.5-80ns),让...
  • 74HC595 - 串行并行

    2020-07-14 17:44:36
    1、串行并行 引脚图 逻辑框图 2、功能注释 芯片主要分为移位寄存器和锁存寄存器两大部分。移位寄存器存储串行输入的数据,锁存寄存器锁存移位寄存器内的数据。 1)SHIFT CLOCK:移位时钟输入引脚,上升沿将...
  • 移位寄存器

    2020-12-09 01:57:52
    移位寄存器是暂时存放数据的部件,同时它还具有移位功能。 一、特点分类 从逻辑结构上看,移位寄存器...移位寄存器的数据输入方式有串行输入和并行输入之分。串行输入就是在时钟脉冲作用下,把要输入的数据从一个
  • ▪ 基本信息 74HC595 具有 8 位移位寄存器和一个 存储器,三...移位寄存器有一个串行移位输入(DS),一个串行输出(Q7’),一个异步的低电平复位,存储寄存器有一个并行8位的,具备三态的总线输出,当使能OE时
  • 扰码是在数字传输系统中,对于数字信息进行随机化处理的一种...首先扰码器的设计离不开移位寄存器,那么移位寄存器的设计,首先长度即移位寄存器寄存器个数应该由输入位长决定,但是输入与输出之间的关系,例如...
  • 移位寄存器中的数据 可以在移位脉冲作用下依次逐位右移或左移,数据既可以并行输入、并行输出,也可以串行输入、串行输 出,还可以并行输人、串行输出,串行输人、并行输出,输人输出方式十分灵活,用途也很广。...
  • 几种标准外部接口输入/...按数据传送方式,外部接口分为串行接口和并行接口,简称为串口并口。随着计算机在多媒体技术领域的广泛应用,外设与主机间的高速的并且大数据流的传送需求,推动了接口技术的发展,原来由...
  • 74系列8位移位寄存器TM74HC164,串行输入,并行输出,具有与门方式的串行输入异步清零端。
  • 1.串行加法器串行加法器即加法器执行位串行行操作,利用多个时钟周期完成一次加法运算,即输入操作数和输出结果方式为随时钟串行输入/输出。位并行加法器速度高,但是占用资源多。在许多实际应用中并不需要这样高的...
  • 根据移位数据的输入—输出方式,又可将它分为串行输入—串行输出、串行输入一并行输出、并行输入一串行输出和并行输入一并行输出四种电路结构。今天100唯尔教育小编就结合100唯尔教育《数字电子技术》VR仿...
  • 按输出方向分为串行输出和并行输出。 如果将若干个触发器级联成如下图所示电路,则构成基本的移位寄存器。图中是一个4位移位寄存器串行二进制数据从输入端Dsi输入,左边触发器的输出作为右邻触发器的数据输入。若...
  • 运算器:算术逻辑运算单元(ALU,Arithmetic Logic Unit),负责执行所有的数学逻辑工作 控制器:控制单元(CU,Control Unit),控制计算机的所有其他部件,如输入输出设备以及存储器 寄存器
  • 寄存器(Register)是用于寄存一组二值...在每个时钟上升沿的触发之下,数据会依次向左或右移动一个比特(Bit),最后在输出端进行输出,这里,数据可以以并行或者以串行的方式输入到该移位寄存器的电路器件中。 ..
  • 运算器:算术逻辑运算单元(ALU,Arithmetic Logic Unit),负责执行所有的数学逻辑工作 控制器:控制单元(CU,Control Unit),控制计算机的所有其他部件,如输入输出设备以及存储器 寄存器
  • [转] 串、并行加法器

    2012-07-10 18:01:00
    全加器(加法单元) 加法单元是一个三端输入,两端输出的加法网络 ·串行加法器和并行加法器 串行加法器:只设一个全加器称串行加法器 典型的串行加法器只用一位全加器,由移位寄存器从低位到高位串行地提供操作数进行...
  • 51单片机串行口波特率计算

    千次阅读 2019-06-19 21:48:58
    在这种方式下,数据从 RXD 端串行输出或输入,同步信号从 TXD 端输出,波特率固定不变,为振荡率的 1/12 。该方式是以 8 位数据为一帧,没有起始位停止位,先发送或接收最低位。 常用于串行口外接移位寄存器,以...
  • 实验三 6LED静态串行显示一、实验目的1、掌握数字、字符转换成由数码管显示的八段码的软件译码方法及译码过程;...6个串行输入/并行输出锁存移位寄存器芯片74HC595首尾相连。每片的并行输出作为LED数码...
  • 4位双向移位寄存器(行为描述)

    千次阅读 2018-09-19 19:42:19
    module cy4(input S1,S0,/... input DSR,DSL,//串行数据输入 input CP,CR,//时钟清零输入 input[3:0] D,//并行数据输入 output reg[3:0]Q//输出端口及变量的数据类型声明 ); always @(posedge CP or neg...

空空如也

空空如也

1 2 3 4 5 ... 11
收藏数 202
精华内容 80
关键字:

寄存器并行输出和串行输出