-
Verilog寄存器电路描述(异步复位、异步置位等)
2020-03-30 18:25:47寄存器电路的Verilog描述方式一、最基本的寄存器二、 异步复位寄存器三、异步置位寄存器四、既有异步复位又有异步置位五、同步使能寄存器 寄存器是时序逻辑设计的核心。因此,掌握寄存器模型的代码描述是非常重要的...寄存器电路的Verilog描述方式
寄存器是时序逻辑设计的核心。因此,掌握寄存器模型的代码描述是非常重要的。一、最基本的寄存器
功能:在clk时钟信号的上升沿,输入端数据din被锁存到输出端dout。
Verilog代码:moudle dff(clk,din,dout) input clk; input din; output dout; reg dout; always@(posedge clk) begin dout<=din; end endmodule
二、异步复位寄存器
功能:每个时钟信号clk的上升沿,输入端数据din被锁存到输出端dout,而异步复位信号clr的下降沿(低电平有效)可以使得输出数据dout为0,并且一直保持clr拉高后的下一个clk上升沿来临。
Verilog代码module dff1(clk,rst_n,din,dout) input clk; input rst_n; input din; output dout; reg dout; always@(posedge clk or negedge rst_n) begin if(!rst_n) dout<=1'b0; else dout<=din; end endmodule
三、异步置位寄存器
功能:每个时钟信号clk的上升沿,输入端数据din被锁存到输出端dout,而异步置位信号set的上升沿(高电平有效)可以使得输出数据dout为1,并且一直保持set拉低后的下一个clk上升沿来临。
Verilog代码module dff2(clk,set,din,dout) input clk; input set; input din; output dout; reg dout; always@(posedge clk or posedge set) begin if(set) dout<=1'b1; else dout<=din; end endmodule
四、既有异步复位又有异步置位
功能:如果set和clr都无效,那么寄存器输出等于输入;如果set有效而clr无效,dout为1;如果set无效而clr有效,则dou为0。但是,如果set和clr同时有效的时候,输出需要设置优先级。因此,重点在于优先级的表达方式(这里令异步复位优先级高一些)。
Verilog代码module dff3(clk,rst_n,set,din,dout) input clk; input din; input rst_n; input set; output dout; reg dout; always@(posedge clk or negedge rst_n or posedge set) begin if(!rst_n) dout<=1'b0; else if(set) dout<=1'b1; else dout<=din; end endmodule
五、同步使能寄存器
功能:在每个时钟clk的上升沿,判断使能信号ena是否有效(这里为高电平有效),如果使能信号有效,dout才能输出din的值。
Verilog代码module dff4(clk,ena,din,dout) input clk; input din; input ena; output dout; reg dout; always@(posedge clk) begin if(ena) dout<=din; end endmodule
-
8位并行左移串行转换电路_双向移位寄存器 8位双向移位寄存器电路设计
2020-12-29 09:08:10目录摘要 .................................................................................................................................... 11 多功能双向移位寄存器 .....................................目录
摘要 .................................................................................................................................................. 1
1 多功能双向移位寄存器 ............................................................................................................... 2
1.1 基本工作原理 .................................................................................................................... 2
1.2 基本实现方案 .................................................................................................................... 2
2 电路图设计................................................................................................................................... 4
2.1 电路结构............................................................................................................................ 4
2.2 真值表................................................................................................................................ 4
3 Verilog描述8位双向移位寄存器 ............................................................................................... 6
4 程序仿真....................................................................................................................................... 8
5 总结 ............................................................................................................................................ 10
参考文献......................................................................................................................................... 11
双向移位寄存器 8位双向移位寄存器电路设计
武汉理工大学《能力拓展训练》说明书
摘要
移位寄存器是基本的同步时序电路,基本的移位寄存器可以实现数据的串行/并行或并行/串行的转换、数值运算以及其他数据处理功能。[wwW.nIUBB.NET)在本设计中,使用硬件描述语言Verilog,在EDA工具QuartussII中,设计8位双向移位寄存器硬件电路,根据设计语言进行功能时序仿真,验证设计的正确性与可行性。
关键字:Verilog QuartusII
移位寄存器 1
双向移位寄存器 8位双向移位寄存器电路设计
武汉理工大学《能力拓展训练》说明书
8位双向移位寄存器电路设计
1 多功能双向移位寄存器
1.1 基本工作原理
移位寄存器是基本的同步时序电路,基本的移位寄存器可以实现数据的串行/并行或并行/串行的转换、数值运算以及其他数据处理功能。[wWw.niUbb.nEt)在本设计中定义移位寄存器中的数据从低位触发器移向高位为右移,移向低位为左移。
为了扩展逻辑功能和增加使用的灵活性,某些双向移位寄存器集成电路产品又附加了并行输入、并行输出等功能。如图1所示是上述几种工作模式的简化示意图。
双向移位寄存器 8位双向移位寄存器电路设计
右移串行输入(DIR左移串行输出(DOL并行输入 03右移串行输出(DOR) DIL) 12并行输出
图1 多功能移位寄存器工作模式简图
1.2 基本实现方案
图2所示是实现数据保持、右移、左移、并行置入和并行输出的一种电路方案。图中的D触发器FFm是N为移位寄存器中的第m位触发器,在其数据输入端插入了一个4选1数据选择器MUXm,用2位编码输入S1、S0控制MUXm,来选择触发器输入信号Dm的来源。当S1?S0?0时,选择该触发器本身输出的Qm,
n?1n次态为Qm,使触发器保持状态不变;当S1?0,S0?1时,触发器FFm?1?Dm?Qm
的输出Qm?1被选中,故CP脉冲上升沿到来时,FFm存入FFm?1此前的逻辑值,即n?1nn?1n而Qm从而实现右移功能;类似地,当S1?1,S0?0时,MUXmQm?Qm?1,+1?Qm,
选择Qm?1,实现左移功能;而当S1?S0?1时,则选中并行输入数据DIm,其次
n?1态Qm?DIm,从而完成并行数据的置入功能。上述四种操作概述于表1,此外,
2
双向移位寄存器 8位双向移位寄存器电路设计
武汉理工大学《能力拓展训练》说明书
在各触发器的输入端QN?1~Q0,可以得到N位并行数据的输出。(wwW.NiUBB.nEt)
双向移位寄存器 8位双向移位寄存器电路设计
图2 实现多功能双向移位寄存器的一种方案
如表1所示,为图2多功能双向移位寄存器的功能表:
表1 图2的功能表
双向移位寄存器 8位双向移位寄存器电路设计
3
双向移位寄存器 8位双向移位寄存器电路设计
2.2 真值表
2.1 电路结构
2 电路图设计
存器,完整电路图如图3所示。[Www.nIubB.nET]
武汉理工大学《能力拓展训练》说明书
有效位对应的数据选择器和最高有效位对应的数据选择器。
双向移位寄存器 8位双向移位寄存器电路设计
图3 8位双向移位寄存器
数据选择器编码端S1S0分别对应地接在一起,同时选择D触发器的信号数据来
行输入。Dsr是右移串行数据输入端,Dsl是左移串行数据输入端,分别接最低
此电路由8个4选1数据选择器、8个带异步清零的D触发器组成。所有的
D触发器的同步,和并行输出数据的清零。另,每个D触发器的输出对应一位并
源。D触发器时钟端CP接一起,清零端CR也同样接在一起,这样可以保证级联
根据上一节的移位寄存器的一种基本实现方案,可以设计出8位双向移位寄
分析电路图,可得此8位双向移位寄存器的真值表,如表2所示:
免责申明:本栏目所发资料信息部分来自网络,仅供大家学习、交流。我们尊重原创作者和单位,支持正版。若本文侵犯了您的权益,请直接点击提交联系我们,立刻删除!
-
8位并行左移串行转换电路_8位双向移位寄存器电路设计
2020-12-29 09:08:13目录摘要..................................................................................................................................................11多功能双向移位寄存器...........................目录
摘要
..................................................................................................................................................
1
1
多功能双向移位寄存器
.
..............................................................................................................
2
1.1
基本工作原理
.
...................................................................................................................
2
1.2
基本实现方案
.
...................................................................................................................
2
2
电路图设计
...................................................................................................................................
4
2.1
电路结构
............................................................................................................................
4
2.2
真值表
................................................................................................................................
4
3 Verilog
描述
8
位双向移位寄存器
...............................................................................................
6
4
程序仿真
.......................................................................................................................................
8
5
总结
............................................................................................................................................
1
0
参考文献
.........................................................................................................................................
1
1
-
8位并行左移串行转换电路_设计8位双向移位寄存器电路精品
2020-12-29 09:08:09目录1多功能双向移位寄存器......................................................11.1基本工作原理.........................................................11.2基本实现方案...................................目录
1
多功能双向移位寄存器
......................................................
1
1.1
基本工作原理
.
........................................................
1
1.2
基本实现方案
........................................................
1
2
电路图设计
................................................................
2
2.1
电路结构
............................................................
2
2.2
真值表
.
..............................................................
3
3
移位寄存器的
Verilog
建模
..................................................
3
3.1Verilog
建模基础
.
.....................................................
3
3.2 8
位双向移位寄存器
Verilog
描述
.
......................................
5
4
程序仿真
..................................................................
6
5
心得体会
..................................................................
8
参考文献
.
..................................................................
10
附录
.
......................................................................
11
-
通用计算机_硬件_寄存器电路
2015-07-12 00:41:53自建学习资料,非装逼勿喷欢迎交流完善 , 您可以发送改进评论到下方, 我们一起来完成这套横亘“软硬”的学习资料吧 -------------------------...寄存器是一组触发器的包装。 《逻辑与计算机设计基础》 ... -
数字电路寄存器级电路整理介绍.pdf
2019-09-13 13:24:21第一阶段是从门级电路到寄存器级电路,此环节是把所有的寄存器、计数器、时钟树、测试链、存储模块译码器等基本模块整理清楚,同时还会把主要数据流向分析清楚。寄存器级整理芯片电路整理分析的必要环节,主要利用... -
寄存器,移位寄存器的电路原理以及verilog代码实现
2015-08-07 19:00:00寄存器:用以存放二进制代码的电路,下图为由维特阻塞D触发器组成的4位数码寄存器: 逻辑功能分析: 1.异步端CR置0时,输出置0; 2.同步并行置数:D0~D3为4个输入代码,当CP上升沿到达时,D0~D3被同时并行置入。 3.... -
同步D触发器74LS75组成的4位寄存器实验电路multisim源文件
2020-12-19 14:18:28同步D触发器74LS75组成的4位寄存器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。 -
数字电路基本寄存器
2018-12-16 08:59:381. 实验目的: (1) 学习寄存器的原理和设计方法 (2) 掌握灵活运用Verilog ...(3) 撰写实验报告:含程序源代码、激励代码及其仿真波形、综合得到的电路图、实验结果分析以及对本实验的”思考与探索”部分所作的思考与探索. -
用D触发器74LS74组成的四位移位寄存器实验电路multisim源文件
2020-12-19 14:20:21用D触发器74LS74组成的移位寄存器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。 -
用JK触发器74LS73组成的四位移位寄存器实验电路multisim源文件
2020-12-19 14:21:45用JK触发器74LS73组成的四位移位寄存器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。 -
用两片74LS194接成八位双向移位寄存器实验电路multisim源文件
2020-12-19 14:23:43用两片74LS194接成八位双向移位寄存器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。 -
用维持阻塞D触发器74LS175组成的4位寄存器实验电路multisim源文件
2020-12-19 14:19:26用维持阻塞D触发器74LS175组成的4位寄存器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。 -
寄存器
2021-01-28 16:52:30数码寄存器是用于暂时存放数码的一种逻辑记忆电路,简称寄存器。它可以接收、暂存、传递数据。如下为74LS174六位寄存器逻辑电路图: 移位寄存器除了具有记忆数码功能,还具有移位功能。移位寄存器在进行移位操作时,... -
EDA典型单元电路的寄存器的设计
2021-01-19 22:58:31寄存(锁存)器是一种重要的数字电路部件,常用来暂时存放指令、参与运算的数据或运算结果等。它是数字测量和数字控制中常用的部件,是计算机的主要部件之一。寄存器的主要组成部分是具有记忆功能的双稳态触发器。一... -
EDA典型单元电路的移位寄存器
2021-01-19 22:58:32移位寄存器除了具有存储代码的功能以外,还具有移位功能。所谓移位功能,是指寄存器里存储的代码能在移位脉冲的作用下依次左移或右移。因此,移位寄存器不但可以用来寄存代码,还可用来实现数据的串并转换、数值的... -
用D触发器构造寄存器
2019-12-24 13:45:31文章目录1 用D触发器构造寄存器1.1 普通寄存器1.2 上升沿触发寄存器1.3 循环移位寄存器 1 用D触发器构造寄存器 1.1 普通寄存器 ...我们在每个寄存器的输出端加上灯泡,就可以得到跑马灯的电路结... -
基于Multisim的移位寄存器型彩灯控制电路设计与仿真
2021-01-31 14:38:45介绍了以 Multisim仿真软件为平台设计移位寄存器型彩灯控制电路,对电路的设计原理、构成方法做了详细的介绍,使用虚拟仪器、虚拟元件完成单元电路及总体电路系统的设计与仿真。所述方法的创新点是电路的Multisim... -
数字电路33( 寄存器、移位寄存器)
2019-10-28 14:26:57
-
Galera 高可用 MySQL 集群(PXC v5.7+Hapro)
-
一份专业使用的文本文档
-
java nature_Java Nature.nsf方法代码示例
-
8. 长方体体积.cpp
-
MySQL 数据库权限管理(用户高级管理和精确访问控制)
-
java 锁的类型_Java中的锁分类
-
《C++ Primer中文版(第5版)》笔记
-
java 重载 private_在Java中,哪些重载将被选择为NULL?
-
C++代码规范和Doxygen根据注释自动生成手册
-
access应用的3个开发实例
-
【硬核】一线Python程序员实战经验分享(1)
-
VC++基础入门教程.visual c++
-
java 降低jdk版本_java jdk版本切换
-
image-api.zip
-
积分排行榜代码.zip
-
debian安装oracle java_Debian安装Oracle Java步骤
-
java 锁 访问普通方法_Java内置锁和简单用法
-
app软件测试全栈系列精品课程
-
java 银行家舍入_Java中BigDecimal的8种舍入模式
-
用Visual Basic实现对系统I/O端口的操作.vb