输入阻抗
输入阻抗（input impedance)是指一个电路输入端的等效阻抗。在输入端上加上一个电压源U，测量输入端的电流I，则输入阻抗Rin就是U/I。你可以把输入端想象成一个电阻的两端，这个电阻的阻值，就是输入阻抗。

在同样的输入电压的情况下，如果输入阻抗很低，就需要流过较大电流，这就要考验前级的电流输出能力了;而如果输入阻抗很高，那么只需要很小的电流，这就为前级的电流输出能力减少了很大负担。所以电路设计中尽量提高输入阻抗。

输入阻抗跟一个普通的电抗元件没什么两样，它反映了对电流阻碍作用的大小。对于电压驱动的电路，输入阻抗越大，则对电压源的负载就越轻，因而就越容易驱动，也不会对信号源有影响；而对于电流驱动型的电路，输入阻抗越小，则对电流源的负载就越轻。因此，我们可以这样认为：如果是用电压源来驱动的，则输入阻抗越大越好；如果是用电流源来驱动的，则阻抗越小越好(注：只适合于低频电路，在高频电路中，还要考虑阻抗匹配问题。)另外如果要获取最大输出功率时，也要考虑 阻抗匹配问题。

电压源驱动的电路


所谓电压源驱动，可以理解为没有内阻且总是充满能量的恒压电池作为能量源，给负载供电。

一个类似于能量源的电压源U，加到负载的两端，产生的电流I，那么负载的阻抗Rin就是U/I。负载上消耗的功率P=UI=U/Rin，由公式可知，这里的Rin总是起到减少电流I的作用，Rin越大，负载消耗的能量就越小；这里负载的阻抗就是负载的输入阻抗。

电流源驱动的电路
与电压源驱动的电路正好相反，电流源驱动可以理解为一个电流恒定的能量源I，给负载供电。

由欧姆定律可知，产生的电压为U=I*Rin，负载消耗的功率为P=U*I=I*I*Rin，由公式可知，这里负载输入阻抗Rin起到增大功率的作用，恒流源驱动的电路，电阻越大，负载两端电压越高，消耗的功率越大。

输出阻抗
输出阻抗（output impedance) 含独立电源网络输出端口的等效电压源(戴维南等效电路）或等效电流源(诺顿等效电路）的内阻抗。其值等于独立电源置零时，从输出端口视入的输入阻抗。

无论信号源或放大器还有电源，都有输出阻抗的问题。输出阻抗就是一个信号源的内阻。本来，对于一个理想的电压源(包括电源)，内阻应该为0，或理想电流源的阻抗应当为无穷大。输出阻抗在电路设计最特别需要注意。

现实中的电压源，则做不到这一点，常用一个理想电压源串联一个电阻r的方式来等效一个实际的电压源。这个跟理想电压源串联的电阻r就是信号源/放大器输出/电源的内阻了。当这个电压源给负载供电时，就会有电流I从这个负载上流过，并在这个电阻上产生I×r的电压降。这将导致电源输出电压的下降，从而限制了最大输出功率。同样的，一个理想的电流源，输出阻抗应该是无穷大，但实际的电路是不可能的。

输出阻抗，是指电路负载从电路输出端口反着看进电路时电路所等效的阻抗，其实主要是针对能量源或者输出电路来说的，是能量源在输出端测到的阻抗，俗称内阻。

电压源驱动的电路
 

电压源在加到负载上时，除了在负载端消耗能量，自身也会产生能量的消耗，这里是因为电压源在输出能量的时候，内部存在阻碍能量输出的阻抗，比如电池的内阻。比如恒压源U，输出阻抗为Rout，负载端电压为Ur，负载R，电流为I=U/(Rout+R)，负载端电压Ur=I*R=U*R/(Rout+R)，负载产生的功率为P=Ur*I=U2*R/(Rout+R)2。由此公式可知，输出阻抗越小，驱动负载的能力越大。

电流源驱动的电路


对于电流源驱动的电路，也存在输出阻抗，输出阻抗并联在恒流源两端。

电流源输出恒定电流I，一部分In消耗在内阻Rout上，剩余的电流Ir消耗在负载R上，由此可知，负载R上电压为Ur=Ir*R，和内阻Rout两端电压一致，即Ur=Ir*R=In*Rout，又因为I=Ir+In通过推导可知Ur=I* Rout * R /( Rout+R)，负载端功率：

P=Ur*Ir=Ur2/Rout=I2*Rout*R2/( Rout+R)2= I2 *R2/( Rout+R2/Rout+2R)

由此可知，在Rout=R时，外端负载P最大。因此，对于恒流源负载，要想获得最大功率，需要将负载的电阻值和电流源的内阻匹配一致，即尽量趋近同一个值。

应某人之邀，在此整理一些个人对于“输入阻抗、输出阻抗和阻抗匹配”的拙见，适合初学者理解。初次发帖，有不当之处，欢迎指正。
一、关于阻抗的基本概念
首先说说电阻（Resistance）,在电路中对电流通过具有阻碍作用，并且造成能量消耗的部分，称为电阻。电阻常用R表示，单位欧姆（Ω），导体电阻值由导体的材料、横截面积和长度决定，具体计算不在此赘述。
接下来引出阻抗（Impedance）的概念。在具有电阻、电感和电容的电路里，对电路中的电流所起的阻碍作用叫做阻抗。阻抗常用Z表示，是一个复数，实际称为电阻，虚称为电抗。其中，电容在电路中对交流电所起的阻碍作用称为容抗（Capacitive
 Reactance） ,电感在电路中对交流电所起的阻碍作用称为感抗（Inductive
 reactance），电容和电感在电路中对交流电引起的阻碍作用总称为电抗。 阻抗的单位是欧姆。
二、输入阻抗和输出电阻
输入阻抗是指一个电路的输入端的等效阻抗。可以理解为在输入端加上电压源U，测量输入端电流I，输入阻抗Rin就等于U/I（将所有电路元件作用的效果总和，等效到一个电阻Rin上）。





图1.输入阻抗等效电阻示意图


在图1中，Vin为上一级电路的输出信号,作为本级电路的输入信号，Vout为本级电路输出信号的测试点，虚线框内为本级电路的等效输入阻抗，Rin即为电路的输入端等效阻抗。


首先，我们设置输入信号为正弦波，幅值A = 1V，频率f = 10KHz:







由于信号源内部阻抗为0（上一级电路输出阻抗为0，后面会进行讲解），所以在Vout得到的输出信号应该等于原信号（纯电阻电路，幅值和相位均相等），即Vout = Vin，仿真结果如下：




图2.输入端等效阻抗仿真结果
我们通过光标A、B和图例可知，输入信号Vin的幅值A1为993.95mV、-991.83mV，峰峰值Vpp1 ≈1.985mV ≈ 2V； 输出信号Vout的幅值A2为991.5mV、997.76mV，峰峰值Vpp2 ≈ 1.989mV ≈ 2V。Vpp1 =Vpp2。

有了输入阻抗的概念之后，我们可以更容易的理解输出阻抗的概念，也就是一个电路输出端的等效阻抗。
让我们先暂时回到高中时代，物理老师告诉我们，电池里面有一个内阻，所以我们可以得到图3这样一个电池模型：





图3.内阻为50Ω的电池模型


我们假设这是一个5V的电池，内部含有50Ω内阻。下面按图4的方式连接电路，将电池加到一个10KΩ的电阻上，然后测一测电阻两端的电压Vout1。




图4.电池模型连接图
我们将仿真结果调出来看看。




图5.电池模型仿真结果一
从这个结果上看，似乎并不能看出任何东西。那让我们将电池内阻R1分别改为1KΩ、5KΩ、10KΩ、20KΩ，再看一下结果。






图6.电池内阻为1KΩ（左上）、5KΩ（右上）、10KΩ（左下）、20KΩ（右下）仿真结果二


从图例上可以得知，加在电阻Rload两端的直流电压分别为4.55V（1KΩ）、3.33V（5KΩ）、2.5V（10KΩ）、1.67V（20KΩ）。很明显，通过电阻分压公式，我们很容易就得到上面的几个数字：Vout1=5V*Rload/(R1+Rload)。
好了，从高中回到现在。通过刚才的仿真，可以看出，在本级输入阻抗（电池模型里的Rload）不变的情况下，上级电路的输出阻抗（电池内阻R1）越大，本级所能获取的电压信号就越小，正因为如此，在设计需要考虑信号幅值的电路中，我们就需要考虑阻抗匹配的问题。


三、阻抗匹配
阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。阻抗匹配分为低频和高频两种情况讨论。

我们先从刚才的电池驱动负载模型（直流电压源驱动负载）入手。我们重新定义负载电阻为R，直流电源电动势为U，内阻为r，我们可以计算出流过负载电阻R的电流I为：
I = U/（R+r）······式1 
从式1可以看出，负载R越小，输出电流I越大。
负载R上的电压Uo为：
Uo = IR = U / [ 1+(r/R) ] ······式2
从式2可以看出，负载R越大，则输出电压Uo越高。
有了I和Uo，我们再来计算一下负载R上消耗的功率P：
P = I²×R = [ U/(R+r) ]²×R
                                 =
 U²×R/( R²+2×R×r+r² )

         = U²×R/[ (R-r)²+4×R×r
 ]
        = U²/{
 [ (R-r)2/R ] +4×r } ······式3
对于一个给定的信号源，其内阻r是固定的，而负载电阻R是由我们来进行选择的。注意式3中的[
 (R-r)2/R ]，当R = r，即负载R与信号源内阻r相等时，[ (R-r)2/R ]取得最小值0，此时负载R上可以获得最大输出功率Pmax
 = U²/(4×r)。即，当负载电阻跟信号源内阻相等时，负载可获得最大输出功率，这就是我们常说的阻抗匹配之一（最大功率传输）。此结论同样适用于低频电路和高频电路。当交流电路中含有容性或感性阻抗时，结论有所改变，就是需要信号源与负载阻抗的的实部相等，虚部互为相反数，这叫做共扼匹配。
在低频电路中，我们一般不考虑传输线阻抗匹配的问题，只考虑信号源与负载的关系，其原因是低频信号波长相对于传输线来说很长，可以将传输线看做“短线”，信号反射问题不用考虑（就像一杯水倒入长江，连一点波澜也掀不起）。举个例子：有一个频率f
 = 10KHz的信号，根据波长计算公式λ＝u/f（λ为波长；u为电磁波在真空中传播速度，近似等于光速3×10e8m）可以计算出该信号波长λ1
 = 3×10e8m/10,000Hz = 3,000m。波长3000m远远大于电路中传输线的长度。
在高频电路中，由于信号频率高，波长短，因此还需要考虑反射问题。当波长短得与传输线长度相当时，反射信
号与原信号叠加，将会改变原信号形状。如果传输线的特征阻抗与负载阻抗不相等（即不匹配，也称阻抗失配，会形
成反射，降低效率；会在传输线上形成驻波，降低传输线有效功率容量降低；严重时会损坏设备，高速信号会产生振
荡，辐射干扰等问题）时，在负载端就会产生反射。（传输线特征阻抗，亦称特性阻抗，是由传输线的结构及材料决
定的，而与传输线的长度，以及信号的幅度、频率均无关，其他问题可以参考电磁场与电磁波方面关于传输线理论的
书籍）
从上述的分析中，我们可以得出以下结论：
（一）需要输出电流大，选择小的负载R；
（二）需要输出电压大，选择大的负载R；
（三）需要输出功率大，选择与信号源内阻匹配的电阻R。
由于很多学习相关电路设计的初学者常用运算放大器进行信号处理，所以给出一些个人建议：
（一）需要保证输入信号幅值不失真，则加大输入电阻；
（二）信号进行运算后如果驱动能力不够（可以理解为输出阻抗过大），后级加单位增益电压缓冲器（电   压跟 
  随器）；
（三）针对具体电路设计要求，选择优先保证信号幅值不失真，还是选择提高带负载能力，从而对输入阻   抗和 
  输出阻抗进行考虑；
（四）运算放大器输入阻抗和输出阻抗应该参见对应的Datasheet，并不是所有运放的输入阻抗都很大；
（五）信号频率较高时，最好优先选择最大功率传输方式进行阻抗匹配，避免反射，造成运放自激振荡；
（六）如果出现设计之外的信号衰减，请优先考虑阻抗匹配问题。
四、怎么做阻抗匹配
当电路中出现阻抗不匹配的问题时，我们通常采用以下方法纠正，达到阻抗匹配的目的：
（一）可以考虑用传输线变压器做阻抗匹配（电视机馈线与射频输入端）；
（二）可以考虑使用串/并联电容或电感的办法（射频电路调试常用）；
（三）可以考虑串/并联电阻的办法（常用）。如果驱动器输出阻抗比较低，可以串联一个大小合适的电阻 （如50Ω、75Ω）与传输线进行匹配；而如果接收器输入阻抗比较高，可以并联一个大小合适的电阻 
 与传输线进行匹配（“输出端串联匹配，输入端并联匹配”）




仿真工具为TINA。
上述资料为个人见解和对其他资料的整理，下面给出参考链接：
点击打开链接

点击打开链接

（声明：以下内容都是本人一些片段记录，不具备知识结构的完整性，如有疑问，欢迎评论）
1，有源低通滤波器：放大器输出端到负向输入端的反馈线上有电阻R2和电容C并联，负向输入端接电阻R1，正向输入端接地。
频率低时，电容C的阻抗比较大，此时可以看作R2并联了一个很大的电阻
2，有源高通滤波器：放大器输出端到负向输入端的反馈线上有电阻R2，负向输入端接电阻R1和电容C串联，正向输入端接地。
频率高时，电容C的阻抗比较小，此时可以看作R1串联了一个很小的电阻

3，有源带通滤波器：放大器输出端到负向输入端的反馈线上有电阻R2和电容C2并联，负向输入端接电阻R1和电容C1串联，正向输入端接地。
另：双极型晶体管：基极b，射极e，集电极c（场效应晶体管：栅极g，源极s，漏极d），它们的伏安特性曲线，X轴为Vce（Vds），Y轴为Ice（Ids），饱和区都是指电流Y不会随电压X的增大而增大。而当基极电流Ib（栅极电流Ig）增大时，三极管处于饱和区时，电流Ice（Ids）也会随之增大。

        对I2C总线的时钟同步和总线仲裁的深入理解
        每一个IIC总线器件内部的SDA、SCL引脚电路结构都是一样的，引脚的输出驱动与输入缓冲连在一起。其中输出为漏极开路的场效应管、输入缓冲为一只高输入阻抗的同相器[1]。这种电路具有两个特点： 
①由于SDA、SCL为漏极开路结构，借助于外部的上拉电阻实现了信号的“线与”逻辑；
②引脚在输出信号的同时还将引脚上的电平进行检测，检测是否与刚才输出一致。为 “时钟同步”和“总线仲裁”提供硬件基础。

I2C总线接口内部结构
         IIC设备对总线的操作仅有“把线路接地”——输出逻辑0。基于IIC总线的设计，线路上不可能出现电平冲突现象。如果一设备发送逻辑0，其他发送逻辑1，那么线路看到的只有逻辑0。也就是说，如果出现电平冲突，发送逻辑0的始终是“赢家”。总线的物理接法允许主设备往总线写数据的同事读取数据。这样两主设备争总线的时候“赢家”并不知道竞争的发生，只有“输家”发现了冲突——当写一个逻辑1，却读到了0——而退出竞争。
时钟同步
               如果被控器希望主控器降低传送速度可以通过将SCL主动拉低延长其低电平时间的方法来通知主控器，当主控器在准备下一次传送发现SCL的电平被拉低时就进行等待，直至被控器完成操作并释放SCL线的控制控制权。这样以来，主控器实际上受到被控器的时钟同步控制。可见SCL线上的低电平是由时钟低电平最长的器件决定；高电平的时间由高电平时间最短的器件决定。这就是时钟同步，它解决了I2C总线的速度同步。
总线仲裁
               假设主控器1要发送的数据DATA1为“101 ……”；主控器2要发送的数据DATA2为“1001 ……”总线被启动后两个主控器在每发送一个数据位时都要对自己的输出电平进行检测，只要检测的电平与自己发出的电平一致，他们就会继续占用总线。在这种情况下总线还是得不到仲裁。当主控器1发送第3位数据“1”时（主控器2发送“0” ），由于“线与”的结果SDA上的电平为“0”，这样当主控器1检测自己的输出电平时，就会测到一个与自身不相符的“0”电平。这时主控器1只好放弃对总线的控制权；因此主控器2就成为总线的唯一主宰者。
不难看出：
① 对于整个仲裁过程主控器1和主控器2都不会丢失数据；
② 各个主控器没有对总线实施控制的优先级别；
③总线控制随即而定，他们遵循“低电平优先”的原则，即谁先发送低电平谁就会掌握对总线的控制权。
根据上面的描述，“时钟同步”与“总线仲裁”可以总结如下规律：
①主控器通过检测SCL上的电平来调节与从器件的速度同步问题——时钟同步；
②主控器通过检测SDA上自身发送的电平来判断是否发生总线“冲突”——总线仲裁。因此，I2C总线的“时钟同步”与“总线仲裁”是靠器件自身接口的特殊结构得以实现的。