一、指令集体系结构（ISA）的基础概念

1. 指令相关概念

• CPU只能识别指令形式的机器语言（01序列），不管C、python还是什么高级语言，都需要翻译（编译、汇编、解释）为机器语言才能执行
• 指令可以分为三个类型
  1. 微指令：微程序级的命令，它属于硬件；
  2. 宏指令（伪指令）：由若干条机器指令组成的软件指令，它属于软件；
  3. 机器指令：介于微指令和伪指令之间，处于硬件和软件的交界面，每一条指令可完成一个独立的算术运算或逻辑运算操作。一般讲的指令就是指机器指令
     • 一条机器指令对应了硬件层面的一段微程序，微程序由若干微指令组成。比如在多周期CPU中执行一个加法指令，它可能对应了类似这样的一段微程序：从寄存器取操作数 -> 运算 -> 结果写回寄存器，这里就是三条微指令，每个机器周期执行一条。
     • 机器指令就是一串二进制的01序列
• 指令集（指令系统）：一台机器可以执行的机器指令的集合，它是ISA的核心组成部分
• 微架构：处理器核心的实现方式，是将一种给定的ISA在处理器中执行的方法

2. 什么是ISA

• ISA（指令集体系结构）是一种规约（Specification），它规定了如何使用硬件，是一种对硬件的抽象
  

• 关系图
  

3. ISA的地位

（1）ISA是软件和硬件的交界面（接口）

• 计算机体系结构示意
  
• 指令系统处在软/硬件交界面，同时被硬件设计者和系统程序员看到
  • 硬件设计者角度：指令系统为CPU提供功能需求，要求易于硬件设计
  • 系统程序员角度：通过指令系统来使用硬件，要求易于编写编译器
• ISA是对硬件的抽象，所有软件功能都建立在 ISA之上

（2）ISA是计算机的必要组成部分

• ISA是最贴近CPU的，它规定了CPU可以理解的机器码语法以及部分CPU设计要求，因此它在计算机体系结构的发展中一直存在。它是CPU的接口，只要有计算机硬件，就有ISA。
• 操作系统、各种层次的编程语言等等都是建立与ISA之上的，它们即使这些都没有，我们直接写机器码也可以让计算机正常工作
• 计算机体系结构的发展简图如下，可以看到其中都有ISA：
  1. 最早的计算机，用机器语言编程
     
  2. 之后出现了OS和汇编语言，可以执行多道程序
     
  3. 现代计算机体系结构
     
• 最后附一张不同层次的计算机工作者对计算机的认识
  
• 下面，针对ISA的核心组成部分——指令集（指令系统），进行进一步介绍

---

二、指令格式设计

1. 一条指令必须包含的信息

2. 不同地址码个数的指令

• 这里的地址是指一个操作数所在的地址。它具体可能是寄存器编号、存储器地址、I/O端口或指令立即数等等…
  

3. 从指令执行周期看指令设计涉及的问题

• CPU的运行流程：

  • 取指令 - 指令译码 - 计算地址取操作数 - 进行运算，得标志位 - 计算结果送目的地 - 计算下条指令地址

  • 上面这种划分得比较细，一个标准五级流水线中是这样划分的：取指 - 译码 - 执行 - 访存 - 写回

三、指令系统设计

1. 设计指令系统

（1）设计原则

• 应尽量短
• 要有足够的操作码位数
• 指令编码必须有唯一的解释，否则是不合法的指令
• 指令字长应是字节的整数倍
• 合理地选择地址字段的个数
• 指令尽量规整

（2）设计的重要方面

• 操作码的全部组成：操作码个数 / 种类 / 复杂度 （主存读写、自增、跳转四种指令已足够编制任何可计算程序，但程序会很长）
• 数据类型：对哪几种数据类型完成操作
• 指令格式：指令长度 / 地址码个数 / 各字段长度（看上面一、2部分）
• 通用寄存器：个数 / 功能 / 长度
• 寻址方式：操作数地址的指定方式
• 下条指令的地址如何确定：顺序，PC+1；条件转移；无条件转移；……
• 一条指令的功能，一般通过对操作码进行不同的编码来定义； 操作码相同时，再由功能码进行区分（例如MIPS的R型指令）

2. 操作数类型和存储方式

• 操作数：指令处理的对象，与高级语言的数据类型对应
• 操作数存放在寄存器或内存单元中

（1）指令应涉及的基本数据类型

（2）IA32和MIPS中的数据类型

1. IA-32（英特尔32位体系架构，80386开始采用）

   • 基本类型：字节、字(16位)、双字(32位)、四字(64位)
   • 整数： 16位、32位、64位三种2-补码表示的整数；18位压缩8421 BCD码表示的十进制整数
   • 无符号整数（8、16或32位）
   • 近指针：32位段内偏移（有效地址）
   • 浮点数：IEEE 754（80位扩展精度浮点数寄存器）

2. MIPS

   • 基本类型：字节、半字(16位)、字(32位)、四字(64位)
   • 整数： 16位、32位、64位三种2-补码表示的整数
   • 无符号整数：（16、32位）
   • 浮点数：IEEE 754（32位/64位浮点数寄存器）

3. 寻址方式

（1）关于寻址

• 寻址方式：指令或操作数地址的指定方式。即：根据地址找到指令或操作数的方法，通常特指 “操作数的寻址”
• 指令中如何表示寻址方式
  1. 没有专门的寻址方式位（由操作码确定寻址方式）：如MIPS指令，一条指令中最多仅有一个主(虚)存地址，且仅有一到两种寻址方式。
  2. 有专门的寻址方式位：如X86指令，一条指令中有多个操作数，且寻址方式各不相同， 需要各自说明寻址方式，因此每个操作数有专门的寻址方式位
• 常用寻址方式：立即 / 直接 / 间接 / 寄存器 / 寄存器间接 / 偏移 / 堆栈…

（2）有效地址和地址编码

1. 有效地址
   
2. 地址编码
   

（3）指令的寻址

1. 指令寻址
   

（4）操作数的寻址

1. 常用寻址方式

• EA是操作数在主存中的地址，得到EA后，还要访存才能得到操作数
• 操作数的真实位置
  • 在指令中直接给出：立即寻址
  • 在寄存器中：寄存器寻址
  • 在主存中：以上除了立即和寄存器之外所有
  • 在磁盘中：对于在主存中的操作数，可能发生 “缺页” ，此时操作数在磁盘中，需要被置换进主存
• 偏移寻址有三种，这块比较复杂，下面逐一分析

2. 三种偏移寻址方式详述

1. 寻址算法思想

   1. 思维导图
      
   2. 可见，所谓偏移寻址就是利用基地址和地址偏移量计算目标地址，根据地址给出形式的不同，可以分成三种类型。
   3. 一般RISC机器不提供自动变址寻址，并将变址和基址寻址统一成一种 “偏移寻址方式”。比如MIPS就是这样的

2. 相对寻址： EA=A+(PC)

   • 定义：目标地址 = 相对于PC寄存器当前值的位移量为A的存储单元。指令地址码给出一个偏移量(带符号数)，基准地址由PC寄存器隐含给出
   • 注意：当前PC值可能是本条指令（没有指令预取，如单周期CPU）或下一条指令的地址（有指令预取，如流水线CPU）
   • 可用来实现程序(公共子程序)的浮动 或 指定转移目标地址

     • 公共子程序的浮动：
       

     • 相对寻址实现相对转移

       • 举例：双字节(2个字节)定长指令字，第一字节是操作码Jxx，第二字节是位移量D，用补码表示。目标地址范围不等于位移量D的表示范围，只有确定了是按字还是字节编址、位移量D是指指令条数还是单元数，才能确定目标地址范围。若D为字节单元数，跳转范围[-126,128]单元，[-63,64]条指令
         

       • 假设使用流水线技术，有指令预取，按字节编址，指令长度为双字节，D代表单元数，则目标地址 = (PC) +2 +D。由于流水线，在取这条Jxx指令的时候，PC已经+1了，指令长度又是双字节，所以要先加2得到此刻Jxx指令的地址，然后再加单元偏移D得到目的地址

       • 举例：若转移指令地址为2000H，转移目标地址为1FF0H，总是在取指令同时对PC增量（流水线），则转移指令第二字节位移量为多少？
         

       • 举例：MIPS指令beq $1, $2, Label_25的转移目标地址为(PC)+4+4*25，这里的25是指令条数而不是单元数，MIPS采用定长指令字，按字节编址，所有指令的长度都是32位（4字节）。

       • 说明：MIPS采用定长指令字，按字节编址， 所有指令的长度都是32位（4字节）

3. 基址寻址：EA=A+(B)

   • 定义：目标地址 = 相对于基址(B)处位移量为A的单元。指令地址码给出一个偏移量，基准地址 由基址寄存器B给出。 （例如MIPS指令lw / sw $s2, 0x40($t1) ）
   • 可用来实现多道程序重定位 或 过程调用中参数的访问
     • 基址寻址实现程序重定位
       

4. 变址寻址： EA=A+(I)

   1. 定义：目标地址 = 相对于首址A处位移量为(I)的单元。指令地址码给出一个基准（形式）地址A ，而偏移量(无符号数) 由变址寄存器 I 给出。（例如Intel 8086指令MOV AL, [SI+1000H]，这里SI就是I, 1000H就是A。）
   2. MIPS中没有变址寄存器；IA32中有。
   3. 可为循环重复操作提供一种高效机制，如实现对线性SK表IP的方便操作
      

4. 操作码编码

（1）定长操作码编码

1. 思维导图
   

2. 举例：IBM360/370的指令格式
   
   

   • 可以看到，各种指令类型中，OP段（操作码）的编码长度都是一致的
   • IBM360/370使用了定长操作码，变长指令字

（2）变长操作码编码

• 基本思想
  • 将操作码的编码长度分成几种固定长的格式
  • 指令格式：变长操作码、变长指令字
• 变长操作码编码有两种
  • 扩展编码
  • 哈夫曼编码
• PDP-11是典型的变长操作码机器
• 大多数指令集采用变长操作码编码这种方式

1. 哈夫曼编码

• 这就是数据结构中学习过的哈夫曼编码，可以有效压缩操作码的平均长度
• 通过构造一棵哈夫曼数，我们可以轻松获取每个操作码的哈夫曼编码，这里不展开说了
• 哈夫曼编码应用于指令设计时存在一些问题
  • 操作码长度很不规整;
  • 硬件译码困难
  • 与地址码共同组成固定长的指令比较困难

2. 扩展编码

1. 核心原则：任意操作码的编码不能是另一个操作码的编码的前缀

2. 等长15/15/15扩展编码
   

3. 等长8/64/512扩展编码
   

4. 不等长操作码4/6/10扩展编码法
   

3. 设计操作码编码示例

• 设某指令系统指令字是16位，操作码从最高位开始，地址码都在最低位，每个地址码为6位。包含三类指令

  1. 二地址指令15条
  2. 一地址指令34条
  3. 其余为零地址指令

• 分析：

  1. 二地址指令格式：4位操作码 | 6位地址 | 6位地址
  2. 一地址指令：10位操作码 | 6位地址
  3. 零地址指令：16位操作码

• 编码设计：
  

5. 标志信息的生成与使用

（1）条件测试方式

• 在一些CPU设计中，条件转移指令通常根据Condition Codes (条件码/CC) 决定是否转移。如IA-32结构中的Jcc系列指令

• IA-32的Jcc指令示例，可见条件码cc本质上是由一些标志位的逻辑运算结果决定的，也就是说：标志位经过逻辑运算，可以进行逻辑判断或溢出检测等
  

• 常见的标志位由以下四种，对于带符号和无符号运算，标志生成方式有没有不同，因为电路不知道是无符号数还是带符号整数！
  

• 通过执行算术指令或显式地由比较和测试指令来设置CC（即设置标志位），它们（尤其是第二类）往往配合跳转转移系列指令Jcc使用

  1. 第一类：如IA-32中的add，sub等算术指令
  2. 第二类：如IA-32中的cmp，test等指令

• 更多关于IA-32中标志相关的内容，请参考：IA-32汇编语言笔记（3）—— 简单传送、加减指令 & 标志寄存器

（2）标志寄存器

• IA-32系列结构中使用了标志寄存器（程序状态字寄存器）PSW，这是一个16位的寄存器。 它反映了CPU运算的状态特征并且存放某些控制标志。8086使用了16位中的9位，包括6个状态标志位和3个控制标志位
  
  

（3）MIPS中没有标志位

• MIPS架构和IA-32的一个大区别就是MIPS没有标志位的概念，自然也没有标志寄存器PSW
• MIPS架构中，直接在ALU部件运算时生成转移发生、溢出发生等信号，这些信号被传输到其他部件控制动作发生

6. 指令设计风格

（1）按操作数位置指定风格

1. 四种指令风格
   

2. 指令风格比较
   

   • 累加器型，因为所有运算都要用累加器，表达式复杂时，程序中移入移出累加器的指令增多
   • 1975年开始，寄存器型指令集占主导地位。寄存器速度快，使用大量通用Reg减少访存；与堆栈型指令用到堆栈相比，编译高级语言中变量时，不用考虑顺序

3. 不同指令集关于访存的比较
   

（2）按指令格式的复杂度来分

1. 复杂指令集计算机CISC

2. 精简指令集计算机RISC

系列文章目录

（一）从零开始设计RISC-V处理器——指令系统
（二）从零开始设计RISC-V处理器——单周期处理器的设计
（三）从零开始设计RISC-V处理器——单周期处理器的仿真
（四）从零开始设计RISC-V处理器——ALU的优化
（五）从零开始设计RISC-V处理器——五级流水线之数据通路的设计
（六）从零开始设计RISC-V处理器——五级流水线之控制器的设计
（七）从零开始设计RISC-V处理器——五级流水线之数据冒险
（八）从零开始设计RISC-V处理器——五级流水线之控制冒险
（九）从零开始设计RISC-V处理器——五级流水线之分支计算前移
（十）从零开始设计RISC-V处理器——五级流水线之静态预测

---

本人本科生一枚，之前学习了计算机体系结构（RISC-V版）这本书，对CPU的设计产生了浓厚的兴趣，于是决定在寒假期间，自己动手设计一个基于RISC-V指令集的CPU，顺便写一些文章，记录自己的学习成果，如果文章中有不合理之处，希望大家能批评指正。

今天是第一天，首先进行指令的选取。

如下表所示，计划实现以下37条指令。

对指令的理解：
1.LUI：将20位立即数的值左移12位（低12位补零）成为一个32位数，将其写回rd。这一指令主要是为了在寄存器中存入比较大的立即数，比如，要想在寄存器X1中存入一个数，可以用addi指令实现（addi x1,x0,100），但这个数的范围有限（-2048~2047），因为addi指令的立即数部分只有12位，能表示最大的无符号数位0xfff(十进制4095)，对应的有符号数的范围则为-2048到2047。当立即数超出这个范围，则需要用lui指令。

如lui x1,0xffff ，二进制指令：00001111111111111111000010110111

汇编器执行结果如下：

2.AUIPC：将20位立即数的值左移12位（低12位补零）成为一个32位数，再加上该指令的pc值，再将结果写回rd。这条指令与lui类似，可能是为了实现PC在较大范围内跳转（仅仅是猜测，因为这条指令我还没有接触过）。

如auipc x2,0xfff,二进制指令：00000000111111111111000100010111

当前PC为4，汇编器执行结果如下：

3.JAL:PC+4 的结果送 rd 但不送入PC，然后计算下条指令地
址。转移地址采用相对寻址，基准地址为当前指令地址
(即 PC)，偏移量为立即数 imm20 经符扩展后的值的 2 倍。
在实际的汇编程序编写中，跳转的目标往往使用汇编程序中的 label，汇编器会自动根据 label 所在的地址计算出相对的偏移量赋予指令编码。

如：
jal x3,label1 二进制：00000000100000000000000111101111
addi x4,x0,4
label1:
addi x5,x0,5
当前PC为 8，跳过给X4赋值这条指令，并且将12赋给X3寄存器，汇编器执行结果如下：

（补充：仔细分析上面jal指令的二进制会发现，立即数部分是4，4*2=8，PC+8=12,跳过中间的一条指令，这样看起来似乎没什么问题。

但是再看jal的立即数部分，总共是20位，拼接起来是[20：1]，这里为什么不是[19:0]？

观察其他的指令格式，如果立即数是12位，那么会表示为[11:0]，但JAL,BEQ,BNE,BLT,BGE,BLTU,BGEU却例外。

于是引发了以下思考（个人观点，未经查证，以后深入学习之后再回来补充）：假设立即数其实是21位的,即[20:0]，只不过始终保持最低位为0，所以在指令中仅仅体现[20:1]，这样一来，21位的立即数一定是2的倍数，将立即数乘以2之后，一定是4的倍数，这样就可以保证跳转后的PC一定是4的倍数。所以，对于一个label,假设当前指令为第0行，label为第几行，立即数[20:1]则为多少，这样，立即数最低位补0再乘以2，与当前PC相加，则为正确的跳转地址。

以上的假设便能够合理地解释立即数为[20:1]的原因。

基于以上假设再来看上面jal指令的二进制，发现并不是这样，在以上的假设中，立即数应该是2，但汇编器转化出来的立即数是4，所以要么是我的假设出了问题，要么是汇编器出了问题。

站在汇编器的角度，立即数就是20位的，不存在最低位补个0的说法，所以汇编器在计算立即数的时候，自然而然地就已经将立即数设置成2的倍数了。对于BEQ,BNE,BLT,BGE,BLTU,BGEU指令也是一样。

在这里我更愿意相信我的假设，也许并不一定正确，但这看起来似乎更合理。以上仅为个人拙见，日后深入学习后可能才会发现其中的奥妙。）

4.JALR:jalr 指令使用 12 位立即数（有符号数）作为偏移量，与操作数寄存器 rs1中的值相加,然后将结果的最低有效位置0。jalr指令将其下一条指令的 PC（即当前指令PC+4）的值写入其结果寄存器 rd。

如：
addi x4,x0,4
jalr x8,x4,8 二进制：00000000100000100000111111100111
addi x5,x0,5
addi x6,x0,6
addi x7,x0,7
jalr指令所在的PC为4，4+8=12，则跳向PC=12的指令，同时将8存入X8寄存器。汇编器执行结果如下：

5.BEQ：beq指令只有在操作数寄存器rs1中的数值与操作数寄存器rs2的数值相等时，才会跳转，跳转地址为offset的有符号扩展和最低位补0（即乘以2）的偏移量加上BEQ指令的地址。

如：
addi x1,x0,1
label1:
add x1,x1,x1
addi x2,x0,2
beq x1,x2,label1 二进制：11111110001000001000110011100011

汇编器执行结果如下：

6.BNE：bne指令只有在操作数寄存器rs1中的数值与操作数寄存器rs2的数值不相等时，才会跳转，跳转地址为offset的有符号扩展和最低位补0（即乘以2）的偏移量加上BNE指令的地址。

如：
addi x1,x0,1
label1:
add x1,x1,x1
addi x2,x0,4
bne x1,x2,label1 二进制：11111110001000001001110011100011

汇编器执行结果如下：

7.BTL：blt指令只有在操作数寄存器rs1中的数值小于操作数寄存器rs2的数值时（有符号数），才会跳转，跳转地址为offset的有符号扩展和最低位补0（即乘以2）的偏移量加上BLT指令的地址。

如：
addi x1,x0,-1
label1:
add x1,x1,x1
addi x2,x0,-2
blt x1,x2,label1 二进制：11111110001000001100110011100011

汇编器执行结果如下：

8.BGE：bge指令只有在操作数寄存器rs1中的数值大于或等于操作数寄存器rs2的数值时（有符号数），才会跳转，跳转地址为offset的有符号扩展和最低位补0（即乘以2）的偏移量加上BGE指令的地址。
(注意bge指令的条件是大于等于，而blt的条件是小于)

如：
addi x1,x0,-1
label1:
add x1,x1,x1
addi x2,x0,-2
bge x1,x2,label1 二进制：11111110001000001101110011100011

汇编器执行结果如下：

9.BLTU：bltu指令只有在操作数寄存器rs1中的数值小于操作数寄存器rs2的数值时（无符号数），才会跳转，跳转地址为offset的有符号扩展和最低位补0的偏移量加上BLTU指令的地址。

如：
addi x1,x0,-1
label1:
add x1,x1,x1
addi x2,x0,2
bltu x1,x2,label1 二进制：11111110001000001110110011100011

这里一定是不跳转的，X1的值为-2，但是将其看作是一个无符号的数，就是一个非常大的正数。汇编器执行结果如下：

有符号表示：

无符号表示：

10.BGEU：bgeu指令只有在操作数寄存器rs1中的数值大于或等于操作数寄存器rs2的数值时（无符号数），才会跳转，跳转地址为offset的有符号扩展和最低位补0的偏移量加上BGEU指令的地址。

如：
addi x1,x0,-1
label1:
add x1,x1,x1
addi x2,x0,-2
bgeu x1,x2,label1 二进制：11111110001000001111110011100011

这里一定是跳转一次的，因为刚开始时X1=X2，跳转一次后不会再跳转。
汇编器执行如果如下：

有符号表示：

无符号表示：

11.SB：sb指令 将操作数寄存器rs2中的低8位数据，写回存储器

如：
addi x1,x0,0xf1
addi x2,x0,0xf2
addi x3,x0,0xf3
addi x4,x0,0xf4
sb x1,0,x0
sb x2,1,x0
sb x3,2,x0
sb x4,3,x0

汇编器执行结果如下：

12.SH：sh指令 将操作数寄存器rs2中的低16位数据，写回存储器。

如：
lui x1,0xf0f11
addi x1,x1,0x7ff
sh x1,12,x0

汇编器执行结果如下：

寄存器X1：

数据存储器：

13.SW：sw指令 将操作数寄存器rs2中的32位数据，写回存储器。

如：
lui x1,0xf0f11
addi x1,x1,0x7ff
sw x1,12,x0

汇编器执行结果如下：

14.LB:lb指令从存储器中读回一个8位的数据，进行符号位扩展后写回寄存器rd。

如：
lui x1,0x3ef12
addi x1,x1,0x7ff
sw x1,12,x0
lb x2,12,x0
lb x3,13,x0
lb x4,14,x0
lb x5,15,x0

现在X1寄存器存入一个0x3ef127ff,然后将这32位数存入数据存储器，再从数据存储器中依次读一个字节并进行符号扩展后存入寄存器。汇编器执行结果如下：

X1寄存器：

数据存储器：

符号扩展写入寄存器：

15.LH:lh指令从存储器中读回一个16位的数据，进行符号位扩展后写回寄存器rd。

如：
lui x1,0x3ef12
addi x1,x1,0x7ff
sw x1,12,x0
lh x2,12,x0
lh x3,13,x0
lh x4,14,x0
lh x5,15,x0

汇编器执行结果如下：

数据存储器：

符号扩展写入寄存器：

（思考：这里的X5中的83是什么，调出来数据存储器的数据可以看到，由于这里的地址是非对其访问，读两个字节就需要访问两个存储块。因此，为了提升指令的运行效率，使用load和store指令时，尽量采用边界对齐的地址访问）

16.LW：lw指令从存储器中读回一个32位的数据，写回寄存器rd。

如：
lui x1,0xf0f11
addi x1,x1,0x7ff
sw x1,0,x0
lw x2,0,x0

汇编器的执行结果如下：

数据存储器：

寄存器：

17.LBU:lbu指令从存储器中读回一个8位的数据，进行高位补零扩展后写回
寄存器rd。

如：
lui x1,0x3ef12
addi x1,x1,0x7ff
sw x1,12,x0
lbu x2,12,x0
lbu x3,13,x0
lbu x4,14,x0
lbu x5,15,x0

汇编器的执行结果如下：

数据存储器：

零扩展写入寄存器：

18.LHU：lhu指令从存储器中读回一个16位的数据，进行高位补零扩展后写回寄存器rd。

如：
lui x1,0x3ef12
addi x1,x1,0x7ff
sw x1,12,x0
lhu x2,12,x0
lhu x3,13,x0
lhu x4,14,x0
lhu x5,15,x0

汇编器执行结果如下：

数据存储器：

零扩展写入寄存器：

19.SLT:slt指令将操作数寄存器rs1中的数值与寄存器rs2当作有符号数进行比较。小于则置一，即如果rs1中的值小于rs2中的值，则输出1，否则输出0，结果写回rd。

如：
addi x1,x0,-1
addi x2,x0,1
slt x3,x1,x2

汇编器执行结果如下：

20.SLTU:sltu指令将操作数寄存器rs1中的数值与寄存器rs2当作无符号数进行比。如果rs1中的值小于rs2中的值，则输出1，否则输出0，结果写回rd。

如：
addi x1,x0,-1
addi x2,x0,1
sltu x3,x1,x2

汇编器执行结果如下：

21.SLTI:slti指令将操作数寄存器rs1中的数值与12位立即数当作有符号数进行比较,如果rs1中的值小于立即数的值，则输出1，否则输出0，结果写回rd。

如：
addi x1,x0,-1
slti x2,x1,1

汇编器执行结果如下：

22.SLTIU:sltiu指令将操作数寄存器rs1中的数值与12位立即数当作无符号数进行比较,如果rs1中的值小于立即数的值，则输出1，否则输出0，结果写回rd。

如：
addi x1,x0,-1
sltiu x2,x1,1

汇编器执行结果如下：

23.SLL:逻辑左移（SLL）根据寄存器（rs2）中的移位量对寄存器（rs1）中的值执行逻辑左移，并存储在（rd）寄存器中。

如：
addi x1,x0,4
addi x2,x0,0xf0
sll x3,x2,x1

汇编器执行结果如下：

24.SRL：逻辑右移（SRL）根据寄存器（rs2）中的移位量对寄存器（rs1）中的值执行逻辑右移，左边空出来的位补0，并存储在（rd）寄存器中。

如：
addi x1,x0,4
addi x2,x0,-0xf0
srl x3,x2,x1

汇编器执行结果如下：

25.SRA：算数右移（SRA）根据寄存器（rs2）中的移位量对寄存器（rs1）中的值执行算数右移，左边空出来的位补符号位，并存储在（rd）寄存器中。

如：
addi x1,x0,4
addi x2,x0,-0xf0
sra x3,x2,x1

汇编器执行结果如下：

26.SLLI:slli指令根据5位立即数的移位量对寄存器（rs1）中的值执行逻辑左移（低位补零)，并存储在（rd）寄存器中。
27.SRLI:srli指令根据5位立即数的移位量对寄存器（rs1）中的值执行逻辑右移（高位补零），并存储在（rd）寄存器中。
28.SRAI:srai指令根据5位立即数的移位量对寄存器（rs1）中的值执行算数右移（高位补入符号位），并存储在（rd）寄存器中。

如：
addi x2,x0,-0xf0
slli x3,x2,4
srli x4,x2,4
srai x5,x2,4

汇编器执行结果如下：

29.ADD:add指令将寄存器（rs1）与寄存器（rs2）中的值相加，并写回（rd）寄存器中。
30.SUB:sub指令将寄存器（rs1）与寄存器（rs2）中的值相减，并写回（rd）寄存器中。
31.ADDI:addi指令将操作数寄存器rs1的整数值与12位立即数进行加法操作，
结果写回寄存器rd。

如：
addi x1,x0,-1
add x2,x1,x1
sub x3,x2,x1

汇编器执行结果如下：

32.XOR:xor指令在寄存器（rs1）的内容和寄存器（rs2）的内容之间执行逐位逻辑“异或”运算，并存储在（rd）寄存器中。
33.OR:or指令在寄存器（rs1）的内容和寄存器（rs2）的内容之间执行逐位逻辑“或”运算，并存储在（rd）寄存器中。
34.AND:and指令在寄存器（rs1）的内容和寄存器（rs2）的内容之间执行逐位逻辑“与”运算，并存储在（rd）寄存器中。
35.XORI:xori指令将操作数寄存器rs1中的数值与12位立即数进行异或操作，
结果写回rd。
36.ORI:ori指令将操作数寄存器rs1中的数值与12位立即数进行或操作，
结果写回rd。
37.ANDI：andi指令将操作数寄存器rs1中的数值与12位立即数进行与操作，
结果写回rd。

如：
addi x1,x0,0b11001100
addi x2,x0,0b00111111
xor x3,x1,x2
or x4,x1,x2
and x5,x1,x2
xori x6,x1,0b00111111
ori x7,x1,0b00111111
andi x8,x1,0b00111111

汇编器执行结果如下：

以上就是计划实现的37条指令的用法。下一篇文章开始设计处理器。