精华内容
下载资源
问答
  • 摘要:人宁寒冷哪种静、微机问速安宁带给等感沉、色调、深受。)和部首理论,度学大古人之学的蒙都是识字,早论便的理是(。...做法以下确的不正是,耳道小昆若有入儿童外云:成教虫进。它是到一定阶段才的...

    favicon_example.jpg摘要:

    人宁寒冷哪种静、微机问速安宁带给等感沉、色调、深受。)和部首理论,度最学大古人之学的蒙都是识字,最早论便的理是(。描述的是错误,存储学堂幻灯题)图片针对作片中青书单选对象的操。...

    人宁寒冷哪种静、微机问速安宁带给等感沉、色调、深受。

    中访心是护理管理伦理的核。

    )和部首理论,度最学大古人之学的蒙都是识字,最早论便的理是(。做法以下确的不正是,耳道小昆若有入儿童外云:成教虫进。它是到一定阶段才的产生发展,它不有的爱情来就是生。置模进入令是到配式指。

    6ec36adb7a8ce8d620142a2e24b76917.jpg

    描述的是错误,存储学堂幻灯题)图片针对作片中青书单选对象的操。患儿男,正确疗是的治,1个月反复腹泻,1岁,泻延腹为迁考虑。

    题页制作一个独立的专,微机问速相关息容信聚合的内。中访系的共关顾客团体质服至上原则务、度最的公事业是优。型半在P中多么流子导体数载是什,存储载流子是少数什么。向前踢的腿是踢腿直腿保持否应,微机问速腿跑前踢练习时。

    中访含有高压子是仪器器或器的变压危险打开电容电子的盖的。度最:霍中国预防乱的大学的是措施错误。

    和FV和件电极电别为位分电对的条,存储下用条件在此准溶液滴4标定F,溶液在1中已知,学计其化位值为量点的电。

    会主平指讲社义”邓小出“,微机问速就要首先使。

    中访正确的洗手方式是。

    度最构是制原证书普惠我国的签产地发机。在一作中般过滤操,而不质作质本要介用的饼层滤介到主实际上起是滤是过身。能是的功。和FV和件电极电别为位分电对的条,存储下用条件在此准溶液滴4标定F,溶液在1中已知,学计其化位值为量点的电。

    展开全文
  • 存储器

    2020-03-29 14:51:47
    存储器概述存储器分类按存储介质分类按存取方式分类按在计算机中的作用分类存储器的层次结构存储器三个主要特征的关系2. 缓存 主存层次和主存 辅存层次主存储器概述主存的基本组成主存和CPU的关系主存中存储单元地址...

    概述

    存储器分类

    按存储介质分类

    存储介质是指能寄存’0’、'1’两种代码并能区别两种状态的物质或元器件。
    存储介质主要有半导体器件、磁性材料和光盘等。

    (1) 半导体存储器 	易失	(体积小、功耗低、存取时间短)
      种类:
    	①TTL:高速
    	②MOS:高度集成(目前使用较广泛)
    	
    (2) 磁表面存储器	非易失	
      组成:
    	磁头(工作时用磁头在磁层上进行读写操作)
    	载磁体(工作时磁层随载磁体高速运转)  
      种类:
    	①磁盘
    	②磁带
    	③磁鼓(很少采用)		
    	
    (3) 磁芯存储器(几乎不用)		非易失	
      组成:
    	由硬磁材料做成的环状元件	
    	
    (4) 光盘存储器					非易失
      组成:
      	应用激光在记录介质上进行读写
      种类:
      	激光、磁光材料
    
    按存取方式分类
    (1) 存取时间与物理地址无关(随机访问存储器)
      随机存储器(RAM)	在程序的执行过程中 可 读 可 写
      特点:存储器的任何一个存储单元的内容都可以随机存取,而且存取时间与存储单元的物理位置无关。
      	①静态RAM(以触发器原理寄存信息)
      	②动态RAM(以电容充放电原理寄存信息)
      只读存储器(ROM)	在程序的执行过程中 只 读
      特点:通常用它存放固定不变的程序、常数以及汉字字库、甚至用于操作系统的固话、它与随机存储器可共同作为主存的一部分,统一构成主存的地址域。
      	①MROM:掩膜型只读存储器
      	②PROM:编程只读存储器
      	③EPROM:可擦除可编程只读存储器
      	④EEPROM:电可擦除可编程
      	⑤Flash Memory:快擦型,具有EEPROM的特点,速度更快
    (2) 存取时间与物理地址有关(串行访问存储器)
    特点:对存储单元进行读写操作时,需按其物理位置的先后顺序寻找地址,则这种存储器叫作串行访问存储器。
      顺序存取存储器    磁带
      直接存取存储器    磁盘
    
    按在计算机中的作用分类
    主存储器:和CPU直接交换信息
    
    辅助存储器:它是主存储器的后援存储器,用来存放当前暂时不用的程序和数据,不能与CPU直接交换信息。
    
    Cache:缓冲作用。
    

    存储器分类总结

    在这里插入图片描述

    存储器的层次结构

    存储器三个主要特征的关系

    在这里插入图片描述

    2. 缓存——主存层次和主存——辅存层次

    在这里插入图片描述

    1. 缓存——主存缓存——主存这一层次的速度接近于缓存,高于主存。
      主要解决CPU与主存速度不匹配问题

    2. 主存——辅存主存——辅存这一层次速度接近于主存,容量接近于缓存。
      主要解决存储系统的容量问题

    3. 主存——辅存这一层次的不断发展中,形成了虚拟存储系统。在这个系统中,程序员编程的地址范围与虚拟存储器的地址空间相对应。

    4.地址空间
    虚地址(逻辑地址):程序员编程时采用的地址(相对地址),
    地址空间大于实际主存。
    • 实地址(物理地址):主存的实际地址。
    **• 虚地址转换为实地址:**由计算机系统的硬件和操作系统自动完成,
    对程序员是透明的。

    主存储器

    概述

    主存的基本组成

    在这里插入图片描述
    现代计算机的主存都由半导体集成电路构成,图中的驱动器、译码器和读写电路均制作在存储芯片中,而MAR和MDR制作在CPU芯片内,存储芯片和CPU芯片可通过总线连接

    主存和CPU的关系

    在这里插入图片描述
    读出信息:首先由CPU将该字的地址送到MAR,经地址总线送至主存,然后发出读命令主存接到读命令后,得知需将该地址单元的内容读出,便完成读操作,将该单元的内容读至数据总线上,由CPU决定该信息由MDR送至何方

    写入信息:首先CPU该字所在主存单元的地址MAR送到地址总线,并将信息字送入MDR,然后向主存发写命令,主存接到写命令后,便将数据线上的信息写入到对应地址线指出的主存单元中

    主存中存储单元地址的分配

    在这里插入图片描述
    在这里插入图片描述
    数据存储模式:大端vs小端
    小端模式
    – 是指数据的高字节保存在内存的高地址中,而数据的低字节保存在内存的低地址
    大端模式
    – 是指数据的高字节保存在内存的低地址中,而数据的低字节保存在内存的高地址

    主存的技术指标
    主存的主要技术指标是存储容量和存储速度。
    (1)存储容量:主存存放二进制代码总位数
    (2)存储速度:
     	存取时间:存储器的访问时间,指启动一次存储器操作(读或写)到完成该操作所需的全部时间(读出时间、写入时间)。
     	读出时间:从存储器接收到有效地址开始,到产生有效输出所需的全部时间。
     	写入时间:从存储期接收到有效地址开始,到数据写入被选中单元为止所需的全部时间。
     	存取周期:连续两次独立的存储器操作(读或写)所需的最小间隔时间(读周期 写周期)
     	通常:存取周期 > 存取时间
    (3)存储器的带宽:位/秒   单位时间内存储器存取的信息量
    带宽=存储器时频率×存储器数据总线位数/8
    (4)为了提高存储器的带宽,可采用以下措施:
    	①缩短存取周期
    	②增加存储字长,使每个存取周期可以读/写更多的二进制位
    	③增加存储体
    

    半导体存储芯片简介

    半导体存储芯片的基本结构

    芯片内集成具有记忆功能存储矩阵、译码驱动电路和读写电路

    读/写电路:包括读出放大器和写入电路,用来完成读/写操作。
    在这里插入图片描述
    在这里插入图片描述

    1.译码驱动能把地址总线送来的地址信号翻译成对应存储单元的选择信号,该信号在读写电路的配合完成对被选中单元的读写操作
    2.读写电路包括读出放大器和写入电路,用来完成读写操作。
    3.存储芯片通过地址总线、数据总线和控制总线与外部连接。
    4.地址线单向输入的,其位数与芯片容量有关。
    5.数据线是双向的(有的芯片可用成对出现的数据线分别作输入或输出),其位数与芯片可读出或写入的数据位
    有关。
    6.控制线主要有读/写控制线与片选线两种。读/写控制线决定芯片进行读/写操作片选线用来选择存储芯片
    在这里插入图片描述
    由多个存储芯片扩展成大容量存储器:
    ① 需要的存储芯片数量
    ② 存储芯片的地址线条数与构成的存储器地址线
    条数及地址线之间的关系
    ③ 存储芯片的数据线条数与构成的存储器数据线
    条数及数据线之间的关系
    ④ 存储器的地址范围和各组存储芯
    片的地址范围(会用二进制数写出其范围)
    ⑤ 如何选择某一个(组)芯片
    在这里插入图片描述

    半导体存储芯片的译码驱动方式

    半导体存储芯片的译码驱动方式有两种:线选法和重合法
    在这里插入图片描述
    **线选法:特点是用一根字选择线(字线),直接选中一个存储单元的各位(如一个字节)。这种方式结构比较简单,但只适合于容量不大的存储芯片。**如当地址线A3A2A1A0为1111时,则第15根线被选中,对应图中最后一行八位代码可以直接读出或写入。
    在这里插入图片描述
    重合法:在这里插入图片描述
    在这里插入图片描述

    随机存取存储器(RAM)

    补充知识
    在这里插入图片描述
    随机存取存储器按其存储信息的原理不同,可分为静态RAM和动态RAM两类。
    静态RAM(Static RAM 或记作 SRAM)

    1.所谓的“静态”,是指这种存储器只要**保持通电**,里面储存的数据就可以**恒常保持**。然而,当**电力供应停止**时,SRAM储存的数据还是会消失(被称为volatile memory),这与在断电后还能储存资料的ROM或闪存是不同的。
    2.SRAM不需要刷新电路即能保存它内部存储的数据。
    

    1.保存0和1的原理是什么?
    触发器存储数据。
    在这里插入图片描述
    在这里插入图片描述
    2.基本单元电路的构成是什么?
    SRAM一般可分为五大部分:存储单元阵列(core cells array),行/列地址译码器(decode),灵敏放大器(Sense Amplifier),控制电路(control circuit),缓冲/驱动电路(FFIO)。SRAM是静态存储方式,以双稳态电路作为存储单元,SRAM不像DRAM一样需要不断刷新,而且工作速度较快,但由于存储单元器件较多,集成度不太高,功耗也较大。
    在这里插入图片描述

    3.单元电路如何读出和写入
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述

    4.典型芯片的结构是什么样子的?
    在这里插入图片描述
    5.静态RAM芯片如何进行读出和写入操作?
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述

    动态随机存储器DRAM

    1.保0和1的原理是什么?
    电容充放电原理寄存信息

    2.基本单元电路的构成是什么?
    在这里插入图片描述
    3.单元电路如何读出和写入?
    4.典型芯片的结构是什么样子的?
    在这里插入图片描述

    5.动态RAM芯片如何进行读出和写入操作?
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    动态 RAM 时序
    在这里插入图片描述

    6.动态RAM为什么要刷新,刷新方法?
    在这里插入图片描述
    集中刷新
    (存取周期为0.5μs)以 128 × 128 矩阵为例 刷新与行地址有关
    在这里插入图片描述
    分散刷新
    (存取周期为1μs)
    在这里插入图片描述

    分散刷新与集中刷新相结合(异步刷新)
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述

    只读存储器(ROM)

    1.掩模ROM(MROM)
    行列选择线交叉处有MOS管为**“1”**
    行列选择线交叉处无MOS管为**“0”**

    2.PROM(一次性编程)
    在这里插入图片描述
    熔丝断为"0" 熔丝未断为"1"

    3.EPROM(多次性编程)
    在这里插入图片描述
    4.EEPROM(多次性编程)
    电可擦写
    局部擦写
    全部擦写

    5.Flash Memory(闪速性存储器)

    存储器与CPU的连接

    1.存储器容量的扩展
    在这里插入图片描述
    (1)位扩展 增加存储字长
    位扩展是指只在**位数(数据线)**方向扩展(增加存储器的字长),而芯片的字数(地址线)和存储器的字数(地址线)是一致的。
    连接方法:

    1. 将各存储芯片的地址线、片选线和读写线相应地并联起来;
    2. 各芯片的数据线单独列出。

    位扩展的方法:
    4. 在给定的芯片中选择合适的芯片,并确定使用数量;
    5. 将各存储芯片的地址线、片选线和读写线相应地并联起来;
    6. 各芯片的数据线单独列出,拼接成要求的数据宽度。
    在这里插入图片描述
    (2)字扩展
    增加存储字(存储单元)的数量
    字扩展是指仅在字数方向(存储单元个数或地址线)扩展,而位数不变。
    连接方法:
    7. 将各存储芯片的将芯片的地址线、数据线、读写线并联;
    8. 由多出来的地址线作为片选信号来选中高低芯片。

    字扩展的方法:
    9. 在给定的芯片中选择合适的芯片,并确定使用数量;
    10. 将选中芯片的低位地址线、读写线、数据线对应并联起来;
    11. 用高位地址线译码,将输出接至各芯片的片选端。
    在这里插入图片描述
    (3)字、位扩展
    字、位扩展是指仅在字数方向和位数方向上同时扩展(指既增加存储器的字的数量又增加字长)。
    连接方法:
    12. 先进行位扩展;
    13. 然后按组进行字扩展。

    字、位扩展的方法:
    14. 在给定的芯片中选择合适的芯片,并确定使用数量;
    15. 先进行位扩展,扩展成“组”,使得“组”的字长达到要求的字长;
    16. 再用“组”进行字扩展,按照字扩展的方法将字数增加到目标字数

    2.存储器和CPU的连接(重点)
    (1)地址线的连接
    CPU的地址线数往往比存储芯片的地址线数多,通常总是将CPU地址线的低位与存储芯片的地址线相连,CPU地址线的高位或在存储芯片扩充时用,或做其他用途,如片选信号等
    (2)数据线的连接
    CPU的数据线与存储芯片的数据线也不一定相等,必须对存储芯片扩位,使其数据位数与CPU的数据线数相等
    (3)读/写命令线的连接
    CPU的读/写命令线一般可直接与存储芯片的读/写控制端相连,通常高电平为读,低电平为写。
    (4)片选线的连接
    正确工作的关键。片选信号由CPU的MREQ的非(访存控制信号,低电平有效。若CPU访问I/O,则MREQ的非为高,表示不要求存储器工作)和未与存储芯片相连的高位地址线共同产生(需要用到一些逻辑电路,如译码器)。
    (5)合理选择存储芯片
    通常选用ROM存放系统程序、标准子程序和各类常数等,RAM则是为用户编程而设置的。
    (6)考虑CPU和存储芯片的配合问题、速度问题、负载匹配问题。

    例题1:
    设CPU有16根地址线,8根数据线,用MREQ作访存控制现有下列芯片:1K×4位RAM;4K×8位RAM;8K×8位RAM;2K×8位ROM;4K×8位ROM;8K×8位ROM及74LS138等电路要求:构成地址为6000~67FFH的系统程序区;
    地址为6800~6BFFH的用户程序区,选择芯片并画出逻辑连接图。
    在这里插入图片描述
    (1)写出地址范围对应的二进制地址码,并确定总容量
    在这里插入图片描述
    (2)确定芯片的数量及类型
    系统程序区:需要的容量为 2K×8位,根据其特点,
    选择ROM。
    所以选择1片2K×8位的ROM,不需扩展。

    用户程序区:需要的容量为 1K×8位,根据其特点,
    选择RAM。
    所以选择2片1K×4位的RAM,需位扩展。
    (3)分配CPU的地址线
    CPU连接ROM:
    在这里插入图片描述
    CPU连接RAM:
    在这里插入图片描述
    在这里插入图片描述
    (4)确定片选信号
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    例题2:
    CPU有20条地址线和16条数据线。并用"IO/" “M” ̅作为访存控制信号,(“RD” ) ̅为读命令,(“WR” ) ̅为写命令,CPU可以通过BHE和A0来控制按字节或字两种形式访存(如表4.1)。要求采用图4.39所示的芯片,门电路自定,试回答:
    (1)CPU按字节访问和按字访问的地址范围各是多少?
    (2)CPU按字节访问时需分奇偶体,且最大64KB为系统程序区,与其相邻的64KB为用户程序区。写出每片存储芯片对应的二进制地址码。
    (3)画出对应上述地址范围的CPU与存储芯片的连接图。
    在这里插入图片描述
    (1)CPU按字节访问和按字访问的地址范围各是多少?
    ∵CPU地址线为20条,∴按字节访问的地址范围为220=1M
    ∵CPU数据线为16条,则存储器的字长为16位。
    ∴按字访问的地址范围为1M/2=512K
    (2)CPU按字节访问时需分奇偶体,且最大64KB为系统程序区,与其相邻的64KB为用户程序区。写出每片存储芯片对应的二进制地址码。

    CPU可以通过BHE和A0来控制按字节或字两种形式访存
    在这里插入图片描述
    (3)画出对应上述地址范围的CPU与存储芯片的连接图。
    在这里插入图片描述
    在这里插入图片描述
    (3)画出对应上述地址范围的CPU与存储芯片的连接图
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述

    存储器的校验

       具有发现错误或者同时能给出错误所在位置的数据编码,
    就称为数据校验码。 
       校验码用于数据传输、存储过程中确保信息正确。
    

    ~~奇偶校验
    ~~循环冗余校验
    ~~海明码

    **码距:**任意两组合法代码之间 不同的二进制位数 的 最小值。
    在这里插入图片描述
    在这里插入图片描述
    1. 编码的最小距离(码距)
    任意两组合法代码之间 二进制位数 的 最少差异
    编码的纠错 、检错能力与编码的最小距离有关
    在这里插入图片描述
    2. 汉明码的组成能检查并纠正1位错误
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    各检测位 Ci 所承担的检测小组及特点:
    在这里插入图片描述
    2. 汉明码(n+k,n)的组成
    在这里插入图片描述
    例题:
    在这里插入图片描述
    3. 汉明码的纠错过程
    在这里插入图片描述
    在这里插入图片描述

    例题1:
    在这里插入图片描述
    例题2:
    在这里插入图片描述
    例题3:
    在这里插入图片描述

    提高访存速度的措施

    提高访存速度的措施:
    采用高速器件(提高存储器的带宽 P74)
    缩短存储器的存取周期;增加存储字长
    采用层次结构 Cache –主存(4.3)
    程序访问的局部性原理
    调整主存结构

    解释:
    解释:若CPU字长16位,提高存储器存储字长到64位。CPU每次访存发送一个地址,都可以访问到64位(4个机器字长,即4个指令字长)到MDR。提高访存速度。
    问题:
    1、单体多字并行存储器一次能读取4个指令字。如果这些指令字中有分支指令,而且分支成功,那么该分支指令之后的指令是无用的。
    2、当前执行指令所需要的多个操作数也不一定正好都存放在同一个长存储字中。由于数据存放的随机性比程序指令存放的随机性大所以发生这种情况的概率较大。
    3、在这种存储器中必须凑齐了4个数之后才能一起写入存储器。如果只写个别字,就必须先把相应的长存储字读出来放到数据寄存器中然后在地址码的控制下修改其中的一个字最后再把长存储字写回存储器。 写操作变复杂。
    4、当要读出的数据字和要写入的数据字处于同一个长存储字内时读和写的操作就无法在同一个存储周期内完成。

    单体多字系统 增加存储体的存储字长及MDR位数

    在这里插入图片描述
    优点:增加存储器的带宽,提高访存速度
    缺点:遇到转移指令、操作数不能连续存放、只需要单字长操作,效率不高。

    多体并行系统

    在这里插入图片描述
    (1)高位交叉编址(顺序存储)
    在这里插入图片描述
    高位地址表示体号低位地址表示体内地址。程序和数据按体内地址顺序存放,一个存储体存满后,再存储下一个。

    交叉:不连续
    高位交叉:高位(体号或体地址)不连续

    优点:各存储体可并行工作,体内地址连续,便于存储器的扩充。
    缺点:由于程序和数据按顺序存放,导致某个存储体访问过于频繁,其余存储器空闲。
    高位交叉编址的特点:
    通过多体并行提高访存速度,有利于存储器容量的扩展。
    若采用高位交叉编址,则连续读取n个字所需时间为nT(T为存取周期)。
    (2)低位交叉编址(交叉存储)
    各个存储体轮流编址
    在这里插入图片描述
    高位地址表示体内地址低位地址表示体号。程序连续存放在相邻的存储体中

    每个模块的单元地址是不连续的;连续地址分布在相邻的不同模块内。
    对于数据的成块传送,各模块可以实现多模块流水式并行存取;

    优点:充分挖掘总线的每个瞬间(分离式通信),结合流水技术,有利于增加存储器带宽
    低位交叉编址的特点:在不改变单体的存取周期的前提下,结合流水线技术增加存储器的带宽
    在这里插入图片描述
    为保证第二次启动某个体时,它的上一次存取操作已经完成,存储体的数量应该大于等于n
    在这里插入图片描述
    例题:
    在这里插入图片描述
    在这里插入图片描述
    (3)存储器控制部件(简称存控)
    在这里插入图片描述
    写数请求高于读数,读数请求高于读指令

    因为若运算部件不能尽快送走已算出的结果,会严重影响后续指令的执行,因此写数指令优先级高于读数和读指令;同样,若没有操作数参与运算,取出再多指令也无济于事, 因此读数的优先级高于读指令

    多体并行存储器总结:
    相当于把每个存取周期分成4段,每段为总线周期τ。每隔τ启动一个存储体。
    在这里插入图片描述

    高性能存储芯片(了解)

    (1)SDRAM (同步 DRAM)
    需要与系统时钟相同步的外部时钟;
    非同步DRAM,CPU需先与主存进行时钟同步,再读写数据;
    同步DRAM,主存在系统时钟控制下工作,CPU无需同步等待时间
    SDRAM支持猝发模式,发出一个地址即可连续访问一个数据块;
    采用多存储体结构,多个存储体紧密配合,高速读写数据。
    (2)RDRAM(Rambus DRAM)
    由 Rambus 开发,主要解决 存储器带宽问题
    不像传统的DRAM,采用/RAS,/CAS和/WE信号来控制,而是采用异步的传输协议传送地址信息和数据信息,数据交换以包为单位
    (3)CDRAM(带Cache的DRAM )
    在 DRAM 的芯片内 集成 了一个由 SRAM 组成的 Cache ,有利于 猝发式读取

    高速缓冲存储器

    概述

    1. 问题的提出
    避免 CPU “空等” 现象
    CPU 和主存(DRAM)的速度差异
    理论基础:局部性原理
    空间局部性:指当CPU访问某个存储单元时,该存储单元附近的存储单元最有可能被随后访问;

    时间局部性:指当CPU访问某个存储单元时,该存储单元最有可能被再次访问。

    例如:
    int sum(int *a,int n)
    {
    int i, s=0; //s变量,时间局部性
    for(i=0;i<n;i++)
    s+=a[i]; //a数组,空间局部性
    return s;
    }

    2. Cache的工作原理
    ^^主存和缓存的编址
    ^^命中与未命中
    ^^Cache 的命中率
    ^^cache—主存系统的效率
    (1) 主存和缓存的编址
    主存和缓存按块存储 块的大小相同
    B 为块长

    在这里插入图片描述
    (2) 命中与未命中
    在这里插入图片描述
    (3) Cache 的命中率
    在这里插入图片描述
    (4) Cache –主存系统的效率
    设访问 Cache 的时间为 tc ,访问主存的时间为 tm1-h表示未命中率,则主存系统的平均访问时间ta为:
    ta=h*tc+(1-h)*tm
    在这里插入图片描述
    3. Cache 的基本结构
    在这里插入图片描述
    Cache存储体以块为单位与主存交换信息,为加速cache
    与主存之间的调动,主存大多采用多体结构,且cache访存的优先级最高。

    当cache内容已满,无法接受来自主存块的信息时,就由
    Cache内的替换机构按一定的替换算法来确定应从cache内移出哪个块返回主存,而把新的主存块调入cache。

    是将CPU送来的主存地址转换为cache地址。
    4. Cache 的 读写 操作
    在这里插入图片描述
    Cache 和主存的一致性
    在这里插入图片描述
    5. Cache 的改进
    在这里插入图片描述

    Cache --主存的地址映射

    地址映射:主存地址映射到Cache地址。方法有:
    1.直接映射 2.全相联映射 3.组相联映射

    直接映射

    在这里插入图片描述
    每个缓存块 i 可以和 若干 个 主存块 对应
    每个主存块 j 只能和 一 个 缓存块 对应
    在这里插入图片描述

    全相联映射

    在这里插入图片描述
    主存 中的 任一块 可以映象到 缓存 中的 任一块

    组相联映射

    在这里插入图片描述
    在这里插入图片描述

    三种映射方式的主存和缓存地址划分

    在这里插入图片描述

    三种映射方式的比较

    直接映射:某一主存块只能映射到唯一缓存块。映射方式简单,但是不够灵活,容易导致块冲突。
    全相联映射:某一主存块可映射到任一缓存块,最灵活,不易冲突,但成本高。
    组相联映射:某一主存块可映射到某一组的任一块,兼顾了灵活性和成本。

    替换算法

    1. 先进先出 ( FIFO )算法
    2. 近期最少使用法( LRU)算法
      1. 随机法
        例题:
        在这里插入图片描述
        在这里插入图片描述
        在这里插入图片描述
        在这里插入图片描述
        在这里插入图片描述

    辅助存储器

    一、概述

    1. 特点 容量大、速度慢、成本低、非易失性、不直接与 CPU 交换信息
    2. 磁表面存储器的技术指标
      (1) 记录密度
      道密度 Dt 位密度 Db

    (2) 存储容量
    C = n × k × s

    (3) 平均寻址时间
    寻道时间 + 等待时间

    (4) 数据传输率
    Dr = D × V
    在这里插入图片描述

    (5) 误码率
    出错信息位数与读出信息的总位数之比

    二、磁记录原理和记录方式
    1. 磁记录原理
    在这里插入图片描述
    在这里插入图片描述
    2. 磁表面存储器的记录方式
    在这里插入图片描述
    三、硬磁盘存储器

    1. 硬磁盘存储器的类型
      (1) 固定磁头和移动磁头
      (2) 可换盘和固定盘
    2. 硬磁盘存储器结构
      在这里插入图片描述
      (1) 磁盘驱动器
      在这里插入图片描述
      (2) 磁盘控制器
      • 接受主机发来的命令,转换成磁盘驱动器的控制命令
      • 实现主机和驱动器之间的数据格式转换
      • 控制磁盘驱动器读写
      在这里插入图片描述
      (3) 盘片
      由硬质铝合金材料制成

    四、软磁盘存储器
    在这里插入图片描述
    在这里插入图片描述
    五、光盘
    在这里插入图片描述

    特别注意

    仅供参考学习,转载请附上原文链接
    图片来源于网络、个人收藏、个人制作、老师PPT
    该篇文章不做任何商业用途,纯属分享学习心得,如有侵权,望联系本人处理
    还在读大学的程序员,项目经验少,如有纰漏,感谢指正
    需要源代码请私聊联系本人
    谢谢配合

    如果这篇文章对您有帮助,小小的点个赞,算是给小学弟的鼓励吧!谢谢大佬!!/呱呱.jpg

    展开全文
  • 1、答案:应选择B2、解析:存储速度从到慢排列:内存储器>高速缓冲存储器>计算机的主存>大容量磁盘拓展内容:1、CD-ROMCD-ROM(Compact Disc Read-Only Memory)即只读光盘,是一种在电脑上使用的光碟。...

    1、答案:应选择B

    2、解析:

    存储速度从快到慢排列:内存储器>高速缓冲存储器>计算机的主存>大容量磁盘

    拓展内容:

    1、CD-ROM

    CD-ROM(Compact Disc Read-Only Memory)即只读光盘,是一种在电脑上使用的光碟。这种光碟只能写入数据一次,信息将永久保存在光碟上,使用时通过光碟驱动器读出信息。CD的格式最初是为音乐的存储和回放设计的,1985年,由SONY和飞利浦制定的黄皮书标准使得这种格式能够适应各种二进制数据。有些CD-ROM既存储音乐,又存储计算机数据,这种CD-ROM的音乐能够被CD播放器播放,计算机数据只能被计算机处理。

    2、内存储器

    内存储器是计算机中重要的部件之一,它是与CPU进行沟通的桥梁。计算机中所有程序的运行都是在内存储器中进行的,因此内存储器的性能对计算机的影响非常大。内存储器(Memory)也被称为内存,其作用是用于暂时存放CPU中的运算数据,以及与硬盘等外部存储器交换的数据。只要计算机在运行中,CPU就会把需要运算的数据调到内存中进行运算,当运算完成后CPU再将结果传送出来,内存的运行也决定了计算机的稳定运行。 内存是由内存芯片、电路板、金手指等部分组成的。

    3、硬盘

    硬盘是电脑主要的存储媒介之一,由一个或者多个铝制或者玻璃制的碟片组成。碟片外覆盖有铁磁性材料。

    b758eb6a47c436cfed31f38b8b874662.png

    硬盘有固态硬盘(SSD 盘,新式硬盘)、机械硬盘(HDD 传统硬盘)、混合硬盘(HHD 一块基于传统机械硬盘诞生出来的新硬盘)。SSD采用闪存颗粒来存储,HDD采用磁性碟片来存储,混合硬盘(HHD: Hybrid Hard Disk)是把磁性硬盘和闪存集成到一起的一种硬盘。绝大多数硬盘都是固定硬盘,被永久性地密封固定在硬盘驱动器中。

    4、高速缓冲存储器

    高速缓冲存储器(Cache)其原始意义是指存取速度比一般随机存取记忆体(RAM)来得快的一种RAM,一般而言它不像系统主记忆体那样使用DRAM技术,而使用昂贵但较快速的SRAM技术,也有快取记忆体的名称。

    d70a76c70d76b2be1bbe933f2af1ded9.png

    高速缓冲存储器是存在于主存与CPU之间的一级存储器, 由静态存储芯片(SRAM)组成,容量比较小但速度比主存高得多, 接近于CPU的速度。在计算机存储系统的层次结构中,是介于中央处理器和主存储器之间的高速小容量存储器。它和主存储器一起构成一级的存储器。高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。高速缓冲存储器最重要的技术指标是它的命中率。

    参考内容:

    展开全文
  • 存储器

    千次阅读 2011-05-19 22:45:00
    存储器(英文:Flash Memory),简称闪存,是一种电子式可清除程序化只读存储器的形式,允许在操作中被多次擦或写的存储器。这种科技主要用于一般性数据存储,以及在电脑与其他数字产品间交换传输数据,如...

    快闪存储器英文Flash Memory),简称闪存,是一种电子式可清除程序化只读存储器的形式,允许在操作中被多次擦或写的存储器。这种科技主要用于一般性数据存储,以及在电脑与其他数字产品间交换传输数据,如存储卡闪存盘。闪存是一种特殊的、以宏塊抹写的EEPROM。早期的闪存进行一次抹除掉就会清除掉整颗芯片上的数据。

    闪存的成本远较可以字节为单位写入的EEPROM来的低,也因此成为非易失性固态存储最重要也最广为采纳的技术。像是PDA, 笔记本电脑, 数字随身听, 数码相机与手机上均可见到闪存。此外,闪存在游戏主机上的采用也日渐增加,藉以取代存储游戏数据用的EEPROM或带有电池的SRAM

    闪存是非易失性的存储器。这表示单就保存数据而言, 它是不需要消耗电力的。此外闪存也具有相当低的读取延迟(虽然没有电脑主存的DRAM那么快)。与硬盘相比,闪存也有更佳的动态抗震性。这些特性正是闪存被移动装置广泛采用的原因。闪存还有一项特性:当它被制成存储卡时非常可靠──即使浸在水中也足以抵抗高压与极端的温度。

    虽然闪存在技术上属于EEPROM,但是 “EEPROM” 这个字眼通常特指非快闪式、以小区块为清除单位的EEPROM。它们典型的清除单位是字节。 因为老式的EEPROM抹除循环相当缓慢,相形之下快闪记体较大的抹除区块在写入大量数据时带给其显著的速度优势。

    晟碟 Cruzer Titanium 闪存盘的 印刷电路板上的 Samsung闪存(左)与 单片机(右)

    目录

    [隐藏]

    [编辑] 历史

    闪存(无论是NOR型或NAND型)是舛冈富士雄博士在1984年于东芝公司工作时发明的。 据东芝表示闪存的 “Flash” 是舛冈博士的同事所持有泉建议的。因为这种存储器的抹除流程让他想起了相机的闪光灯。舛冈博士在1984年的加州旧金山IEEE国际电子组件大会(International Electron Devices Meeting, IEDM)上发表了这项发明。Intel看到了这项发明的巨大潜力,并于1988年推出第一款商业性的NOR Flash芯片。

    NOR Flash需要很长的时间进行抹写,但是它提供完整的寻址与数据总线,并允许随机存取存储器上的任何区域,这使的它非常适合取代老式的ROM芯片。当时ROM芯片主要用来存储几乎不需更新的代码,例如电脑的BIOS机上盒(Set-top Box)的固件。NOR Flash可以忍受一万到一百万次抹写循环,它同时也是早期的可移除式快闪存储媒体的基础。CompactFlash本来便是以NOR Flash为基础的,虽然它之后跳槽到成本较低的 NAND Flash。 东芝在1989年的国际固态电路学会(ISSCC)上发表了NAND Flash。NAND Flash具有较快的抹写时间, 而且每个存储单元的面积也较小,这让NAND Flash相较于NOR Flash具有较高的存储密度与较低的每位成本。同时它的可抹除次数也高出NOR Flash十倍。然而NAND Flash 的I/O接口并没有随机存取外部寻址总线,它必须以区块性的方式进行读取,NAND Flash典型的区块大小是数百至数千位。

    因为多数微处理器与单片机要求字节等级的随机存取,所以NAND Flash不适合取代那些用以装载程序的ROM。从这样的角度看来,NAND Flash比较像光盘硬盘这类的次级存储设备。NAND Flash非常适合用于存储卡之类的大量存储设备。第一款创建在NAND Flash基础上的可移除式存储媒体是SmartMedia,此后许多存储媒体也跟着采用NAND Flash,包括MultiMediaCardSecure DigitalMemory StickxD卡。

    [编辑] 运作原理

    NOR flash 的写入与其在硅晶上的结构

    闪存将数据存储在由浮闸晶体管组成的记忆单元数组内,在单阶存储单元(Single-level cell, SLC)设备中,每个单元只存储1位的信息。而多阶存储单元(Multi-level cell, MLC)设备则利用多种电荷值的控制让每个单元可以存储1位以上的数据。

    [编辑] NOR Flash

    借由热电子注入写入一个NOR Flash记忆单元(将其在逻辑上设为 0)
    借由量子穿隧抹除一个NOR Flash记忆单元(将其在逻辑上设为 1)

    闪存的每个存储单元类似一个标准MOSFET, 除了晶体管有两个而非一个闸极。在顶部的是控制闸(Control Gate, CG),如同其他MOS晶体管。但是它下方则是一个以氧化物层与周遭绝缘的浮闸(Floating Gate, FG)。这个FG放在CG与MOSFET通道之间。由于这个FG在电气上是受绝缘层独立的, 所以进入的电子会被困在里面。在一般的条件下电荷经过多年都不会逸散。当FG抓到电荷时,它部分屏蔽掉来自CG的电场,并改变这个单元的阀电压(VT)。在读出期间。利用向CG的电压,MOSFET通道会变的导电或保持绝缘。这视乎该单元的VT而定(而该单元的VT受到FG上的电荷控制)。这股电流流过MOSFET通道,并以二进制码的方式读出、再现存储的数据。在每单元存储1位以上的数据的MLC设备中,为了能够更精确的测定FG中的电荷位准,则是以感应电流的量(而非单纯的有或无)达成的。

    逻辑上,单层NOR Flash单元在默认状态代表二进制码中的“1”值,因为在以特定的电压值控制闸极时,电流会流经通道。经由以下流程,NOR Flash 单元可以被设置为二进制码中的“0”值。

    • 1. 对CG施加高电压(通常大于5V)。
    • 2. 现在通道是开的,所以电子可以从源极流入汲极(想像它是NMOS晶体管)。
    • 3. 源-汲电流够高了,足以导致某些高能电子越过绝缘层,并进入绝缘层上的FG,这种过程称为热电子注入

    由于汲极与CG间有一个大的、相反的极性电压,借由量子穿隧效应可以将电子拉出FG,所以能够地用这个特性抹除NOR Flash单元(将其重设为“1”状态)。现代的NOR Flash芯片被分为若干抹除片段(常称为区扇(Blocks or sectors)),抹除操作只能以这些区块为基础进行;所有区块内的记忆单元都会被一起抹除。不过一般而言,写入NOR Flash单元的动作却可以单一字节的方式进行。

    虽然抹写都需要高电压才能进行,不过实际上现今所有闪存芯片是借由芯片内的电荷帮浦产生足够的电压,所以只需要一个单一的电压供应即可。

    [编辑] NAND Flash

    NAND flash 一个闪存存储单元

    NAND 闸闪存利用穿隧注入(Tunnel injection)写入,以及穿隧释放(Tunnel release)抹除。NAND Flash在今天的闪存盘与多数存储卡上都可看到。

    [编辑] SLC

    传统上,每个存储单元内存储1个信息位,称为单阶存储单元(single-level cell, SLC),使用这种存储单元的闪存也称为单阶存储单元闪存(SLC flash memory),或简称SLC闪存。SLC闪存的优点是传输速度更快,功率消耗更低和存储单元的寿命更长。然而,由于每个存储单元包含的信息较少,其每百万字节需花费较高的成本来生产。由于快速的传输速度,SLC闪存技术会用在高性能的存储卡。

    [编辑] MLC

    多阶存储单元闪存(Multi-level cell flash memory, MLC flash memory)可以在每个存储单元内存储2个以上的信息位,其“多阶”指的是电荷充电有多个能阶(即多个电压值),如此便能存储多个位的值于每个存储单元中。借由每个存储单元可存储更多的位,MLC闪存可降低生产成本,但比起SLC闪存,其传输速度较慢,功率消耗较高和存储单元的寿命较低,因此MLC闪存技术会用在标准型的存储卡。另外,如飞索半导体的MirrorBit®技术,也是属于这一类技术。

    [编辑] 产业界

    根据DRAMeXchange的研究报告,2007年全球Flash产业的市场规模为133亿6千8百万美元,2008年则是114亿1千8百万美元,整体营收降低了14.6%,主要的原因是受到产品平均单价下滑的影响。[1]

    按照2008年的数据,全球Flash产业中,韩国厂商三星 (Samsung)市占率高达40.4%(46亿1千4百万美元),其次是日本厂商东芝 (Toshiba)的28.1%(32亿5百万美元),第三是韩国厂商Hynix的15.1%(17亿2千7百万美元) ,第4为美国厂商美光 (Micron)7.9%(8亿9千7百万美元),第5为美国厂商英特尔(Intel)5.8%(6亿6千万美元),第6是欧洲厂商恒忆(Numonyx,STMicro)2.6%(营收为2亿9千5百万美元)。[2]

    先前稍早其他的来源有提到苹果公司是第3大的闪存买家, 大约消耗了全球Flash总产量的13%。其他来源则认为闪存市场在2006年时的规模超过20亿美元,占据全部半导体市场的8%;在存储器半导体中则有34%的比重。

    [编辑] 限制

    [编辑] 区块抹除

    闪存的一种限制在于即使它可以单一字节的方式读或写入,但是抹除一定是一整个区块。一般来说都是设置某一区中的所有位为“1”,刚开始区块内的所有部份都可以写入,然而当有任何一个位被设为“0”时,就只能借由清除整个区块来回复“1”的状态。换句话说闪存(特别是NOR Flash)能提供随机读取与写入操作,却无法提供任意的随机改写。不过其上的区块可以写入与既存的“0”值一样长的消息(新值的0位是旧值的0位的超集合)。例如:有一小区块的值已抹除为1111,然后写入1110的消息。接下来这个区块还可以依序写入1010、0010,最后则是0000。可是实际上少有算法可以从这种连续写入兼容性得到好处,一般来说还是整块抹除再重写。 尽管闪存的数据结构不能完全以一般的方式做更新,但这允许它以“标记为不可用”的方式删除消息。这种技巧在每单元存储大于1位数据的MLC设备中必须稍微做点修改。

    [编辑] 记忆保存

    另一项闪存的限制是它有抹写循环的次数限制(大多商业性SLC闪存保证“0”区有十万次的抹写能力,但其他区块不保证)。这个结果部分地被某些固件或文件系统为了在相异区块间安排写入操作而进行的计算写入次数与动态重测所抵销;这种技巧称为耗损平衡。另一种处理方法称为坏区管理(Bad Block Management, BBM)。这种方法是在写入时做验证并进行动态重测,如果有验证失败的区块就加以剔除。 对多数移动装置而言,这些磨损管理技术可以延长其内部闪存的寿命(甚至超出这些设备的使用年限)。此外,丢失部分数据在这些设备上或许是可接受的。至于会进行大量数据读写循环的高可靠性数据存储应用则不建议使用闪存。不过这种限制不适用于路由器瘦客户端(Thin clients)等只读式应用,这些设备往往在使用年限内也只会写入一次或少数几次而已。

    [编辑] 低级访问

    闪存芯片的低级接口通常与通过支持外界的寻址总线行随机存取的DRAMROMEEPROM等存储器不同。 NOR Flash本身为读取操作(支持随机存取)提供外部寻址总线;至于解锁、抹除与写入则须以区块-区块(Block-by-block)的方式进行,典型的区块大小为64、128或256字节。NAND Flash所有的动作都必须以区块性基础(Block-wise fashion)运行,包含读、写、解锁与抹除。

    [编辑] NOR Flash

    从NOR Flash读取数据的方式与从RAM读取数据相近,只要提供数据的地址,数据总线就可以正确的绘出数据。基于以上原因,多数微处理器可以将NOR Flash当作原地运行(Execute in place, XIP)存储器使用,这意味着存储在NOR Flash上的程序不需复制到RAM就可以直接运行。由于NOR Flash没有本地坏区管理,所以一旦存储区块发生毁损,软件或驱动程序必须接手这个问题,否则可能会导致设备发生异常。 在解锁、抹除或写入NOR Flash区块时,特殊的指令会先写入已绘测的记忆区的第一页(Page)。接着快闪记忆芯片会提供可用的指令清单给实体驱动程序,而这些指令是由一般性闪存接口(Common Flash memory Interface, CFI)所界定的。 与用于随机存取的ROM不同,NOR Flash也可以用在存储设备上;不过与NAND Flash相比,NOR Flash的写入速度一般来说会慢很多。

    [编辑] NAND Flash

    东芝在1989年发表了NAND Flash架构,这种存储器的访问方式类似硬盘之类的区块性存储设备,每个区块构成几个页。一般来说这些页的尺寸为512、2048或4096字节。各个页之间彼此会有几个字节的关系性(一般而言是12~16位组),这些空间用于存储调试与纠错校验和。以下是一些典型的区块大小与其内部包含的关连性尺寸:

    • 每32个512位组的页包含1个16kB的关连性区块
    • 每64个2048位组的页包含1个128kB的关连性区块
    • 每64个4096字节的页包含1个256kB的关连性区块
    • 每128个4096字节的页包含1个512kB的关连性区块

    当写入创建在这种“页”的基础上时,抹除便只能以区块性的方法进行。NAND Flash还有一项限制就是区块内的数据只能串行性的写入。操作次数(Number of Operations, NOPs)则代表区扇可以被写入的次数。目前MLC的NOPs是1;而SLC则是4。 NAND Flash也要求设备驱动程序软件或分离的控制芯片进行坏区管理,例如SD卡内部便包含坏区管理与耗损平衡的电路。当一个逻辑区被高级软件访问时,实际绘测的工作由驱动程序或控制器进行。

    展开全文
  • DMA - 直接存储器访问

    千次阅读 2016-11-29 23:36:01
    中文: 直接存储器访问 介绍: 是所有现代电脑的重要特色,它允许不同速度的硬件装置来沟通,而不需要依赖于 CPU 的大量中断负载。否则,CPU需要从来源把每一片段的资料复制到暂存器,然后把它们再次写回到新的地方...
  • DMA(Direct Memory Access,直接存储区访问)为实现数据高速在外设寄存器与存储器之间或者存储器存储器之间传输提供了高效的方法。之所以称之为高效,是因为 DMA 传输实现高速数据移动过程无需任何 CPU 操作控制。从...
  • STM32访问外部存储器-NOR-Flash

    千次阅读 2013-07-28 15:00:39
    STM32访问外部存储器是需要配置FSMC的相关函数,在STM32固件库函数说明的中文翻译版中并没有这部分的说明,因此需要参考库函数的相关说明和库中自带的例程。 以下内容来自AN2784应用笔记: 2 与非总线复用模式的异步...
  • ARM汇编指令集的存储器访问指令: LDR & STR & LDM & STM & SWP 这里先总的介绍一下存储器访问指令,然后再详解说前两个(LDR&STR) ARM存储器访问指令: ARM处理器是加载/存储体系结构的典型的RISC处理器,对...
  • 存储器是一个计算机系统中基本的组成部分之一,各种技术特性的存储介质共同组成复杂的存储器系统。(请参考"存储器山"百科词条)处理器执行的指令来自于指令RAM,所需要的数据则来自于数据RAM。另外,如果有运算结果...
  • 程序存储器与数据存储器

    千次阅读 2014-07-26 01:55:44
    CPU访问存储器时,一个地址对应惟一的一个存储单元,可以是ROM,也可以是RAM,用同类的访问指令。另一种是将程序存储器和数据存储器截然分开,分别寻址的结构,称为哈佛(Harvard)结构。CPU用不同的指令访问不同的...
  • 虚拟存储器

    千次阅读 2018-07-29 00:11:03
    就虚拟存储器回答以下问题:1虚拟存储器的应用背景是什么?2虚拟存储器的可行性是什么?3实现虚拟存储器的主要技术是什么?4虚拟存储器可以有多大? 虚拟存储器是指具有请求调入功能和置换功能,能从逻辑上对内存...
  • 存储器访问属性 可否缓冲(bufferable) 可缓冲属性,一半用于数据写入操作,由于CPU执行速度与外部存储的速度之间存在差距,所以在存储器外部加入了buffer,导致数据写入存储器会延迟。 可否缓存 (cacheable) 缓存...
  • 存储器管理

    2020-11-29 18:07:09
    存储器管理 1. 存储器管理的基本概念 2. 程序的装入和链接 3. 连续分配存储管理方式 4. 基本分页存储管理方式 ...但是,主存储器访问速度远低于CPU执行指令的速度,于是引入了寄存机和告诉缓冲。
  • FPGA基础入门【8】开发板外部存储器SPI flash访问

    千次阅读 热门讨论 2019-08-13 12:52:38
    FPGA基础入门【8】开发板外部存储器访问开发板中的外置存储器调用 开发板中的外置存储器 开发板的具体介绍参考此链接:NEXYS 4 DDR Manual PDF 开发板上有两种外置存储器,一种是DDR2,另一种就是上一篇博文中用...
  • 文章目录DMA(直接存储器访问)一、 DMA简介二、 DMA功能框图2-1 DMA请求2-2 通道2-3 仲裁器三、 DMA相关库函数3-1 配置思路3-2 DMA 存储器存储器模式实验编程要点3-3 DMA 存储器到外设模式实验编程要点 ...
  • 电脑存储器就像人的大脑。它被用于存储数据和指令。在电脑存储器指令也存储为处理数据。所述存储器被划分成大量的小份称为细胞。每个位置或小区具有唯一的地址,从0变到存储器大小减一。例如,如果计算机具有64k字,...
  • 存储器电路

    千次阅读 2018-05-24 16:51:25
    1片上存储器如果微处理器要达到最佳性能,那么采用片上存储器是必需的。...在当前的时钟速度下,只有片上存储器能支持零等待状态访问速度。同时,与片外存储器相比,片上存储器有较好的功耗效率,并减少了电磁干...
  • 计算机存储器(Computer memory)[编辑]什么是计算机存储器计算机存储器又称内存,是一种利用半导体技术做成的电子设备,用来存储数据。电子电路的数据是以二进制的方式存储,存储器的每一个存储单元称做记忆元。[编辑...
  • 存储器层级结构

    千次阅读 2020-05-13 18:36:56
    理解系统是如何将数据在存储器层次结构中上下移动,可写出更符合系统运行的应用程序,运行更。 2、存储器的层次结构 存储器的层次结构图如下所示: 从顶层往底层走,存储设备变得更慢、更便宜和更大。在高层L0...
  • 单选题:1、第一代计算机以电子管为主要部件,主要应用于( C )A、数据处理 B、实时控制 C、科学运算 D、办公自动化2、微型计算机是大规模集成电路的产物,( C )是它的核心部件A、内存储器 B、输入输出设备 C、微处理...
  • NVRAM 非易失性随机访问存储器 (Non-Volatile Random Access Memory),是指断电后仍能保持数据的一种RAM。 如果通俗地解释非易失性存储器,那就是指断电之后,所存储的数据不丢失的随机访问存储器。 之所以加如此...
  • STM32F429 >> 10. DMA_直接存储器访问

    千次阅读 2019-01-12 09:04:44
    其支持以下三种传输方式: 外设到存储器传输; 存储器到外设传输; 存储器存储器传输。 功能框图: ① 外设通道选择 DMA1 请求映射: DMA2 请求映射: 每个外设请求都占用一个数据流通道,相同外设请求可以...
  • 存储器层次结构·六

    2017-05-14 16:25:44
    关键词:存储器层次结构,磁盘容量,时间和空间局部性,随机访问存储器,命中和不命中 在我们对系统的研究种,我们依赖于一个简单的计算机系统模型,CPU执行指令,而存储器系统为CPU存放指令和数据。在我们简单的...
  • 20170925_虚拟存储器

    2017-09-25 17:00:42
    20170925_虚拟存储器

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 63,798
精华内容 25,519
关键字:

以下访问最快的存储器