精华内容
下载资源
问答
  • 以太网电平电压
    千次阅读
    2020-12-21 12:27:13

    TTL和差分电平.txt

    TTL 电平是个电压范围,规定输出高电平&gt2.4V,输出低电平&lt0.4V。在室温下,一般输出高电平是3.5V,输出低电平是0.2V。最小输入高电平和低电平:输入高电平&gt=2.0V,输入低电平&lt=0.8V,噪声容限是0.4V.

    LVDS即低压差分信号传输,是一种满足当今高性能数据传输应用的新型技术。由于其可使系统供电电压低至2V,因此它还能满足未来应用的需要。此技术基于ANSI/TIA/EIA-644LVDS接口标准。 LVDS技术拥有330mV的低压差分信号(250mVMINand450mVMAX)和快速过渡时间。这可以让产品达到自100Mbps至超过1Gbps的高数据速率。此外,这种低压摆幅可以降低功耗消散,同时具备差分传输的优点。 LVDS技术用于简单的线路驱动器和接收器物理层器件以及比较复杂的接口通信芯片组。通道链路芯片组多路复用和解多路复用慢速TTL信号线路以提供窄式高速低功耗LVDS接口。这些芯片组可以大幅节省系统的电缆和连接器成本,并且可以减少连接器所占面积所需的物理空间。 LVDS解决方案为设计人员解决高速I/O接口问题提供了新选择。LVDS为当今和未来的高带宽数据传输应用提供毫瓦每千兆位的方案。 更先进的总线LVDS(BLVDS)是在LVDS基础上面发展起来的,总线LVDS(BLVDS)是基于LVDS技术的总线接口电路的一个新系列,专门用于实现多点电缆或背板应用。它不同于标准的LVDS,提供增强的驱动电流,以处理多点应用中所需的双重传输。 BLVDS具备大约250mV的低压差分信号以及快速的过渡时间。这可以让产品达到自100Mbps至超过1Gbps的高数据传输速率。此外,低电压摆幅可以降低功耗和噪声至最小化。差分数据传输配置提供有源总线的+/-1V共模范围和热插拔器件。 BLVDS产品有两种类型,可以为所有总线配置提供最优化的接口器件。两个系列分别是:线路驱动器和接收器和串行器/解串器芯片组。 总线LVDS可以解决高速总线设计中面临的许多挑战。BLVDS无需特殊的终端上拉轨。它无需有源终端器件,利用常见的供电轨(3.3V或5V),采用简单的终端配置,使接口器件的功耗最小化,产生很少的噪声,支持业务卡热插拔和以100Mbps的速率驱动重载多点总线。总线LVDS产品为设计人员解决高速多点总线接口问题提供了一个新选择。

    更多相关内容
  • 逻辑电平之常见差分逻辑电平(4)

    千次阅读 2020-12-21 12:27:15
    1、LVDS电平LVDS器件是近年来National Semiconductor公司发展的一种高速传输芯片,它的传输机制是把TTL逻辑电平转换成低电压差分信号,以便于高速传输。与传统的ECL逻辑相比,它采用CMOS工艺,它的电压摆幅更低,...

    本篇主要介绍常用的差分逻辑电平,包括LVDS、xECL、CML、HCSL/LPHCSL、TMDS等。

    1、LVDS电平

    LVDS器件是近年来National Semiconductor公司发展的一种高速传输芯片,它的传输机制是把TTL逻辑电平转换成低电压差分信号,以便于高速传输。与传统的ECL逻辑相比,它采用CMOS工艺,它的电压摆幅更低,只有400mV,ECL为800mV,动态功耗更小,(输出电流3~5mA)只有ECL电路的1/7(相同的数据传输量),低EMI,价格更低,因而具有很大的优势,从97-98年首先在欧洲开始得到应用。

    ANSI/TIA/EIA-644是由TR30.2制定的,这个标准定义了收发器的输入输出阻抗,但是这仅仅是一个电气特性标准。其并不包括功能性和协议规格,完全是应用独立的。

    ANSI/TIA/EIA-644打算通过使用别的协议来完善整个接口功能。这使的这个标准在很多方面便于实现。在标准中推荐的最大操作速率是655Mbps,理论最大使用速率是1.923Gbps。传输速率与使用的介质损耗有关。这个标准同时也说明了最低的介质要求、接收端的fail-safe电路、多路操作等。

    IEEE 1596.3 SCI-LVDS被定义为SCI的一个子集,在IEEE 1596.3中有详细说明。SCI-LVDS说明了应用于高速/低功耗物理接口的电气规范,同时也定义了用于SCI数据传输的包交换的编码格式。SCI-LVDS在特定的条件下也支持高速的RAMLINK传输。

    SCI-LVDS同TIA除了在一些电气要求和负载条件有差别,在别的方面十分相似。两个标准支持相似的驱动输出电平,接收门限电平,数据传输速率。在两个标准中TIA的应用更为普遍,同时TIA也支持多负载情况。

    其中发送端是一个约为3.5mA的电流源,产生的3.5mA的电流通过差分线的其中一路到接收端。接收端输入阻抗很高(对于直流表现为高阻),因此驱动器输出的大部分电流通过接收端的100欧姆的匹配电阻产生350mA的电压(100欧姆端接电阻有两个作用:一是用于实现电流向电压的转化,二是用于实现阻抗匹配),同时电流经过差分线的另一条流回发送端。当发送端进行状态变化时它通过改变流经电阻的电流的方向产生有效的‘0’和‘1’态。

    LVDS的主要特性如下:

    低摆幅:约为350mV,低电流驱动模式意味着可以实现高速传输,ANSI/TIA/EIA-644标准中推荐的最大操作速率是655Mbps,理论最大使用速率是1.923Gbps。

    低功耗:恒流源电流驱动,把输出电流限制到约3.5mA左右,使跳变期间的尖峰干扰最小,因而产生的功耗非常小。

    具有相对较慢的边沿速率(dV/dt约为0.3V/0.3ns,即1V/ns),同时采用差分传输形式,使其信号噪声和EMI都大为减少,同时具有较强的抗干扰能力。

    LVDS的应用模式主要有以下四种:

    单向点对点。

    双向点对点,通过一对双绞线实现双向的半双工通信,可以由标准的LVDS驱动器和接收器构成,但更好的办法是采用总线LVDS驱动,即BLVDS,是为总线两端都接负载设计的。

    多分支形式,即一个驱动器连接多个接收器。当有相同的数据要传给多个负载时,可以采用该种形式。

    多点结构,此时多点总线支持多个驱动器,也可以采用BLVDS驱动器,它可以提供双向的半双工通信,但是在任一时刻只能有一个驱动器工作。因而发送的优先权和总线的仲裁权都需要根据不同的应用场合,选用不同的软件协议和硬件方案。为了支持LVDS的多点应用,即多分支结构和多点结构,2001年推出了MLVDS(Multipoint LVDS)标准ANSI/TIA/EIA 899-2001。

    LVDS的应用需关注一下几点:

    由于输入信号电平范围为0~2.4V,而差分对摆幅最大值为454mV,因此输入端允许信号上携带的直流偏置电平范围为0.227~2.173V,当不满足此要求时,应采取交流耦合。

    接收端对输入差分对信号摆幅的要求时100mV。

    100Ω端接电阻的作用:一是用于实现电流向电压的转化,二是用于实现阻抗匹配。如果接收端内置端接则不需要。

    空闲输入引脚应悬空,以防引入噪声;空闲输出引脚应悬空,以减小功耗。

    1.1、LVDS接口输入原理

    LVDS输入结构如下图所示,输入差分阻抗为100Ω,为适应共模电压宽范围内的变化,输入级还包括一个自动电平调整电路,该电路将共模电压调整为一固定值,该电路后面是一个SCHMITT触发器。SCHMITT触发器为防止不稳定,设计有一定的回滞特性,SCHMITT后级是差分放大器。

    LVDS的输入门与其他输入门有一个显著的特点,前面有一个类似于直流电平漂移适配电路(adaptive level shifter),这个电路能够适应直流电平(common-mode voltage)的变化的,使得输入直流电平变化范围可以很宽(0.2V~2.2V,一般为1.2V)。也正因为这样,LVDS比其他信号有更强的共模抗干扰能力。

    LVDS输入结构

    1.2、LVDS接口输出原理

    LVDS输出结构如下图所示。电路差分输出阻抗为100Ω。

    LVDS输出结构

    2、xECL电平

    ECL电路(Emitter Coupled Logic,即发射极耦合逻辑电路)是一种非饱和型的数字逻辑电路。与DTL、TTL、S-TTL等逻辑电路不同,ECL电路内部的晶体管工作在非饱和状态(线性区或截止区),从根本上消除了限制速度提高的少数载流子的“存储时间”。因此,它是现有各种逻辑电路中速度最快的一种电路形式,也是目前唯一能够提供亚毫微秒开关时间的实用电路。由于开关管对是轮流导通的,始终有电流流过三极管,所以电路的功耗较大。

    典型的ECL基本门电路的结构由三部分组成:差分放大器输入电路,温度-电压补偿(跟踪)偏压网络(参考源)和射极跟随器输出电路。

    ECL电路是采用-5.2V电源供电,Vcc是接地的,这样做虽有一些优点,但负电源还是很麻烦。PECL由ECL标准发展而来,采用+5V供电,可以和系统内其他电路共用一个正电源供电。PECL信号的摆幅相对ECL要略小些。+3.3V供电系统的PECL即LVPECL。

    LVPECL的主要特点如下:

    与LVDS相比,LVPECL的功耗更大,匹配电路更复杂,但支持更高的速率,抗抖动性能更好。在高速设计中,LVPECL常被用做高速时钟和数据的电平,如百兆、千兆PHY芯片的MDI接口,PLL时钟信号等。但由于外部端接电路较复杂,会造成高速信号线上的分叉(stub),因此不适用于要求极高的高速信号,如10Gbps以太网的MDI接口(一般采用CML电平)。

    PECL信号的回流是依靠高电平平面(即VCC)回流的,而不是低电平平面回流。所以,为了尽可能的避免信号被干扰,要求电源平面干扰比较小。也就是说,如果电源平面干扰很大,很可能会干扰PECL信号的信号质量。但由于采用电流驱动模式,电源VCC的作用只是提供电流通路和外部偏置电平,电源纹波对信号的影响相对较小。但当LVPECL作为时钟信号的电平时,为防止电源纹波耦合到时钟信号上,仍应该提高电源的质量。

    对于输出门来说,OUT+/-两个管脚不管输出是高还是低,输出的电流总和是一定的(即恒流输出)。恒流输出的特性应该说是所有的差分高速信号的共同特点(LVDS/CML电平也是如此)。这样的输出对电源的干扰很小,因为不存在电流的忽大忽小的变化,这样对电源的干扰自然就比较小。

    PECL的直流电流能达到14mA,而交流电流的幅度大约为8mA(800mV/100Ω),也就是说PECL的输出门无论是输出高电平还是低电平,都有直流电流流过,换句话说PECL的输出门(三极管)始终工作在放大区,没有进入饱和区和截至区,这样门的传输延时极小,切换速度就可以做得比较快,也就是输出的频率能达到比较高的原因之一。同时,由于始终存在一条VCC到GND的电流通路,因此功耗较大,但工作速率和功耗基本无关。

    要判断一个PECL/LVPECL电平输入能否被正常接收,不仅要看交流幅度能否满足输入管脚灵敏度的要求,而且要判断直流幅度是否在正常范围之内(即在VCC-1.3V左右,不能偏得太大,否则输入门将不能正常接收)。在这一点上与LVDS有很大的差别,务必引起注意。

    2.1、PECL接口输入原理

    PECL输入是一个具有高输入阻抗的差分对。该差分对共模输入电压需偏置到VCC-1.3V,这样允许的输入信号电平动态最大。MAXIM公司的PECL接口有两种形式的输入结构,一种是在芯片上已加有偏置电路,如MAX3867、MAX3675,另一种则需要外加直流偏置。

    PECL输入电路结构

    2.2、PECL接口输出原理

    PECL电路的输出包含一个差分对和一对射随器。输出射随器工作在正电源范围内,其电流始终存在,这样有利于提高开关速度。标准的输出负载是接50Ω至VCC-2V的电平上,在这种负载条件下,OUT+与OUT-输出电流为14mA,OUT+与OUT-的静态电平典型值为VCC-1.3V(VCC-2V+14mA×50Ω)。PECL结构的输出阻抗很低,典型值为4~5Ω,这表明它有很强的驱动能力,但当负载与PECL的输出端之间有一段传输线时,低的阻抗造成的失配将导致信号时域波形的振铃现象。

    PECL/LVPECL输出结构

    3、CML电平

    CML即Current Mode Logic,主要靠电流驱动,它的输入和输出是匹配好的,从而减少了外围器件,使用时直接连接就可以,是高速数据接口形式中最简单的一种。如XAUI、10G XFI接口均采用CML电平。

    CML电平的特点如下:

    CML电平是一种比较简洁的电平,它内置匹配电阻(输入输出都有50欧姆的电阻),这样用户使用的时候特别简单,不需要象ECL电平一样加一堆的偏置电阻和匹配电阻。

    由于输出门也有50欧姆的匹配电阻,使得二次反射信号也能被这个电阻匹配掉,这样就避免了多次反射导致的信号劣化(振铃现象)。在这一点,与ECL电平相比有很大的改进,所以CML电平所能支持的速率比较高。

    从光口的抖动指标来看,CML电平具有抖动指标小的特性。对比3种电平抖动方面的性能:CML最优、ECL次之、LVDS比较差。这就是一般情况下LVDS信号很少做为光接口驱动信号的原因之一(当然,输出信号幅度比较小、电流驱动能力比较弱应该也是原因之一吧)。

    CML电平也是采用恒流驱动方式。

    CML电平的输出AC摆幅能达到800mV。一般情况下,CML电平可以是直流耦合方式对接,也可以是交流耦合方式对接。

    3.1、CML接口输入原理

    CML输入结构有几个重要特点,这也使它在高速数据传输中成为常用的方式,如下图,MAXIM公司的CML输入阻抗为50Ω,容易使用。输入晶体管作为射随器,后面驱动一差分放大器。

    CML输入电路结构

    3.2、CML接口输出原理

    CML接口的输出电路形式是一个差分对,该差分对的集电极电阻为50Ω,输出信号的高低电平切换是靠共发射极差分对的开关控制的,差分对的发射极到地的恒流源典型值为16mA,假定CML输出负载为一50Ω上拉电阻,则单端CML输出信号的摆幅为Vcc-0.4V~Vcc。在这种情况下,差分输出信号摆幅为800mV,共模电压为Vcc-0.2V。若CML输出采用交流耦合至50Ω负载,这时的直流阻抗由集电极电阻决定,为50Ω,CML输出共模电压变为Vcc-0.4V,差分信号摆幅仍为800mV。在交流和直流耦合情况下输出波形见下图。

    CML输出结构

    CML在不同耦合方式时的输出波形

    4、LVDS、LVPECL、CML比较

    三种电平都是高速设计中常用的电平,但各有特色:

    驱动模式:都属于电流驱动。

    外部端接:CML最简单,一般无需外部端接,直接连接即可;LVDS次之,需在接收端增加一个100Ω的终结电阻(内置的不需要);LVPECL最复杂,其输出端需偏置到VCC-2V,输入端需偏置到VCC-1.3V。

    功耗:LVDS差分对摆幅最小,因此功耗也最小,在相同工作速率下,功耗不到LVPECL的三分之一;CML和LVPECL差分对摆幅相对较大,且内部三极管工作于非饱和状态,功耗较大,基于结构上的差异,CML的功耗低于LVPECL。

    工作速率:由于CML和LVPECL内部三极管工作于非饱和状态,逻辑翻转速率高,能支持更高的数据速率;同时,由于LVDS差分对的输入摆幅较小(LVDS为100mV,LVPECL为310mV,CML为400mV;输出摆幅:LVDS为350mV,LVPECL为800mV,CML为800mV),噪声容限较小,不利于高速传输。

    耦合方式:都支持直流耦合和交流耦合。

    5、HCSL/LPHCSL

    HCSL即High-speed Current Steering Logic。

    LPHCSL(Low-Power HCSL)是为了降低传统的HCSL驱动器的功耗而开发的。LPHCSL的主要优点包括更好的驱动长线的性能,易于AC耦合,减少PCB板子面积,易于布线,降低材料成本,重要的是要注意HCSL驱动器与LPHCSL驱动器对HCSL接收器来说都是一样的。

    HCSL和LPHCSL输出电路结构

    HCSL的输出是通过控制正负输出差分对中的15mA电流,电源功耗为15mA×3.3V约50mW。而LPHCSL不是采用传统的HCSL的电流驱动,而是采用推挽电压驱动,电流消耗大约4~5mA。

    驱动器本身具有17欧姆的输出阻抗(CMOS的输出阻抗),所以,需要串联一个33欧姆的电阻,以获得与50欧姆传输线的匹配。对于传统的HCSL,为了避免出现过度的振铃,串联电阻RS是必须要的。

    某些接收器片内可能有一个100欧姆的差分终端,这样的接收器通常更常见,因为可以处理比较宽范围的幅度和共模电压,以及可能要去AC耦合的时钟信号,LPHCSL驱动器可以稳定驱动双终端(在源和接收处都有终端电阻)。

    LPHCSL并不需要对地的终端电阻。而由于功耗的原因,传统的HCSL驱动器不可能就将终端电阻集成到内部,尤其是芯片有许多输出的时候。很显然,LPHCSL相对于传统HCSL使用了更少的元件,降低了板子面积和材料成本。

    从原理上,传统的HCSL要求DC耦合,而LPHCSL并不要求DC耦合。我们可以将AC耦合电容串接到线路上,这样做并不会影响信号的摆幅和终端属性。而传统的HCSL使用AC耦合时,必须仔细考虑对地的DC路径,还可能需要额外增加元件。

    PCIe的REFCLK+/-使用的就是LPHCSL电平。

    PCIe时钟要求的上升速率为0.6V/ns到4.0V/ns,LPHCSL在驱动长线时能提供更高的上升速率。而传统的HCSL驱动取决于外部50欧姆终端来产生时钟的下降沿,这使得上升/下降匹配非常困难,因为仅时钟的上升沿受传统HCSL输出控制,而LPHCSL输出控制时钟的上升沿和下降沿,LPHCSL更快的上升速率对驱动长线是非常重要的。

    6、TMDS

    TMDS(Transition-Minimized Differential Signaling,最小化传输差分信号)是HDMI、DP协议中定义的电平,下图是TMDS的接口输入输出框图,详细的特性可参考HDMI标准。

    除此之外,还有像差分HSTL、PPDS(Point-to-Point Differential Signaling)、RSDS(Reduced Swing Differential Signaling)之类的差分逻辑电平,由于使用较少,暂不做详细介绍。

    本文转自:硬件助手,转载此文目的在于传递更多信息,版权归原作者所有。

    展开全文
  • 常用电平标准现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用...

    常用电平标准

    现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、

    RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准

    以及使用注意事项。

    TTL:Transistor-Transistor Logic 三极管结构。

    Vcc:5V;VOH>=2.4V;VOL<=0.5V;VIH>=2V;VIL<=0.8V。

    因为2.4V与5V之间还有很大空闲,对改善噪声容限并没什么好处,又会白白增大系统功耗,还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。

    LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。

    3.3V LVTTL:

    Vcc:3.3V;VOH>=2.4V;VOL<=0.4V;VIH>=2V;VIL<=0.8V。

    2.5V LVTTL:

    Vcc:2.5V;VOH>=2.0V;VOL<=0.2V;VIH>=1.7V;VIL<=0.7V。

    更低的LVTTL不常用。多用在处理器等高速芯片,使用时查看芯片手册就OK了。

    TTL使用注意:TTL电平一般过冲都会比较严重,可能在始端串22欧或33欧电阻;

    TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。

    CMOS:Complementary Metal Oxide Semiconductor   PMOS+NMOS。    Vcc:5V;VOH>=4.45V;VOL<=0.5V;VIH>=3.5V;VIL<=1.5V。

    相对TTL有了更大的噪声容限,输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL,出现了LVCMOS,可以与3.3V的LVTTL直接相互驱动。

    3.3V LVCMOS:

    Vcc:3.3V;VOH>=3.2V;VOL<=0.1V;VIH>=2.0V;VIL<=0.7V。

    2.5V LVCMOS:

    Vcc:2.5V;VOH>=2V;VOL<=0.1V;VIH>=1.7V;VIL<=0.7V。

    CMOS使用注意:CMOS结构内部寄生有可控硅结构,当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时,电流足够大的话,可能引起闩锁效应,导致芯片的烧毁。

    ECL:Emitter Coupled Logic 发射极耦合逻辑电路(差分结构)    Vcc=0V;Vee:-5.2V;VOH=-0.88V;VOL=-1.72V;VIH=-1.24V;VIL=-1.36V。

    速度快,驱动能力强,噪声小,很容易达到几百M的应用。但是功耗大,需要负电源。为简化电源,出现了PECL(ECL结构,改用正电压供电)和LVPECL。

    PECL:Pseudo/Positive ECL

    Vcc=5V;VOH=4.12V;VOL=3.28V;VIH=3.78V;VIL=3.64V

    LVPELC:Low Voltage PECL

    Vcc=3.3V;VOH=2.42V;VOL=1.58V;VIH=2.06V;VIL=1.94V

    ECL、PECL、LVPECL使用注意:不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片

    进行转换。以上三种均为射随输出结构,必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL:直流匹配时用130欧上拉,同时用82欧下拉;交

    流匹配时用82欧上拉,同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)

    前面的电平标准摆幅都比较大,为降低电磁辐射,同时提高开关速度又推出LVDS电平标准。LVDS:Low Voltage Differential Signaling  差分对输入输出,内部有一个恒流源3.5-4mA,在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。

    LVDS使用注意:可以达到600M以上,PCB要求较高,差分线要求严格等长,差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能超过500mil,最好控制在300mil以内。

    其他的一些:

    CML:是内部做好匹配的一种电路,不需再进行匹配。三极管结构,也是差分线,速度能达到3G以上。只能点对点传输。

    GTL:类似CMOS的一种结构,输入为比较器结构,比较器一端接参考电平,另一端接输入信号。1.2V电源供电。

    Vcc=1.2V;VOH>=1.1V;VOL<=0.4V;VIH>=0.85V;VIL<=0.75V

    PGTL/GTL+:

    Vcc=1.5V;VOH>=1.4V;VOL<=0.46V;VIH>=1.2V;VIL<=0.8V

    HSTL是主要用于QDR存储器的一种电平标准:一般有V¬CCIO=1.8V和

    V¬¬CCIO=1.5V。和上面的GTL相似,输入为输入为比较器结构,比较器一端接参考电平(VCCIO/2),另

    一端接输入信号。对参考电平要求比较高(1%精度)。

    SSTL主要用于DDR存储器。和HSTL基本相同。V¬¬CCIO=2.5V,输入为输入为比较器结构,比较器一端接参考电平1.25V,另一端接输入信号。对参考电平要求比较高(1%精度)。

    HSTL和SSTL大多用在300M以下。

    RS232采用±12-15V供电,我们电脑后面的串口即为RS232标准。+12V表示0,-12V表示1。可以用MAX3232等专用芯片转换,也可以用两个三极管加一些外围电路进行反相和电压匹配。

    RS485是一种差分结构,相对RS232有更高的抗干扰能力。传输距离可以达到上千米。

    差分信号 LVDS

    1 差分信号

    差分信号用一个数值来表示两个物理量之间的差异。从严格意义上讲,所有电压信号都是差分的,因为一个电压只能相对于另一个电压而言。在某些系统里,系统

    ‘地’被用作电压基准点。当‘地’作为电压测量基准时,这种信号规划被称为单端的。使用该术语是因信号采用单个导体上的电压来表示的;另一方面,一个差分

    信号作用在两个导体上。信号值是两个导体间的电压差。尽管不是非常必要,这两个电压的平均值还是会经常保持一致。

    差分信号具有如下优点:

    (1)因为可以控制“基准”电压,所以很容易识别小信号。从差分信号恢复的信号值在很大程度上与‘地’的精确值无关,而在某一范围内。

    (2)它对外部电磁干扰(EMI)是高度免疫的。一个干扰源几乎相同程度地影响差分信号对的每一端。既然电压差异决定信号值,这样将忽视在两个导体上出现的任何同样干扰。

    (3)在一个单电源系统,能够从容精确地处理‘双极’信号。为了处理单端、单电源系统的双极信号,必须在地与电源

    干线之间任意电压处(通常是中点)建立一个虚地。用高于虚地的电压表示正极信号,低于虚地的电压表示负极信号。必须把虚地正确分布到整个系统里。而对于差

    分信号,不需要这样一个虚地,这就使处理和传播双极信号有一个高逼真度,而无须依赖虚地的稳定性。

    LVDS、PECL、RS-422等标准都采取差分传输方式。

    2 LVDS总线

    LVDS(Low Voltage Differential

    Signaling)是一种小振幅差分信号技术。LVDS在两个标准中定义:1996年3月通过的IEEE

    P1596.3主要面向SCI(Scalable Coherent

    Interface),定义了LVDS的电特性,还定义了SCI协议中包交换时的编码;1995年11月通过的ANSI/EIA/EIA-644主要定义

    了LVDS的电特性,并建议655Mbps的最大速率和1.923Gbps的小失真理论极限速率。在两个标准中都指定了与传输介质无关的特性。只要传输介

    质在指定的噪声容限和可允许时钟偏斜的范围内发送信号到接收器,接口都能正常工作。可用于服务器、可堆垒集线器、无线基站、ATM交换机及高分辨率显示

    等,也可用于通信系统的设计。

    2.1 LVDS工作原理

    图1为LVDS的原理简图,其驱动器由一个恒流源(通常为3.5mA)驱动一对差分信号线组成。在接收

    端有一个高的直流输入阻抗(几乎不会消耗电流),几乎全部的驱动电流将流经100Ω的接收端电阻在接收器输入端产生约350mV的电压。当驱动状态反转

    时,流经电阻的电流方向改变,于是在接收端产生有效的“0”或“1”逻辑状态。

    2.2 LVDS技术优势

    (1)高速度:LVDS技术的恒流源模式低摆幅输出意味着LVDS能高速切换数据。例如,对于点到点的连接,传输速率可达数百Mbps。

    (2)高抗噪性能:噪声以共模方式在一对差分线上耦合出现,并在接收器中相减从而可消除噪声。这也是差分传输技术的共同特点。

    (3)低电压摆幅:使用非常低的幅度信号(约350mV)通过一对差分PCB走线或平衡电缆传输数据。LVDS的电压摆幅是PECL的一半,是RS-422的1/10;由于是低摆幅差分信号技术,其驱动和接收不依赖于供电电压,因此,LVDS可应用于低电压系统中,如5V、3.3V甚至2.5V。

    (4)低功耗:接收器端的100Ω阻抗功率仅仅为

    1.2mV。RS-422接收器端的100Ω阻抗功率为90mV,是LVDS的75倍!LVDS器件采用CMOS工艺制造,CMOS工艺的静态功耗极小。

    LVDS驱动器和接收器所需的静态电流大约是PECL/ECL器件的1/10。LVDS驱动器采用恒流源驱动模式,这种设计可以减少1cc中的频率成分。

    从1cc与频率关系曲线图上可以看到在10MHz~100MHz之间,曲线比较平坦;而TTL/CMOS以及GTL接收器件的动态电流则随着频率地增加呈

    指数增长,因为功率是电流的二次函数,所以动态功耗将随着频率的提高而大幅度提高(见图2)。

    (5)低成本:LVDS芯片是标准CMOS工艺实现技术,集成度高;接收端阻抗小,连线简单,节省了电阻电容等外围元

    件;低能耗;LVDS总线串行传输数据,LVDS芯片内部集成了串化器或解串器,与并行数据互联相比,节省了约50%的电缆、接口及PCB制作成本。此

    外,由于连接关系大大简化,也节省了空间。

    (6)低噪声:由于两条信号线周围的电磁场相互抵消,故比单线信号传输电磁辐射小得多。恒流源驱动模式不易产生振铃和切换尖锋信号,进一步降低了噪声。

    展开全文
  • 一、电平信号什么意思电平信号是指设备输出信号和输入信号的功率比然后取对数值,通常用P表示,P=lgP2/P1。TTL电平信号被利用的最多是因为通常数据表示采用二进制规定,+5V等价于逻辑“1”,0V等价于逻辑“0”,这被...

    一、电平信号什么意思

    电平信号是指设备输出信号和输入信号的功率比然后取对数值,通常用P表示,P=lgP2/P1。

    TTL电平信号被利用的最多是因为通常数据表示采用二进制规定,+5V等价于逻辑“1”,0V等价于逻辑“0”,这被称做TTL(晶体管-晶体管逻辑电平)信号系统,这是计算机处理器控制的设备内部各部分之间通信的标准技术。

    TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的,首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低,另外TTL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路;再者,计算机处理器控制的设备内部的数据传输是在高速下进行的,而TTL接口的操作恰能满足这个要求。TTL型通信大多数情况下,是采用并行数据传输方式,而并行数据传输对于超过10英尺的距离就不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题,这些问题对可靠性均有影响;另外对于并行数据传输,电缆以及连接器的费用比起串行通信方式来也要高一些。

    332a72bf6b0344aaf50706e4f1d42078.png

    二、电平信号的产生

    电平信号就是一种电压信号,它的特点就是在输入不变,供电不变,电路其他参数稳定的情况下,某一段时间中,保持一个相对固定的值。比如数字电路中的,高电平信号,低电平信号等等。

    三、TTL电平定义

    1.电路组成

    数字电路中,由TTL电子元器件组成电路使用的电平。

    电路的第一代是电子管,第二代是晶体管(TransistorTransistorLogic),这段时期,集成电路发展迅猛,各大厂商竞相出台自己的电平标准,导致各芯片之间的连接出现一些接口电路,这也导致额外的浪费,后来各大生产商统一了晶体管的集成电路的端口电平的范围,这就是TTL电平!

    2.规定范围

    电平是个电压范围,规定输出高电平》2.4V,输出低电平《0.4V。在室温下,一般输出高电平是3.5V,输出低电平是0.2V。最小输入高电平和低电平:输入高电平》=2.0V,输入低电平《=0.8V,噪声容限是0.4V。

    TTL电平信号被利用的最多是因为通常数据表示采用二进制规定,+5V等价于逻辑“1”,0V等价于逻辑“0”,这被称做TTL(晶体管-晶体管逻辑电平)信号系统,这是计算机处理器控制的设备内部各部分之间通信的标准技术。

    TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的,首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低,另外TTL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路;再者,计算机处理器控制的设备内部的数据传输是在高速下进行的,而TTL接口的操作恰能满足这个要求。TTL型通信大多数情况下,是采用并行数据传输方式,而并行数据传输对于超过10英尺的距离就不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题,这些问题对可靠性均有影响;另外对于并行数据传输,电缆以及连接器的费用比起串行通信方式来也要高一些。

    d2759421d04b078dcff340c6d4bb7e1c.png

    四、电平信号和脉冲信号区别

    1、脉冲信号是指信号的波形(在示波器上可以看到)是脉冲。电信号有很多种波形,除了脉冲外,还有正弦波(例如市电就是此种波形),三角波等等。

    2、电平是指信号的大小,与具体波形无关。事实上,任何波形都可以有不同的电平。

    3、同步电平——指同步信号的大小;

    4、同步脉冲——是指加入到某种震荡电路,使振荡器与该信号同步的输入脉冲信号。

    921bb0ff9866a1a26b225c9edf6cde31.png

    五、电平和电压的区别

    所谓“高低电压”,在电力系统中,通常1千伏及以上的设备、装置,称为高压的,电压不够的,为低压的。电路上某点的电压,通常指对地的电压或电位差,也可以依此来说它是高压或低压的。

    至于“高低电平”,通常是指电路上某点的电压(对公共参考点)或电位是高还是低。比如在逻辑电路中,高于某个数值的电位称其为高电位,或高电平,低于某个数值的,为低电位或低电平。比如CMOS数字逻辑电路中,电源正电压为5V,高于3.5V为高电平,低于1.5V为低电平。

    展开全文
  • 差分电平是什么?

    千次阅读 2020-12-21 12:27:15
    展开全部差分电平就是两个线路上信号的数值之比的对数。差分传输是一种信号传输的技术,区别于传统的一根信号线一根地线...常用的电平有功率电平电压电平两类,它们各自又可分为绝对电平和相对电平两种。扩展资料...
  • 电流、电压驱动型PHY原理与应用 常见的PHY的MDI端口有两种类型:一个是电流驱动型,一个是电压驱动型。 所谓电流驱动,就是需要从外部提供电压,以满足内部对电流的吸取。这种PHY如BCM5248/5488S等,它们需要从...
  • 以太网物理层信号

    千次阅读 2020-02-04 21:30:47
    以太网物理层信号 作者:AirCity 2020.2.4 Aircity007@sina.com 本文所有权归作者Aircity所有 1 10Base-T 1M以太网采用曼彻斯特编码,简单讲就是从“+”跳变到“-”判为0,从“-”跳变到“+”判为0;由于不论0...
  • GMII,RGMII,SGMII,TBI,RTBI接口信号及时序介绍千兆以太网MII接口类型主要有GMII、RGMII、SGMII、TBI和RTBI 五种GMII接(如下图): 与MII接口相比,GMII的TX/RX数据宽度由4位变为8位,GMII接口中的控制信号如TX_ER、TX...
  • 以太网频繁出现通信异常、丢包等现象,是否会想到是硬件电路设计问题?成熟的以太网电路设计看似简单,但如何保证通信质量,在通信异常时如何快速定位问题,本文将通过实际案例来讲述网络通讯异常的解析过程和处理...
  • 以太网接口介绍.doc

    2020-03-31 15:35:55
    以太网接口介绍,RMII RGMII MII ,GMII 光模块等等详细介绍 MII接口在MAC和PHY之间提供一条百兆位速率的通路。 支持10Mbps和100Mbps速率的数据传输及其管理功能; 提供独立的4位宽数据收发通道 数据和...
  • 千兆以太网物理层 8B1Q4/4D-PAM5

    千次阅读 2021-04-06 20:32:16
    编码顺序: 2bit信息 --8B1Q4--> 1组码元 --4D-PAM5--> 5进制电平信号{2, 1, 0, –1, –2} 1个时钟单位:8bit信息 ---> 4组码元 ---> 4对线上的电平信号 1000BASE-T以太网网络的容量是1000 Mb/s ,通过4D-PAM5的...
  • 【第4章 】以太网技术

    千次阅读 2022-01-10 16:10:59
    【第4章 】以太网技术1. 本章目标2. 发展历程3. 标准以太网3.1 以太网帧3.1.1 IEEE 802.3的MAC层帧格式 随着IP技术的发展,以太网作为IP的承载网络已经成为局域网必须选择的技术之一。 随着以太网技术的发展,它...
  • 如何解决以太网故障?以太网频繁出现通信异常、丢包等现象,是否会想到是硬件电路设计问题?成熟的以太网电路设计看似简单,但如何保证通信质量,在通信异常时如何快速定位问题,本文将通过实际案例来讲述网络通讯...
  • 本篇主要介绍LVDS、CML、LVPECL三种最常用的差分逻辑电平之间的互连。由于篇幅比较长,分为两部分:第一部分是同种逻辑电平之间的互连,第二部分是不同种逻辑电平之间的互连。下面详细介绍第一部分:同种逻辑电平...
  • 数字信号处理FPGA是系统的核心,主要完成射频信号幅值与相位的数字稳定控制,超导腔谐振频率控制,以及1 000 M以太网通信。在实验室环境下,对该系统进行了幅度和相位稳定度测试,相位稳定度峰峰值为±0.3°,有效值...
  • (2)、电平信号的传输线中有一个参考电平线(一般是 GND),然后信号线上的信号值是由信号线电平和参考电平线的电压差决定。 (3)、差分信号的传输线中没有参考电平,所有都是信号线。然后 1 和 0 的表达靠信号线之间...
  • PoE 全称为 Power Over Ethernet,PoE 又被称为基于局域网的供电系统(PoL, Power over LAN )或有源以太网( Active Ethernet),有时也被简称为以太网供电,这是利用现存标准,规范了以太网传输电缆在传送数据的同时,...
  • 供电设备通过以太网电缆向设备提供经调节的48V(33V至75V)输入电压,这些设备再将48V输入转换为所需功率的输出电压。该PoE标准允许供电设备采用任意一种功率电平:一类3W、二类7W和三类13W。 据介绍,Pulse变压器的...
  • 逻辑电平电平通讯

    2021-12-13 13:50:29
    电平通讯是一个很常见的通讯方式,但有很多种电平形式,在设计时困扰了我很久,很容易混淆,总结一下进行记录,与君共勉。 常见的电平有USB,RS232,RS485,RS422,COMS,GTL,TTL(LVTTL,HTTL,LTTL,LSTTL),HSTL,SSTL,CML,...
  • 以太网是应用最广的联网技术,它以可靠性高、媒体信息量大、易于扩展和更新等优点,在企业、学校等领域得到广泛的应用。
  • 虚拟仪器是利用高性能...文献所提出的虚拟示波器采用USB接口数据采集设备,虽然其技术日趋成熟,但其稳定性、数据吞吐量、传输速率与传输距离,均逊色于工业以太网技术。因此,将虚拟仪器技术与以太网技术相结合,在VC
  • 本文设计了基于SX52BD网络单片机的嵌进式控制器的硬件结构和相关软件, 设计的以太网嵌进式控制器是以SX52BD为核的新型“嵌进式WebServer”,除了编写传统的控制、通讯软件外,在基于以太网数据传输基础上,将传统...
  • 设计了现场监控模块可应用于船舶配电网络中的开关柜或重要设备,配电单元内所有电压、电流、开关状态量等利用现场监控模块就地采集及处理,节省了大量电缆,减轻了集中监控台的控制负担,双冗余CAN及以太网等通信...
  • 内部100V功率MOSFET可对来自长电缆的感应电压尖峰提供防护,同时低泄漏可防止25kΩ特征电阻出现讹误。 LTC4267的双电平浪涌电流限制容许与老式PoE系统无缝连接。LTC4267适用于PD,如数字IP语音电话、网络无线接入点...
  • 本文设计了基于SX52BD网络单片机的嵌入式控制器的硬件结构和相关软件, 本文设计的以太网嵌入式控制器是以SX52BD为核的新型“嵌入式WebServer”,除了编写传统的控制、通信软件外,在基于以太网数据传输基础上,将...
  • 针对8核DSP TMS320C6678与外部设备进行数据通信的需求,以片上集成千兆以太网交换子系统为核心,选取芯片88E1111作为PHY设备,设计了千兆以太网通信接口的硬件电路。在嵌入式操作系统SYS/BIOS和网络开发环境NDK上,...
  •  以太网保护器件一般是多通道瞬态电压抑制器(TVS)二极管阵列,在各种保护技术中,这种阵列可以提供最低的箝位电压。它们提供了各种各样的小形封装,从用于单端口保护的单个器件到保护多条线路的多个器件。这些...
  • 文档包含以太网模块W5500中文和英文文档介绍资料,非常方便,分享给大家!
  • 在PC平台下,充分利用了DSP的数据处理能力和FPGA的硬件特性,使系统既能进行复杂的轨迹规划、高速插补,又能保证运动控制器的稳定性和精确性,这种运动控制器能应用于数控系统,机器人制造等控制领域。

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 4,371
精华内容 1,748
关键字:

以太网电平电压