精华内容
下载资源
问答
  • 为了简化硬件电路设计、简化系统结构,常用一组线路,配置以适当的接口电路,与各部件和外围设备连接,这组共用的连接线路被称为总线。采用总线结构便于部件和设备的扩充,尤其制定了统一的总线标准则容易使不同设备...
  • 为了简化硬件电路设计、简化系统结构,常用一组线路,配置以适当的接口电路,与各部件和外围设备连接,这组共用的连接线路被称为总线。采用总线结构便于部件和设备的扩充,尤其制定了统一的总线标准则容易使不同设备...
  • 单片机常用数据接口总线和协议 一)SPI接口 1)概述 SPI接口的全称是SerialPeripheralInterface",意为串行外围接口; SPI为全双工通信,数据传输速度总体来说比I2C总线要快,速度可达到几Mbps 2)角色 SPI...

    单片机常用数据接口和总线和协议

    一)SPI接口


    1)概述

    SPI接口的全称是Serial Peripheral Interface",意为串行外围接口;
    SPI为全双工通信,数据传输速度总体来说比I2C总线要快,速度可达到几Mbps

    2)角色

    SPI连接设设备分主机和从机两种角色:
    主机(Master)时钟信号由主机提供,通信的时机和过程有主机完全控制
    从机(Slaver)冲击被动的根据主机的时钟作出相应;

    3)引脚

    SPI一般需要4个引脚参与通信:
    MOSI主器件数据输出,从器件数据输入(主出从入)
    MISO主器件数据输入,从器件数据输出(主入从出)
    SCLK时钟信号,由主器件产生
    NSS从器件使能信号,由主器件控制,低电平有效,有的IC会标注为CS(Chip select)(片选);

    4)通信过程

    主机将CS拉低,主机提供时钟信号,主机和从机随着时钟的节奏传输和接收数据;
    数据,传输的数据为8位,高位在前,低位在后;

    5)工作模式

    SPI有四种工作模式,各个工作模式的不同在于SCLK不同, 具体工作由CPOL,CPHA决定
    CPOL: (Clock Polarity),时钟极性
    当CPOL为0时,时钟空闲idle时候(初始)的电平是低电平(n);
    当CPOL为1时,时钟空闲idle时候(初始)的电平是高电平(u);
    CPHA:(Clock Phase),时钟相位
    当CPHA为0时,时钟周期的前一边缘(时钟波形的左边缘)采集数据;
    当CPHA为1时,时钟周期的后一边缘(时钟波形的右边缘)采集数据;
    CPOL和CPHA,分别都可以是0或时1,对应的四种组合就是:
    模式名参数描述图形*
    Mode0CPOL=0,CPHA=0时钟初始为低电平,上升沿采集数据(1n)
    Mode1CPOL=0,CPHA=1时钟初始为低电平,下降沿采集数据(n1)
    Mode2CPOL=1,CPHA=0时钟初始为高电平,下降沿采集数据(1u)
    Mode3CPOL=1,CPHA=1时钟初始为高电平,上升沿采集数据(u1)
    *上表(n) (u)要当成图形来看,反应时钟脉冲的形状,1是采样位置

    6)实践

    有时候搞不清模式,或则懒得费那脑筋,就轮着每种模式试一遍吧,总有一个是对的;

    二)I2C总线


    1)概述

    I2C(Inter-Integrated Circuit)总线,又叫IIC,读作"I-squared-C"或"I方C";总线支持连接多个主机和从机;

    2)术语

    术语描述
    发送器发送数据到总线的器件
    接收器从总线接收数据的器件
    主机初始化发送,产生时钟信号和终止发送的器件
    从机被主机寻址的器件
    多主机同时有多于一个主机尝试控制总线,但不破坏报文
    仲裁是一个在多个主机尝试控制总线,但只允许一个控制总线并使报文不被破坏的过程;
    同步两个或多个器件同步时钟信号的过程

    3)引脚

    SDA通过串行数据线,接上拉电阻
    SCL串行时钟线,接上拉电阻

    4)数据传输过程

    a)每个字节8位,高位在前,低位在后;每个字节后跟一个响应位
    b)初始状态:SDA高,SCL高;
    c)SCL线是高电平时,SDA线从高电平向低电平切换,这个情况表示起始条件;
    d)传输数据位时,SDA线必须在SCL的高电平周期保持稳定,SDA的高或低电平状态只I2C位传输数据有效性有在SCL线的时钟信号是低电平时才能改变;
    e)在响应的时钟脉冲期间发送器释放SDA 线(高),在响应的时钟脉冲期间,接收器必须将SDA 线拉低,使它在这个时钟脉冲的高电平期间保持稳定的低电平;
    f)SCL线是高电平时,SDA线由低电平向高电平切换,这个情况表示停止条件。

    5)寻址

    第一个发送的字节是地址
    a)7位寻址:高位在前,低位在后,高7位表示地址,低1位表示方向,0读,1写;
    b)10位寻址:
    10位寻址和7 位寻址兼容,而且可以结合使用。
    10位寻址采用了保留的1111XXX 作为起始条件(S),或重复起始条件(Sr )后的第一个字节的头7 位。
    10位寻址不会影响已有的7位寻址,有7位和10位地址的器件可以连接I2C总线10位地址格式到相同的I2C总线。它们都能用于标准模式(F/S)和高速模式(Hs)系统。
    保留地址位1111XXX 有8 个组合,但是只有4 个组合11110XX 用于10 位寻址,剩下的4个组合11111XX 保留给后续增强的I2C 总线。
    10位从机地址是由在起始条件(S)或重复起始条件(Sr )后的头两个字节组成。
    第一个字节的头7位是11110XX 的组合,其中最后两位(XX) 是10 位地址的两个最高位(MSB)。
    第一个字节的第8位(最低位)是R/W 位,决定了传输的方向,0读,1写。
    如果R/W 位是“0 ”,则第二个字节是10位从机地址剩下的8位;如果R/W位是“1” 则下一个字节是从机发送给主机的数据。

    三)UART接口


    1)概述

    通用异步收发传输器(Universal Asynchronous Receiver/Transmitter),通常称作UART,串口;

    2)引脚

    TX发数据,对应对方的RX
    RX收数据,对应对方的TX
    也可以有硬件流控制的脚,TX,RX也可以根据需要只使用一个

    2)数据传输

    起始位低,表示开始传输;
    数据位可以是4、5、6、7、8bit,低位在前,一般是8bit,表示一个字符
    奇偶校验位可选
    停止位它是一个字符数据的结束标志。可以是1位、1.5位、2位的高电平,用于表示数据结束和时钟同步
    空闲位处于高电平

    3)波特率

    传输速率(bps);
    常用波特率:
    1200,2400,4800,9600,14400,19200,28800,38400,57600,76800,115200,230400,250000,460800,921600,1M

    四)I2S协议


    1)概述

    I2S(InterIC Sound Bus)是飞利浦公司针对数字音频设备之间的音频数据传输而制定的一种总线标准,采用沿独立的导线传输时钟与数据信号的设计,通过分离数据和时钟信号,避免了时差诱发的失真。I2S总线简单有效,可以有效提升输出数据的质量,在各种嵌入式音频系统中有广泛应用。

    2)引脚:

    SCLK串行时钟SCK,也叫位时钟BCLK(BCK),即每发送1位数字音频数据,SCK上都有1个脉冲。SCK的频率=2×采样频率×采样位数。在数据传输过程中,I2S总线的发送器和接收器都可以作为系统的主机来提供系统的时钟频率。
    LRCK帧时钟WS,即命令(声道)选择,用于切换左右声道的数据。WS的频率等于采样频率,由系统主机提供。WS为“1”表示传输的是右声道的数据,WS为“0”表示传输的是左声道的数据。
    SDATA串行数据信号SD,用于传输二进制补码表示的音频数据。高位在前,低位在后, 接收端可以根据需要放弃部分低位数据;

    五)CAN总线


    六)ISO7816智能卡传输协议


    转载于:https://my.oschina.net/u/184090/blog/338536

    展开全文
  • 总线接口定义及主要的总线类型

    千次阅读 2017-02-16 14:52:41
    1、总线接口定义  为了简化硬件电路设计、简化系统结构,常用一组线路,配置以适当的接口电路,与各部件和外围设备连接,这组共用的连接线路被称为总线。对应的接口电路即为接口。采用总线结构便于部件和设备的...

    1、总线接口定义

             为了简化硬件电路设计、简化系统结构,常用一组线路,配置以适当的接口电路,与各部件和外围设备连接,这组共用的连接线路被称为总线。对应的接口电路即为接口。采用总线结构便于部件和设备的扩充,制定了统一的总线标准则容易使不同设备间实现互连。

    2、总线类型(总线和接口是成对出现的

              微机中总线一般有内部总线、系统总线和外部总线。

    内部总线:是微机内部各外围芯片与处理器之间的总线,用于芯片一级的互连;

    系统总线:是微机中各插件板与系统板之间的总线,用于插件板一级的互连;

    外部总线:则是微机和外部设备之间的总线,微机作为一种设备,通过该总线和其他设备进行信息与数据交换,它用于设备一级的互连。

               1内部总线:I2C总线,SPI总线,SCI总线(功能与51的异步通信功能基本相同)等;

               2系统总线:ISA总线,EISA总线,VESA总线,PCI总线,CompactPCI等;

               3外部总线:RS-232-C总线,RS-485总线,IEEE-488总线,USB总线等。

              广义上说,计算机通信方式可以分为并行通信串行通信,相应的通信总线被称为并行总线串行总线。并行通信速度快、实时性好,但由于占用的口线多,不适于小型化产品;而串行通信速率虽低,但在数据通信吞吐量不是很大的微处理电路中则显得更加简易、方便、灵活。串行通信一般可分为异步模式同步模式。


    展开全文
  • 一 I2C总线 二 SDIO SDIO总线  SDIO总线和USB总线类似,SDIO总线也有两端,其中一端是主机(HOST)端,另一端是设备端(DEVICE),采用HOST- DEVICE这样的设计是为了简化DEVICE...

    一 I2C总线







    二 SDIO

    SDIO总线

           SDIO总线和USB总线类似,SDIO总线也有两端,其中一端是主机(HOST)端,另一端是设备端(DEVICE),采用HOST- DEVICE这样的设计是为了简化DEVICE的设计,所有的通信都是由HOST端发出命令开始的。在DEVICE端只要能解溪HOST的命令,就可以同HOST进行通信了。

           SDIOHOST可以连接多个DEVICE,如下图所示:

     

     

           这个是同SD的总线一样的,其中有如下的几种信号

    1.       CLK信号:HOSTDEVICE的时钟信号.

    2.       CMD信号:双向的信号,用于传送命令和反应。

    3.       DAT0-DAT3 信号:四条用于传送的数据线。

    4.       VDD信号:电源信号。

    5.       VSS1VSS2:电源地信号。

    SDIO总线定义中,DAT1信号线复用为中断线。在SDIO1BIT模式下DAT0用来传输数据,DAT1用作中断线。在SDIO4BIT模式下DAT0-DAT3用来传输数据,其中DAT1复用作中断线。

     

    SDIO命令:

           SDIO总线上都是HOST端发起请求,然后DEVICE端回应请求。其中请求和回应中会数据信息。

    1.       Command:用于开始传输的命令,是由HOST端发往DEVICE端的。其中命令是通过CMD信号线传送的。

    2.       Response:回应是DEVICE返回的HOST的命令,作为Command的回应。也是通过

    CMD线传送的。

    3.       Data:数据是双向的传送的。可以设置为1线模式,也可以设置为4线模式。数据是通过DAT0-DAT3信号线传输的。

      SDIO的每次操作都是由HOSTCMD线上发起一个CMD,对于有的CMDDEVICE需要返回Response,有的则不需要。

           对于读命令,首先HOST会向DEVICE发送命令,紧接着DEVICE会返回一个握手信号,此时,当HOST收到回应的握手信号后,会将数据放在4位的数据线上,在传送数据的同时会跟随着CRC校验码。当整个读传送完毕后,HOST会再次发送一个命令,通知DEVICE操作完毕,DEVICE同时会返回一个响应。

           对于写命令,首先HOST会向DEVICE发送命令,紧接着DEVICE会返回一个握手信号,此时,当HOST收到回应的握手信号后,会将数据放在4位的数据线上,在传送数据的同时会跟随着CRC校验码。当整个写传送完毕后,HOST会再次发送一个命令,通知DEVICE操作完毕,DEVICE同时会返回一个响应。


    展开全文
  • 为了简化硬件电路设计、简化系统结构,常用一组线路,配置以适当的接口电路,与各部件和外围设备连接,这组共用的连接线路被称为总线
  • 在电路设计中,I2C总线是比较常用的两线式串行通信方式,大多数的CPU都擅长于并口操作,不具备直接操作I2C总线接口的能力。为了使不具备I2C总线接口能力的CPU通过对并口的简单操作实现对I2C总线接口的控制,在分析I2...
  • 引言  串行接口已成为当前传输接口的发展趋势...因此基于FPGA的具有SPI总线接口的FLASH功能实现为工程设计提供了一种原型,为进一步的工程开发奠定了基础。  1 SPI总线介绍  1.1 SPI总线简介  SPI目前有3种规格SPI
  • 摘要:设计了一种基于工控机和AEC429-PCI-22/S5 PCI板卡的便携式ARINC429总线仿真与采集系统,描述了系统的硬件原理及组成,并分析了软件结构及PCI板卡的...本文提出一种基于AEC429-PCI-22/S5总线接口卡的ARINC429总线
  •  下面就电路设计中7个常用接口类型的关键点进行说明一下:  (1)TTL电平接口:  这个接口类型基本是老生常谈的吧,从上大学学习模拟电路、数字电路开始,对于一般的电路设计,TTL电平接口基本就脱不了“干系...
  • 视频详细地介绍了常用的音频接口类型、标准、使用方法及注意事项,方便大家在不同的音频应用领域进行音频测试、测量及音频传输等重要环节的理解与应用。    常见线材包括  1、专业音频线 ...
  •  下面就电路设计中7个常用接口类型的关键点进行说明一下:  (1)TTL电平接口:  这个接口类型基本是老生常谈的吧,从上大学学习模拟电路、数字电路开始,对于一般的电路设计,TTL电平接口基本...
  • ARM硬件接口总线介绍

    万次阅读 多人点赞 2018-01-11 10:05:51
    常用总线接口介绍: uart: 接口介绍:uart和com是指物理接口形式,ttl和rs232是指电平信号标准。Uart为4线接口(VCC、GND、TX、RX)采用ttl电平,0为低电平(0V),1为高电平(3.3V或以上)。COM是PC机上的9线...

    ARM总线架构:分高速总线和低速总线,类似pc机的南北桥。


    常用总线接口介绍:

    uart:

    接口介绍:uart和com是指物理接口形式,ttl和rs232是指电平信号标准。Uart为4线接口(VCC、GND、TX、RX)采用ttl电平,0为低电平(0V),1为高电平(3.3V或以上)。COM是PC机上的9线接口,采用RS232电平(负逻辑电平,+5-+12V为低电平,-12--5V为高电平)。

    时序协议:

    波特率:此参数容易和比特率混淆,其实他们是由区别的。具体可以百度更清楚。但是我认为uart中的波特率就可以认为是比特率,即每秒传输的位数(bit)。一般选波特率都会有9600,19200,115200等选项。其实意思就是每秒传输这么多个比特位数(bit)。 
    起始位:先发出一个逻辑”0”的信号,表示传输数据的开始。 
    数据位:可以选择的值有5,6,7,8这四个值,可以传输这么多个值为0或者1的bit位。这个参数最好为8,因为如果此值为其他的值时当你传输的是ASCII值时一般解析肯定会出问题。理由很简单,一个ASCII字符值为8位,如果一帧的数据位为7,那么还有一位就是不确定的值,这样就会出错。 
    校验位:数据位加上这一位后,使得“1”的位数应为偶数(偶校验)或奇数(奇校验),以此来校验数据传送的正确性。就比如传输“A”(01000001)为例。 
    1、当为奇数校验:”A”字符的8个bit位中有两个1,那么奇偶校验位为1才能满足1的个数为奇数(奇校验)。图-1的波形就是这种情况。 
    2、当为偶数校验:”A”字符的8个bit位中有两个1,那么奇偶校验位为0才能满足1的个数为偶数(偶校验)。 
    此位还可以去除,即不需要奇偶校验位。 
    停止位:它是一帧数据的结束标志。可以是1bit、1.5bit、2bit的空闲电平。可能大家会觉得很奇怪,怎么会有1.5位~没错,确实有的。所以我在生产此uart信号时用两个波形点来表示一个bit。这个可以不必深究。。。 
    空闲位:没有数据传输时线路上的电平状态。为逻辑1。 
    传输方向
    :即数据是从高位(MSB)开始传输还是从低位(LSB)开始传输。比如传输“A”如果是MSB那么就是01000001(如图-2),如果是LSB那么就是10000010(如下图的图-4) 

    spi:

    接口介绍:

    SPI是一种高速的,全双工,同步的通信总线。分为主(master)、从(slave)两种模式,一个SPI通讯系统需要包含一个(且只能是一个)maser(主设备),一个或多个slave(从设备)。 主从角色不能切换。

    SPI接口的读写操作,都是由master发起。当存在多个从设备时,通过各自的片选(slave select)信号进行管理。

    除了供电、接地两个模拟连接以外,SPI总线定义四组数字信号:

        - 接口时钟SCLKSerial Clock,也叫SCKCLK),master输出至slave的通讯时钟。
        - MOSI Master Output Slave Input,也叫SIMOMTSR、DI、DIN、SI)自master输出至slave的数据线。
        - MISO Master Input Slave Output,也叫SOMIMRST、DO、DOUT、SO)自slave输出至master的数据线。
        - SS(Slave select,也叫nSSCS、CSB、CSN、EN、nSS、STE、SYNCmasterslave的片选信号,自master输出至slave,低有效。

    时序协议:

    spi速率取决于时钟速率,一般速率能达到30M以上。

    主从一对一连接时如下:


    注释:

        - 某些芯片产品上,对SPI两条数据线的命名为SDO/SDI。此时需要将masterSDO连接到slaveSDI,将masterSDI连接到slaveSDO
        - 当系统中只有一个SLAVE时,且SLAVE的SS是低电平有效时,Slave的SS接口直接接地也不影响通讯。当然了,实际应用中,如果要考虑到功耗等因素,处理起来或许就不那么简单了,具体问题具体分析。
        - 有的芯片SPI接口的SS信号,对电平敏感,通讯前确保SS是低电平就好;而有的SPI芯片的SS信号是下降沿敏感的。比如Maxim MAX1242 ADC,开始通讯前,需要SS信号有一个高→低的翻转。 
        - 多数SLAVE的MISO接口有三态输出(高电平、低电平、高阻),当SS无效时,它们的MISO信号输出高阻态(啥都没接的状态)。若SLAVE的MISO接口不支持高阻输出,则无法应用于多SLAVE的SPI系统。

    主从多对一连接时如下:

    spi为沿采样,SPI的接口时序配置由两个参数决定:
    1、 CPOL,clock polarity,译作时钟极性。
    2、 CPHA,clock phase,译作时钟相位。
    CPOL具体说明:
    CPOL用于定义时钟信号在空闲状态下处于高电平还是低电平,为1代表高电平,0为低电平。
    知道这些就好,很简单的一个概念 。如果存在疑问,结合下面的时序图理解就好。
    CPHA具体说明:
    首先,在同步接口中,肯定存在一个接口时钟,用来同步采样接口上数据的。
    CPHA就是用来定义数据采样在第几个边沿的。为1代表第二个边沿采样,为0代表第一个边沿采样。
    以上两个参数,总共有四种组合:
    MODE 0: CPOL=0, CPHA=0 ,CLK限制状态为低电平,第一个边沿采样,所以是上升沿采样。
    MODE 1: CPOL=0, CPHA=1CLK限制状态为低电平,第二个边沿采样,所以是下降沿采样。
    MODE 2: CPOL=1, CPHA=0 CLK限制状态为高电平,第一个边沿采样,所以是下降沿采样。
    MODE 3: CPOL=1, CPHA=1 CLK限制状态为高电平,第二个边沿采样,所以是上升沿采样。

    I2c:

    接口介绍:
    i2c总线接口除了供电和地之外,还有两根线,数据线SDA和时钟线SCL。I2C的每个设备既可以做主设备也可以做从设备,设备间通讯是通过唯一地址来区分,这个地址可以根据设备芯片手册得知或者配置。
    I2c总线传输速率分为标准模式(100kbit/s)、快速模式(400kbit/s)、高速模式(3.4Mbit/s)。
    I2c接线图如下:

    协议介绍:

    SDIO总线
           SDIO总线和USB总线类似,SDIO总线也有两端,其中一端是主机(HOST)端,另一端是设备端(DEVICE),采用HOST- DEVICE这样的设计是为了简化DEVICE的设计,所有的通信都是由HOST端发出命令开始的。在DEVICE端只要能解溪HOST的命令,就可以同HOST进行通信了。
           SDIO的HOST可以连接多个DEVICE,如下图所示:
           这个是同SD的总线一样的,其中有如下的几种信号
    1.       CLK信号:HOST给DEVICE的时钟信号.
    2.       CMD信号:双向的信号,用于传送命令和反应。
    3.       DAT0-DAT3 信号:四条用于传送的数据线。
    4.       VDD信号:电源信号。
    5.       VSS1,VSS2:电源地信号。
    在SDIO总线定义中,DAT1信号线复用为中断线。在SDIO的1BIT模式下DAT0用来传输数据,DAT1用作中断线。在SDIO的4BIT模式下DAT0-DAT3用来传输数据,其中DAT1复用作中断线。
    SDIO命令:
           SDIO总线上都是HOST端发起请求,然后DEVICE端回应请求。其中请求和回应中会数据信息。
    1.       Command:用于开始传输的命令,是由HOST端发往DEVICE端的。其中命令是通过CMD信号线传送的。
    2.       Response:回应是DEVICE返回的HOST的命令,作为Command的回应。也是通过
    CMD线传送的。
    3.       Data:数据是双向的传送的。可以设置为1线模式,也可以设置为4线模式。数据是通过DAT0-DAT3信号线传输的。
      SDIO的每次操作都是由HOST在CMD线上发起一个CMD,对于有的CMD,DEVICE需要返回Response,有的则不需要。
           对于读命令,首先HOST会向DEVICE发送命令,紧接着DEVICE会返回一个握手信号,此时,当HOST收到回应的握手信号后,会将数据放在4位的数据线上,在传送数据的同时会跟随着CRC校验码。当整个读传送完毕后,HOST会再次发送一个命令,通知DEVICE操作完毕,DEVICE同时会返回一个响应。
           对于写命令,首先HOST会向DEVICE发送命令,紧接着DEVICE会返回一个握手信号,此时,当HOST收到回应的握手信号后,会将数据放在4位的数据线上,在传送数据的同时会跟随着CRC校验码。当整个写传送完毕后,HOST会再次发送一个命令,通知DEVICE操作完毕,DEVICE同时会返回一个响应。
    I2S:
     I2S协议作为音频数据传输协议,由Philips制定。该协议由三条数据线组成:
    1、SCLK:串行时钟,频率= 2 * 采样频率 * 采样位数。
    2、WS:字段(声道)选择,用来切换左右声道数据。WS = 采样频率(fs)。
    a、1(左声道)
    b、0(右声道)
    3、SD:串行数据(二进制补码)(MSB--->LSB:数据由最高位到最低位依次传输)
    PCM:

    IIS的采样频率一般为44.1KHZ和48KHZ做
    PCM采样频率一般为8K,16K。
    它们有四组信号: 位时钟信号,同步信号,数据输入,数据输出。     
    PCM一般传单声道的声音,也可以传立体声。
    IIS一般传立体声。数据格式都为PCM格式。   
    左(右)声道的一个点一般为16位,两个声道加起来为32位。
    IIS为一个周期传2点。   

    1.PCM(脉冲编码调制)
     (1) 时钟脉冲 BCLK ;BCLK的频率=2×采样频率×采样位数 

     (2) 帧同步信号FS; 该信号为低时该帧数据有效

     (3)接收数据DR

     (4)发送数据DX  

    在FS信号的上升沿,数据传输从MSB(Most Significant Bit)字开始,FS频率等于采样率。
    FS信号之后开始数据字的传输,单个的数据位按顺序进行传输,1个时钟周期传输1个数据字。
    发送MSB时,信号的等级首先降到最低,以避免在不同终端的接口使用不同的数据方案时造成MSB的丢失。
      PCM接口很容易实现,原则上能够支持任何数据方案和任何采样率:

      但需要每个音频通道获得一个独立的数据队列

    lvds接口:

    lvds接口采用差分总线。接口主要包括数据线和时钟线。数据线用于传输RGB、数据使能、行同步、厂同步。

    lvds接口分为单路6bitlvds、双路6bitlvds、单路8bitlvds、双路8bitlvds。8bit、6bit代表基色信号的位数,跟液晶屏有关,决定了液晶屏的颜色精度。

    单路、双路主要用于解决传输速率,对于高分辨率的液晶屏,若时钟不满足传输速度,则采用双路。

    单路6bit一共四个通道,一个通道用于时钟线,3个通道作为数据线。单路8bit是五通道,双路8bit是10通道。

    一般单通道可以达到720p分辨率,双通道可以达到1080p分辨率。

    RGB接口:

    最大分辨率和时钟频率

             a. Parallel RGB

                分辨率:1920 * 1080

                时钟频率:1920*1080*60*1.2 = 149MHZ

             b. Serial RGB

                分辨率:800 * 480

                时钟频率:800*3*480*60*1.2 = 83MHZ

    Parallel Rgb


    serial rgb






    展开全文
  • 什么是总线接口

    千次阅读 2014-09-18 13:15:40
    为了简化硬件电路设计、简化系统结构,常用一组线路,配置以适当的接口电路,与各部件和外围设备连接,这组共用的连接线路被称为总线。采用总线结构便于部件和设备的扩充,尤其制定了统一的总线标准则容易使不同设备...
  • 摘要:设计了一种基于工控机和AEC429-PCI-22/S5 PCI板卡的便携式ARINC429总线仿真与采集系统,描述了系统的硬件原理及组成,并分析了软件结构及PCI板卡的...本文提出一种基于AEC429-PCI-22/S5总线接口卡的ARINC429总
  • 总线接口详解

    千次阅读 2019-02-01 19:47:14
    接口与总线有时也不加区分,合称为总线接口或接口总线等。 部件:CPU,内存,显卡,硬盘, KVM。 总线(Bus)是计算机各种功能部件之间传送信息的公共通信干线,它是由导线组成的传输线束; 接口包括:PCI总线...
  • 主流PC常用总线总结

    千次阅读 2016-09-21 23:18:53
    主流PC常用总线总结 PCI-E; USB; SATA; M.2; Type-C 芯片组; 北桥; 南桥
  • ARINC429总线是目前航空电子分各子系统之间最常用的通信总线之一,作为现代航空电子系统的骨架,一旦该总线系统或挂接的机载电子
  • 在符合Linux内核设备模型[2]的前提下,实现一个稳定的单总线接口,将整个控制器分为顶层设备接口、核心层、底层硬件接口由上到下3个部分;同时对驱动和设备分离、顶层设备接口和具体硬件操作分离。
  • 目前常用的PCI芯片如PCD054、PCD052等虽然性能稳定、使用方便,但它们只适用33 MHz、32位总线接口,受时序设计和应用程序效率等影响,总线传输速度约稳定在70 MB·s-1;使用IP核虽可以兼容66 Hz、64位总线且节省板卡...
  • 但是计算机没有CAN总线接口,为了进行CAN总线的调试,必须具有专用的适配卡才能实现与计算机的通信。目前常用的CAN转换器是基于单片机设计的,一般只适用于单路CAN总线的数据转换,可扩展性差。
  • 目前常用的PCI芯片如PCD054、PCD052等虽然性能稳定、使用方便,但它们只适用33 MHz、32位总线接口,受时序设计和应用程序效率等影响,总线传输速度约稳定在70 MB·s-1;使用IP核虽可以兼容66 Hz、64位总线且节省板卡...
  • 本文所设计的数字化仪是基于高性能FPGA芯片实现的,FPGA承担了绝大部分的控制和数据处理...在设计时将FPGA分成高速A/D接口模 块、数据降速模块、调理通路控制模块、存储接口模块、PXI接口控制模块等主要功能模块设计。

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 48,145
精华内容 19,258
关键字:

常用的总线接口