精华内容
下载资源
问答
  • 常用时序逻辑功能器件 常用时序逻辑功能器件
  • 各种类型计数器和寄存器的电路组成 典型计数器和寄存器集成电路 计数器和寄存器的典型应用
  • 这一讲我们来看一些时序逻辑电路的具体实例。 如有错误,请多指正,我会及时更正错误,并不断补充更新。 计数器 能够统计输入脉冲个数的时序电路 除了用于直接计数外,还可用于定时器、分频器、程序控制器、信号发生...

    这一讲我们来看一些时序逻辑电路的具体实例。

    如有错误,请多指正,我会及时更正错误,并不断补充更新。

    先对前期学过的锁存器和触发器的逻辑符号回顾以下

    在这里插入图片描述

    计数器

    能够统计输入脉冲个数的时序电路

    除了用于直接计数外,还可用于定时器、分频器、程序控制器、信号发生器等多种数字设备中。

    在这里插入图片描述

    同步计数器

    各个触发器的时钟输入端均和同一个时钟脉冲相连

    触发器的状态改变与时钟脉冲同步

    同步二进制计数器

    1. 电路组成

    如图:四位同步二进制加法计数器。由4个T触发器组成

    在这里插入图片描述

    1. 逻辑功能分析

    在这里插入图片描述
    状态表:
    在这里插入图片描述
    该计数器也叫模16同步加法计数器

    1. 特点
      ①模为2n(n为触发器的个数)
      ②用T触发器构成的同步二进制加法计数器,电路连接有以下两条规律:

    T0=1
    Ti=Qi-1Qi-2…Q1Q0

    同步十进制计数器

    也叫BCD码计数器或模10计数器

    1. 电路组成

    在这里插入图片描述

    1. 逻辑功能分析

    在这里插入图片描述
    状态表

    在这里插入图片描述

    可逆计数器

    既有加法计数功能又有减法计数功能的计数器

    在这里插入图片描述

    异步计数器

    有的触发器直接受输入计数脉冲控制,有的则把其他触发器的输出作为时钟输入信号

    触发器状态改变有先有后

    异步二进制计数器

    1. 电路组成
      4位二进制异步加法计数器,或模16异步加法计数器
      在这里插入图片描述

    2. 逻辑功能分析
      波形图

    在这里插入图片描述
    逢16进1

    异步十进制计数器

    1. 电路组成

    在这里插入图片描述

    1. 逻辑功能分析

    在这里插入图片描述

    寄存器和移位寄存器

    寄存器

    用于暂时存放二进制数码的时序逻辑部件

    一般含有触发器堆和控制电路这两个部分

    如:74175型4位D触发器数据寄存器
    在这里插入图片描述

    移位寄存器

    简称移存器

    具有存放代码和移位功能

    在这里插入图片描述

    单向移位寄存器

    串入-串/并出单向移存器

    右移寄存器
    在这里插入图片描述
    在这里插入图片描述

    波形图

    在这里插入图片描述

    串/并入-串出单向移存器

    左移寄存器

    在这里插入图片描述

    双向移位寄存器

    4位双向移位寄存器74194

    在这里插入图片描述

    移位寄存器型计数器

    在移位寄存器的基础上加上反馈电路而构成的具有特殊编码的同步计数器

    环形计数器
    1. 电路组成

    在这里插入图片描述

    1. 逻辑功能分析

    在这里插入图片描述

    1. 实现自启动特性的方法

    在这里插入图片描述

    扭环形计数器
    1. 电路符号

    在这里插入图片描述

    1. 逻辑功能分析

    在这里插入图片描述

    1. 实现自启动特性的方法

    在这里插入图片描述

    这一讲总结的不是很好(主要是我自己还没有理解得很好),以后还会补充更新哈。

    展开全文
  • 数字电路-时序逻辑电路

    千次阅读 2020-03-04 17:25:50
    然后分别介绍了移位寄存器、计数器、顺序脉冲发生器等各类常用时序逻辑电路的工作原理和使用方法。在讲述了时序逻辑电路的设计方法后,初步介绍如何用硬件描述语言描述时序逻辑电路。最后从物理概念上讨论了时序逻辑...

    摘要:本节将系统介绍时序逻辑电路的工作方法和分析方法、设计方法。首先,概要地讲述了时序逻辑电路在逻辑功能和电路结构上的特点,并详细介绍了分析时序逻辑电路的具体方法和步骤。然后分别介绍了移位寄存器、计数器、顺序脉冲发生器等各类常用时序逻辑电路的工作原理和使用方法。在讲述了时序逻辑电路的设计方法后,初步介绍如何用硬件描述语言描述时序逻辑电路。最后从物理概念上讨论了时序逻辑电路的动态特性和竞争-冒险现象。

    基本概念

    组合逻辑电路:t 时刻输出仅与t时刻输入有关,与 t 以前的状态无关。

    时序逻辑电路:t 时刻输出不仅与 t 时刻输入有关,还与电路过去的状态有关。

    时序逻辑电路的构成及结构特点

    1. 由组合电路和存储电路(触发器)构成,而存储电路是必不可少的。
    2. 存储电路的的输出状态必须反馈到组合电路的输入端、与输入信号一起,共同决定组合逻辑电路的输出,可用三组方程来描述。
    图1 时序逻辑电路的结构框图

    时序逻辑电路的框图可以画成图1右图所示的普遍形式。图中的X\left ( x_{1},x_{2},\cdot \cdot \cdot ,x_{i} \right )代表输入信号,Y\left ( y_{1},y_{2},\cdot \cdot \cdot ,y_{j} \right )代表输出,Z\left ( z_{1},z_{2},\cdot \cdot \cdot ,z_{k} \right )代表存储电路的输入信号,Q\left ( q_{1},q_{2},\cdot \cdot \cdot ,q_{l} \right )代表存储电路的输出,这些信号可以用三个方程组来描述

    输出方程 \left\{\begin{matrix} y_{1}=f_{1}\left ( x_{1},x_{2},\cdot \cdot \cdot ,x_{i},q_{1},q_{2},\cdot \cdot \cdot ,q_{l} \right )\\ y_{2}=f_{2}\left ( x_{1},x_{2},\cdot \cdot \cdot ,x_{i},q_{1},q_{2},\cdot \cdot \cdot ,q_{l} \right ) \\ \vdots \\ y_{j}=f_{j}\left ( x_{1},x_{2},\cdot \cdot \cdot ,x_{i},q_{1},q_{2},\cdot \cdot \cdot ,q_{l} \right ) \end{matrix}\right.

    驱动方程/

    (激励方程)

    \left\{\begin{matrix} z_{1}=g_{1}\left ( x_{1},x_{2},\cdot \cdot \cdot ,x_{i},q_{1},q_{2},\cdot \cdot \cdot ,q_{l} \right )\\ z_{2}=g_{2}\left ( x_{1},x_{2},\cdot \cdot \cdot ,x_{i},q_{1},q_{2},\cdot \cdot \cdot ,q_{l} \right ) \\ \vdots \\ z_{k}=g_{k}\left ( x_{1},x_{2},\cdot \cdot \cdot ,x_{i},q_{1},q_{2},\cdot \cdot \cdot ,q_{l} \right ) \end{matrix}\right.
    状态方程 \left\{\begin{matrix} q_{1}{}'=h_{1}\left ( z_{1},z_{2},\cdot \cdot \cdot ,z_{k},q_{1},q_{2},\cdot \cdot \cdot ,q_{l} \right )\\ q_{2}{}'=h_{2}\left ( z_{1},z_{2},\cdot \cdot \cdot ,z_{k},q_{1},q_{2},\cdot \cdot \cdot ,q_{l} \right ) \\ \vdots \\ q_{l}{}'=h_{l}\left ( z_{1},z_{2},\cdot \cdot \cdot ,z_{k},q_{1},q_{2},\cdot \cdot \cdot ,q_{l} \right ) \end{matrix}\right.

    时序电路分类:同步时序电路、异步时序电路;Moore型、Mealy型。

    时序逻辑电路的分析方法

    同步时序电路分析方法

    分析同步时序电路时一般按如下步骤进行:

    1. 从给定的逻辑图中写出每个触发器的驱动方程。
    2. 将得到的这些驱动方程代入相应触发器的特征方程,得出每个触发器的状态方程,从而得到由这些状态方程组成的整个时序电路的状态方程组。
    3. 根据逻辑图写出电路的输出方程。
    4. 写出整个电路的状态转换表、状态转换图和时序图;
    5. 由状态转换表或状态转换图得出电路的逻辑功能。

    异步时序电路分析方法

    1. 异步时序电路的分析方法和同步时序电路的分析方法有所不同。在异步时序电路中,每次电路状态发生转换时并不是所有触发器都有时钟信号。只有那些有时钟信号的触发器才需要用特征方程去计算次态,而没有时钟信号的触发器将保持原来的状态不变。

    若干常用的时序逻辑电路

    移位寄存器

    可寄存一组二进制数码的逻辑部件,叫寄存器,是由触发器构成的,只要有置位和复位功能,就可以做寄存器,如基本SR锁存器、D触发器、JK触发器等等。一个触发器可以存1位二进制代码,故N位二进制代码需要N个触发器。

    根据存放数码的方式不同分为并行和串行两种:并行方式就是将寄存的数码从各对应的输入端同时输入到寄存器中;串行方式是将数码从一个输入端逐位输入到寄存器中。根据取出数码的方式不同也可分为并行和串行两种:并行方式就是要取出的数码从对应的各个输出端上同时出现;串行方式是被取出的数码在一个输出端逐位输出;根据有无移位功能寄存器也常分为数码寄存器和移位寄存器。

    由D触发器构成的4位移位寄存器

    图2 由D触发器构成的4位移位寄存器

    其中D1为串行输入端, D0为串行输出端,Q3~ Q0为并行输出端,CLK为移位脉冲输入端。因为触发器由传输延迟时间tpd,所以在CLK↑到达时,各触发器按前一级触发器原来的状态翻转。

    图3 状态表及波形图

    由JK触发器构成的移位寄存器

    电路如图4所示,其分析原理同上,不同的是JK触发器的寄存是在移位脉冲的下降沿发生的。

    图4 由JK触发器构成的移位寄存器

    双向移位寄存器74LS194A

    图5 双向移位寄存器74LS194A
    图6 由两片74LS194A构成8位双向移位寄存器

    计数器

    在计算机和数字逻辑系统中,计数器是最基本、最常用的部件之一。它不仅可以记录输入的脉冲个数,还可以实现分频、定时、产生节拍脉冲和脉冲序列等。

    加法计数器

    图7 用T触发器构成的同步二进制加法计数器

    减法计数器:略

    可逆计数器:略

    环形计数器:略

    扭环形计数器:略

    顺序脉冲发生器

    在一些数字系统中,有时需要系统按照事先规定的顺序进行一系列的操作,这就要求系统的控制部分能给出一组在时间上有一定先后顺序的脉冲信号,能产生这种信号的电路就是顺序脉冲发生器。

    由移位寄存器构成

    图8 由移位寄存器构成的顺序脉冲发生器

    由计数器和译码器构成的

    图9为由74LS161构成的8进制计数器和3-8译码器构成的顺序节拍脉冲发生器

    图9 由计数器和译码器构成的顺序脉冲发生器

    序列信号发生器

    在数字信号的传输和数字系统的测试中,有时需要用到一组特定的串行数字信号,这样的信号称为序列信号,产生序列信号的电路称为序列信号发生器。

    由计数器和数据选择器构成

    图10 由计数器和数据选择器构成序列信号发生器

     

    由移位寄存器构成:

    时序逻辑电路的设计方法

    同步时序逻辑电路的设计方法

    一 、逻辑抽象,得出电路的状态转换图或状态转换表

    1. 分析给定的逻辑问题,确定输入变量、输出变量以及电路的状态数。通常取原因(或条件)作为输入逻辑变量,取结果作输出逻辑变量;
    2. 定义输入、输出逻辑状态和每个电路状态的含义,并将电路状态顺序编号;
    3. 按照题意列出电路的状态转换表或画出电路的状态转换图。

    二、 状态化简

    1. 若两个电路状态在相同的输入下有相同的输出,并且转换到同样的一个状态去,则称这两个状态为等价状态。等价状态可以合并,这样设计的电路状态数少,电路越简。

    三、 状态分配

    状态分配也叫状态编码

    1. 确定触发器的数目n ;
    2. 确定电路的状态数M ,应满足2n-1<M≤2n;
    3. 进行状态编码,即将电路的状态和触发器状态组合对应起来。

    四 、选定触发器的类型,求出电路的状态方程、驱动方程和输出方程

    1. 选定触发器的类型;
    2. 由状态转换图(或状态转换表)和选定的状态编码、触发器的类型,写出电路的状态方程、驱动方程和输出方程。

    五 、根据得到的方程式画出逻辑图

    六、 检查设计的电路能否自启动

    若电路不能自启动,则应采取下面措施:

    1. 通过预置数将电路状态置成有效循环状态中;
    2. 通过修改逻辑设计加以解决。
    图11 同步时序逻辑电路设计过程框图

    时序逻辑电路的自启动设计

    在前面的同步时序电路设计中,电路的自启动检查是在最后一步进行的,如果不能自启动,还要返回来从新修改设计。如果在设计过程中能够考虑自启动的问题,就可以省略检查自启动这一步骤了。

    异步时序逻辑电路的设计方法

    由于异步时序电路中的触发器不是同时动作的,因而在设计异步时序电路时除了需要完成设计同步时序电路所应做的各项工作外,还要为每个触发器选定合适的时钟信号。这就是设计异步时序电路所遇到的特殊问题。

    设计步骤大体上任可按照同步时序电路的设计步骤进行。

    复杂时序逻辑电路的设计

    在一些复杂的时序电路中,往往会包含为数众多的输入变量、输出变量、电路状态,而且存在多种状态循环和需要完成各种逻辑运算。这时已难以用一组状态方程、驱动方程和输出方程描述整个电路的逻辑功能了,因此简单地套用前面讲过的设计方法显然已经行不通了。

    在这种情况下,通常采用层次化结构设计方法,或者称为模块化设计方法。层次化结构设计方法有“自顶向下”和“自底向上”两种做法。采用自顶向下的做法时,首先需要将所设计电路的功能逐级划分为更简单的功能模块,直到这些模块都能用简单的逻辑电路实现为止。这些简单的逻辑电路都可以用我们前面讲过的设计方法来设计。由于电路规模较大、功能复杂,所以经常需要有一个控制模块去协调各模块之间的操作。有人又将这类能明显地划分出控制模块的数字电路称为数字系统。

    由于自顶向下划分模块的过程中完全是从获得最佳电路性能出发的,并未考虑这些模块电路是否有成熟的设计存在了,所以必须从头设计每个模块电路,然后进行仿真和测试。在发现问题时,还需反复修改。即便如此,在做成硬件电路后,也不能保证绝对不出现问题。

    在采用自底向上的做法时,首先要考虑有哪些已知的、成熟的模块电路可以利用。这些模块电路可能是标准化的集成电路器件,也可能是经过验证的计算机软件。将电路划分为功能模块时,最后要划分到能利用这些已有的模块电路来实现为止。直接采用这些模块电路能大大减少设计的工作量。然而有时由于需要迁就已有的模块电路,这就会使电路的某些性能受到一些影响。另外,也不可能任何一种功能模块都有现成的成熟设计,因此多数情况下都采用自顶向下和自底向上相结合的方法,以求达到既能满足设计要求,又能提高设计速度、降低设计成本的目标。

    时序逻辑电路中的竞争-冒险现象

    因为时序逻辑电路通常都包含组合逻辑电路和存储电路两个部分,所以它的竞争-冒险现象也包含两个方面。一方面是其中的组合逻辑电路部分可能发生的竞争-冒险现象。另一方面是存储电路(或者说是触发器)工作过程中发生的竞争-冒险现象。

    为了保证触发器可靠地翻转,输入信号和时钟信号在时间配合上应满足一定的要求。然而当输入信号和时钟信号同时改变,而且途径不同路径到达同一触发器时,便产生了竞争。

    图12 说明时序电路竞争-冒险现象的例子

    图12 八进制异步计数器电路中,就存在着这种存储电路的竞争-冒险现象。由于CLK3取自Q1,而J3=K3=Q2,FF2的时钟信号又取自Q'1,因而当FF1由0变成1时FF3的输入信号和时钟电平同时改变,导致了竞争-冒险现象的发生。

    如果Q1从0变成1时Q2的变化首先完成, CLK3的上升沿随后才到,那么在CLK3 =1的全部时间里J3和K3的状态将始终不变,可以根据CLK3下降沿到达时Q2的状态决定FF3是否该翻转。此时电路是一个八进制计数器。

    反之,如果Q1从0变成1时CLK3的上升沿首先到达,而Q2的变化在后,则CLK3 =1的全部时间里J3和K3的状态可能发生变化,这就不能简单地凭CLK3下降沿到达时Q2的状态来决定Q3的次态了。电路就不按八进制计数循环工作了。倘若在设计时无法确切知道CLK3和Q2哪一个先改变状态,那么也就不能确定电路状态转换的规律。

    为了确保CLK3的上升沿在Q2的新状态稳定建立之后才到达FF3 ,可以在Q1到CLK3 的传输通道上增加延迟环节,G1和G2就是作延迟环节用的。只要G1和G2的传输延迟时间足够长,一定能使Q2的变化先于CLK3的变化,保证电路按八进制计数循环正常工作。

    一般认为存储电路的竞争-冒险现象仅发生在异步时序电路中。在有些规模较大的同步时序电路中,由于每个门的带负载能力有限,所以经常是先用一个时钟信号同时驱动几个门电路,然后再由这几个门电路分别去驱动若干个触发器。由于每个门的传输时间不同,严格地讲系统已不是真正的同步时序电路了,故仍有可能发生存储器电路的竞争-冒险现象。

    参考链接

    《数字电子技术基础》(第六版)高等教育出版社

    展开全文
  • 时序逻辑电路6.1 概述6.1.1 时序逻辑电路的特点6.1.2 时序电路的一般结构形式与功能描述方法6.1.3 时序电路的分类6.2 时序电路的分析方法6.2.1 ...图6.3 若干常用时序逻辑电路6.3.1 寄存器和移位寄存器6.3.2 计数器...

    第六章 时序逻辑电路

    6.1 概述

    6.1.1 时序逻辑电路的特点

    功能上:任一时刻的输出不仅取决于该时刻的输入,还与电路原来的状态有关。(这里是考虑到延迟了的)

    电路结构上

    ①包含存储电路和组合电路,存储电路必不可少

    ②存储电路输出状态必须反馈到组合电路输入端,和输入变量共同决定输出

    在该图中,加法器逐位输入,结果也逐位输出。进位状态反馈到输入端,与输入变量共同决定输出。

    6.1.2 时序电路的一般结构形式与功能描述方法

    可用三个方程组来描述:

    1、输出方程(输出和输入的关系

    2、驱动(激励)方程(存储电路的输入

    3、状态方程(存储电路输出和输入现态的关系)

    q:现态; q*:次态

    6.1.3 时序电路的分类

    1. 同步时序电路与异步时序电路

    同步:存储电路中所有触发器的时钟使用统一的clk,状态变化发生在同一时刻

    异步:没有统一的clk, 触发器状态的变化有先有后

    1. 米利(Mealy)型和穆尔(Moore)型

    X是输入,Q是存储电路的输出

    6.2 时序电路的分析方法

    6.2.1 同步时序电路的分析方法

    分析:找出给定时序电路的逻辑功能,即找出在输入和CLK作用下,电路的次态和输出。

    一般步骤:

    ①从给定电路写出存储电路中每个触发器的驱动方程(输入的逻辑式),得到整个电路的驱动方程

    ②将驱动方程代入触发器的特性方程,得到状态方程

    ③从给定电路写出输出方程

    例:

    6.2.2 时序电路的状态转换表、状态转换图和时序图

    一、状态转换表

    已知初始状态,就可以通过初始状态的次态明白CLK=1时的状态和Y的状态。故以此递推,直到再回到初始状态为止。

    二、状态转换图

    根据观察,此为七进制计数器。Y是进位脉冲。

    自启动判断:任意给定一个初始状态,都能进入到主循环中去。即每个状态都必须与主循环的某个状态相联系

    三、时序图

    image-20201115085026537

    例6.2.3

    image-20201115085026537

    1.驱动方程:

    2.状态方程:

    特性方程: Q*=D

    3.输出方程:

    4.状态转换表、状态转换图

    jhbany

    因此可知,此为可控四进制计数器:当A=0时为加法计数器,A=1时为减法计数器

    5.时序图

    7SeaKq

    6.3 若干常用的时序逻辑电路

    6.3.1 寄存器和移位寄存器

    一、寄存器

    ①用于寄存一组二值代码,N位寄存器由N个触发器组成,可存放一组N位二值代码。

    ②只要求其中每个触发器可置1,置0。触发方式无要求。

    二、移位寄存器

    具有存储 + 移位功能

    存储的代码可在移位脉动作用下左移或右移

    比如:需要移位时,就打开开关,需要右移几位就打开多久的开关。

    kFWBJR 3DJOCA

    左移时,是从右向左传递数据;右移时,是从左向右传递数据。

    6.3.2 计数器

    用于计数、分频、定时、产生节拍脉冲

    分类:

    • 按时钟分,同步、异步
    • 按计数过程中数字增减分,加、减和可逆
    • 按计数器中的数字编码分,二进制、二-十进制和循环码…
    • 按计数容量分,十进制,六十进制…

    一、同步计数器

    1.同步二进制计数器

    ①同步二进制加法计数器

    原理:根据二进制加法运算规则可知:在多位二进制数末位加1,若第i位以下皆为1时,则第i位应翻转

    末尾是必须反转的

    C在这里是一个进位输出。

    可见,从Q0Q_0Q3Q_3的周期都加倍了,~~我愿称之为超级加倍!~~频率以此减半,因此有分频功能,这种计数器也可称为分频器。

    74161为集成了该功能的同步十六进制计数器

    image-20201115104631794

    ②同步二进制减法计数器

    原理:根据二进制减法运算规则可知:在多位二进制数末位减1,若第i位以下皆为0时,则第i位应翻转。

    可以与加法计数器进行类比

    ③同步加减计数器

    a.单时钟方式

    image-20201115104909331

    b.双时钟方式

    加法、减法计数脉冲来自两个不同的脉冲源,时间上应错开

    1. 同步十进制计数器

    ①加法计数器

    基本原理:在四位二进制计数器基础上修改,当计到1001(9)时,则下一个CLK电路状态回到0000(0) (而不是1010)

    设计思路即根据真值表,求出表达式即可。

    器件实例:74160

    ②减法计数器

    基本原理: 对二进制减法计数器进行修改,在0000时减“1”后跳变为1001,然后按二进制减法计数就行了。

    ~~就是同理可得嘛~

    展开全文
  • 数字电路根据逻辑功能的不同特点,可以分成两大类,一类叫组合逻辑电路(简称组合电路),另一类叫做时序逻辑电路(简称时序电路)。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原来...

    数字电路根据逻辑功能的不同特点,可以分成两大类,一类叫组合逻辑电路(简称组合电路),另一类叫做时序逻辑电路(简称时序电路)。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号,而且还取决于电路原来的状态,或者说,还与以前的输入有关。

    中文名

    时序逻辑电路外文名

    sequential logic circuit

    分    类

    组合电路、时序电路

    9cf7be18ec39f63b8994b6fd3f3595d6.gif

    结构图

    时序逻辑电路简介

    语音

    时序逻辑电路是数字逻辑电路的重要组成部分,时序逻辑电路又称时序电路,主要由存储电路和组合逻辑电路两部分组成。它和我们熟悉的其他电路不同,其在任何一个时刻的输出状态由当时的输入信号和电路原来的状态共同决定,而它的状态主要是由存储电路来记忆和表示的。同时时序逻辑电路在结构以及功能上的特殊性,相较其他种类的数字逻辑电路而言,往往具有难度大、电路复杂并且应用范围广的特点[1]

    在数字电路通常分为组合逻辑电路和时序逻辑电路两大类,组合逻辑电路的有关内容在前面的章节里已经作了介绍,组合逻辑电路的特点是输入的变化直接反映了输出的变化,其输出的状态仅取决于输入的当前的状态,与输入、输出的原始状态无关,而时序电路是一种输出不仅与当前的输入有关,而且与其输出状态的原始状态有关,其相当于在组合逻辑的输入端加上了一个反馈输入,在其电路中有一个存储电路,其可以将输出的状态保持住,我们可以用下图的框图来描述时序电路的构成。

    从上面的图上可以看出,其输出是输入及输出前一个时刻的状态的函数,这时就无法用组合逻辑电路的函数表达式的方法来表示其输出函数表达式了,在这里引入了现态(Present state)和次态(Next State)的概念,当现态表示现在的状态(通常用Qn来表示),而次态表示输入发生变化后其输出的状态 (通常用Qn 1表示),那么输入变化后的输出状态表示为

    Qn 1=f(X,Qn)

    其中:X为输入变量。

    下面通过两个波形图来帮助建立时序电路中存储器的概念:

    从上图a图中可以看出,其图中有四段输入RS都为0的情况,但其输出Q的状态不同,这取决于输出的原始状态;而b图中的输入与图a相同,但多了一个CP,这时输出Q不仅取决于输入RS、输出Q的原始状态,而且取决CP的状态,仅当CP为高电平时,输入的状态才能影响输出的状态。通常将上面的两种类型分为两种形式的存储器电路:锁存器(Latch)和触发器(Flip-flop),其两者的区别在于其输出状态的变化是否取决于CP(时钟脉冲Clock Pulse)。将图a所有的电路称为锁存器,而b图所示的电路称为触发器电路。

    时序逻辑电路的特点:任意时刻的输出不仅取决于该时刻的输入,而且还和电路原来的状态有关,所以时序电路具有记忆功能。

    时序逻辑电路三种逻辑器件

    语音

    时序逻辑电路应用很广泛,根据所要求的逻辑功能不同进行划分,它的种类也比较繁多。在具体的授课环节中,主要选取了应用较广、具有典型时序逻辑电路特征的三种逻辑器件进行比较详细地介绍[1]

    1.计数器

    一般来说,计数器主要由触发器组成,用以统计输入计数脉冲CP的个数。计数器的输出通常为现态的函数。计数器累计输入脉冲的最大数目称为计数器的“模”,用M表示。如M=6计数器,又称六进制计数器。所以,计数器的“模”实际上为电路的有效状态数[1]

    同步七进制加法计数器的逻辑图计数器的种类很多,特点各异。主要分类如下:按计数进制可分为:二进制计数器、十进制计数器、任意进制计数器。按计数增减可分为:加法计数器、减法计数器、加/减计数器,又称可逆计数器。按计数器中触发器翻转是否同步可分为:异步计数器和同步计数器[1]

    2.寄存器

    寄存器是存放数码、运算结果或指令的电路,移位寄存器不但可存放数码,而且在移位脉冲作用下,寄存器中的数码可根据需要向左或向右移位。寄存器和移位寄存器是数字系统和计算机中常用的基本逻辑部件,应用很广。一个触发器可存储一位二进制代码, n个触发器可存储n位二进制代码。因此,触发器是寄存器和移位寄存器的重要组成部分。对寄存器中的触发器只要求它们具有置0或者置1功能即可,无论是用同步结构的触发器,还是用主从结构或者边沿触发的触发器,都可以组成寄存器[1]

    3.顺序脉冲发生器

    顺序脉冲是指在每个循环周期内,在时间上按一定先后顺序排列的脉冲信号。产生顺序脉冲信号的电路称为顺序脉冲发生器。在数字系统中,常用以控制某些设备按照事先规定的顺序进行运算或操作[1]

    时序逻辑电路特点

    语音

    时序逻辑电路其任一时刻的输出不仅取决于该时刻的输入,而且还与过去各时刻的输入有关。常见的时序逻辑电路有触发器、计数器、寄存器等。由于时序逻辑电路具有存储或记忆的功能,检修起来就比较复杂。

    带有时序逻辑电路的数字电路主要故障分析:

    1. 时钟:时钟是整个系统的同步信号,当时钟出现故障时会带来整体的功能故障。时钟脉冲丢失会导致系统数据总线、地址总线或控制总线没有动作。时钟脉冲的速率、振幅、宽度、形状及相位发生变化均可能引发故障。

    2. 复位:含有微处理器(MPU)的设备,即使是最小系统,一般都具有复位功能。复位脉冲在系统上电时加载到MPU上,或在特定情况下使程序回到最初状态(例如,看门狗Watchdog程序)。当复位脉冲不能发生、信号过窄、信号幅度不对、转换中有干扰或转换太慢时,程序就可能在错误的地址启动,导致程序混乱。

    3. 总线:总线传递指令系列和控制事件,一般有地址总线、数据总线和控制总线。当总线即使只有一位发生错误时,也会严重影响系统功能,出现错误寻址、错误数据或错误操作等。总线错误可能发生在总线驱动器中,也可能发生在接收数据位的其它元件中。

    4. 中断:带微处理器(MPU)的系统一般都能够响应中断信号或设备请求,产生控制逻辑,以暂时中断程序执行,转到特殊程序,为中断设备服务,然后自动回到主程序。中断错误主要是中断线路粘附(此时系统操作非常缓慢)或受到干扰(系统错误响应中断请求)。

    5. 信号衰减和畸变:长的并行总线和控制线可能会发生交互串扰和传输线故障,表现为相邻的信号线出现尖峰脉冲(交互串扰),或驱动线上形成减幅振荡(相当于逻辑电平的多次转换),从而可能加入错误数据或控制信号。发生信号衰减的可能原因比较多,常见的有高湿度环境、长的传输线、高速率转换等。而大的电子干扰源会产生电磁干扰(EMI),导致信号畸变,引起电路的功能紊乱。

    时序逻辑电路检修方法

    语音

    在检修时序逻辑电路之前应尽可能熟悉系统的结构原理和电路,然后是分析故障的表征特性,尽可能地缩小故障产生的范围。较高档的医疗设备一般带有自诊断程序,可充分利用它查找故障,将故障定位到较小范围。

    时序逻辑电路检查电源

    时序逻辑电路较常采用±5V、±15V、±12V电源。当电源对地短路或电源稳定性差都可能导致系统故障,表现为系统无反应、系统程序紊乱等。一般来说,电源对地短路是因为电容(去耦电容)短路产生的,找到故障电容最好的办法是采用电流跟踪仪跟踪短路电流,没有电流跟踪仪的就只好将电路分单元查找替换。

    时序逻辑电路检查时钟

    时钟电路一般由石英晶体电路组成(也有采用RC振荡电路的)。根据经验,石英晶体较易损坏。可用示波器测试时钟信号的频率、振幅、相位,或简单地用逻辑探针检测时钟脉冲的有无。对各个单元电路的时钟均应检测,以防断线、松脱、干扰等引起时钟脉冲的不正确。

    时序逻辑电路检查总线

    用逻辑探针检查总线上是否有脉冲活动。若总线上没有脉冲活动,可继续检查总线驱动器输入端有无脉冲信号、驱动器是否在允许状态、驱动器是否响应激励等,来确定故障是否是由于总线驱动器引起的,然后轮流检查每一个总线接收者。另外,可以关掉电源,用多用表检查总线各线的对地电阻,如果所有线的阻值一样,那么总线估计正常;如果一条或多条线的阻值与其余的不同,那么该线值得怀疑;如果有两根线的阻值相同,而又高于或低于其它的线,那么这两条线可能相互短路了。

    时序逻辑电路检查关键的脉冲信号

    用逻辑探针、示波器或逻辑分析仪观察复位、使能、选通、读写、中断、读内存等控制信号,可以较好地判断集成电路(IC)是否正常工作。当复位信号有效时,IC输出应被清零或置位,程序应回到初始状态运行;当使能信号有效而时钟脉冲正常时,IC数据线上应有脉冲活动;当逻辑探针连到读内存线上,而指示灯没有闪烁显示(即读内存线上没有脉冲活动),说明微处理器可能在程序的某处卡住了,因为每一条指令读地址处存储器时,读内存线上通常是应有脉冲信号的;对于中断信号,可用逻辑探针来观察是否发生中断线路粘附,也可通过外加直流电压或低电平来控制(允许或禁止)被测试的中断。

    时序逻辑电路检查接口

    接口卡、印刷板与插座插接时可能松脱或偏离中心导致接触不良而引发故障,实际上很多故障的确是由此产生的,对此可用无水酒精擦拭清洁接口后再重新插接固定。另外数字系统还常常通过外部通信线路(RS232、MODEM、IEEE-488等)与其它系统连接,而连接线通常很长,还可能暴露于电子干扰源下,例如继电器、电机、变压器、大型X线机、阴雨天闪电等,连接口接触不良和电子干扰源的电磁干扰(EMI)均可能会产生错误的数据传送,甚至损坏相关的元件。对电磁干扰最好找出干扰源后排除它,其次可改善工作环境(如湿度和温度等),加强屏蔽,或改用屏蔽性能好的连接线。

    时序逻辑电路的检修有许多方法技巧,必须通过长期实际工作摸索总结经验,才能更好地诊断、发现、排除故障,提高时序逻辑电路的维修技术水平。

    bb768476fd684c97b0887eb65cd0afb8.gif

    真值表

    词条图册

    更多图册

    参考资料

    1.

    时序逻辑电路教学方法浅析

    .中国知网[引用日期2015-02-24]

    展开全文
  • 数电基础:时序逻辑电路

    万次阅读 多人点赞 2019-08-19 08:52:21
    虽然每个数字电路系统可能包含有组合电路,但是在实际应用中绝大多数的系统还包括存储元件,我们将这样的系统描述为时序电路。... 时序逻辑电路是数字逻辑电路的重要组成部分,时序逻辑电路又称时序电路,主...
  • 1. 掌握时序逻辑电路功能的表达方法及其相互转换 2. 掌握同步时序逻辑电路的分析和设计方法 3. 掌握异步时序逻辑电路的分析方法 4. 掌握典型时序逻辑电路计数器寄存器移位寄存器的逻辑功能及其应用 5. 了解时序可...
  • 目录时序逻辑概述2、时序逻辑电路的组成3、时序电路的分类时序逻辑电路分析1、时序逻辑电路分析步骤寄存器、移位寄存器1、数码寄存器2、移位寄存器移位寄存器的应用同步计数器1、同步二进制计数器2、二进制同步加/减...
  • 组合逻辑电路和时序逻辑电路区别

    千次阅读 2019-11-01 10:58:49
    时序逻辑电路(状态机)(同步) 输入输出关系 任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关 不仅仅取决于当前的输入信号,而且还取决于电路原来的状态,或者说...
  • 组合逻辑电路和时序逻辑电路

    千次阅读 2017-07-29 17:45:48
    组合逻辑电路和时序逻辑电路 2011年03月09日 星期三 09:54 P.M. 组合逻辑电路:任何时刻电路的输出仅与该时刻电路的输入有关的数字电路被称为组合逻辑电路。组合逻辑电路不含有反馈,不含有记忆单元,仅仅通过将若干...
  • 时序逻辑电路

    2019-09-26 11:06:00
    时序逻辑(具有记忆功能)电路的基本单元是触发器 触发器定义:  能够记忆一位二值信号地基本逻辑电路。也是构成时序电路的基本单元电路 触发器特点:  具有俩个能自行保持的稳定状态,1态和0态;根据不同的...
  • 时序逻辑电路设计实例

    千次阅读 2019-12-05 19:06:31
    时序逻辑电路设计实例: [例1]触发器设计实例 module dff( q, data, clk); output q; input data, clk; reg q; always @( posedge clk ) begin q = data; end endmodule [例2]. 电平敏感型锁存器设计...
  • 时序逻辑电路(状态机)(同步) 输入输出关系 任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关 不仅仅取决于当前的输入信号,而且还取决于电路原来的状态,或者说,还与以前的输入...
  • 2)触发器:是一个具有记忆功能的、具有两个稳定状态(0或1)的信息存储器件,是构成多种时序逻辑电路的基本逻辑单元,由门电路组成,包含D触发器、JK触发器、RS触发器等; 3)时序逻辑电路:输出不仅与当时的输入...
  • 组合逻辑电路可以有若个输入变量和若干个输出...时序逻辑电路任意时刻的输出不仅取决于该时刻的输入,而且还和电路原来的状态有关。也就是说,组合逻辑电路没有记忆功能,而时序电路具有记忆功能。  时序逻辑电路简称
  • 时序逻辑电路分析

    千次阅读 2015-10-03 11:31:37
    时序逻辑电路,简称时序电路,由组合逻辑电路和触发器构成的存储电路组成。时序电路中可以没有组合电路,但不能没有触发器。 (1)表达形式:逻辑表达式,状态表、卡诺图、状态图和时序图。 (2)分类: 按逻辑...
  • 数字电子技术之时序逻辑电路

    千次阅读 2020-06-25 10:28:29
    时序逻辑电路是比较重要的内容,里面的知识点在很多地方都会应用到,比如强化学习领域经常要用到下一个状态对当前状态产生的影响,所以这块"硬骨头"一定要啃下来 分析与设计 计数器 计数器的应用 寄存器 移位寄存器的...
  • 时序逻辑电路设计描述技巧 目录 时序逻辑电路设计描述技巧 9.1、时序逻辑电路的特点和基本单元 (1)特点 (2)基本存储单元 9.2、常见时序逻辑电路的描述 (1)计数器 (2)时钟分频器 (3)通用移位...
  • 时序逻辑电路的设计与分析

    千次阅读 多人点赞 2020-03-26 16:58:57
    1.时序逻辑电路的基本结构与分类 1.1时序电路的基本结构 时序电路的基本结构如下图所示,它由
  • 【Mark】时序逻辑电路

    2020-01-08 23:30:57
    概述 时序电路有记忆功能,1.具有存储功能(存储电路) 2....存储电路存的是以前的电路状态 输出由电路的输入和原来的状态共同决定 ...描述时序逻辑电路,用逻辑方程,状态图 同步时序电路,所有存储单...
  • 同步时序逻辑电路的设计

    千次阅读 2019-04-16 11:06:33
    Cited via《数字电子技术》 > 第6章 时序逻辑电路
  • 逻辑电路分为两大类:组合逻辑电路和时序逻辑电路。 组合逻辑电路的输出只取决于当前的输入;时序逻辑电路的输出不仅取决于当前的输入,而且取决于过去的输入序列。[1] 下面是我看到的时序电路的两种不同的模型画法...
  • 1 时序逻辑电路 1.1 介绍 输出往往反馈到输入端,与输入变量一起决定电路的输出状态。 1.2 特点 任意时刻输出不仅取决于该时刻输入变量的状态,而且还与原来的状态有关。 1.3 锁存器 1.3.1 特点 有两个互补的输出...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 8,689
精华内容 3,475
关键字:

常用的时序逻辑电路器件