精华内容
下载资源
问答
  • 文在分析传统倍频电路实现缺陷的基础上,利用时钟和D触发器配 合设计实现了一个全数字型倍频电路
  • 锁相倍频电路是有源电力滤波器谐波检测模块的重要组成部分,它的稳定性对有源电力滤波器快速响应起到了关键的作用。供电系统的信号频率随负载的变化在较大的范围内变化,为实现准确的信号采样,DSP必须准确的知道...
  • 一种实用的利用锁相环实现倍频电路 一种实用的利用锁相环实现倍频电路
  • 基于铷原子钟微波源的需求,文章利用锁相环技术设计了倍频电路。首先论述了锁相环的基本原理和环路滤波器的参数设计方法,然后利用ADS软件对锁相环的环路滤波器进行了设计和仿真。最后,将设计的环路滤波器应用于...
  • 具有倍频、辨向和计数功能的4倍频电路及其FPGA实现.pdf
  • 倍频电路

    2013-04-24 21:52:14
    逆变电路实现倍频电路图,单个逆变电路的基础上各个igbt管各并联一个igbt实现倍频
  • 锁相倍频电路 128倍频

    2013-07-26 14:32:20
    锁相倍频电路实现交流同步采样,倍频信号触发AD采集,保证了一周期内采集128个点
  • 这是一篇关于数字锁相倍频电路设计的论文。比较详细,有用的很啊!
  • 传统的锁相环各个部件都是由模拟电路实现的,随着数字技术的发展,全数字锁相环逐步发展起来,全数字锁相环的环路部件全部数字化,通常由数字鉴相器、数字环路滤波器、压控振荡器以及分频器组成,全数字锁相环中的分...
  • 分析了应用于倍频电路的吞脉冲分频器的工作原理,建立了基于Simulink和FPGA的分频器模型。实验结果表明,该分频器可以实现双模分频功能,并能大幅度降低数字电路的功耗,为开发实用倍频电路提供了可行途径。
  • 倍频电路

    2014-03-25 22:33:00
    转载于:https://www.cnblogs.com/chenman/p/3624396.html

    转载于:https://www.cnblogs.com/chenman/p/3624396.html

    展开全文
  • 如果我们是理想情况下,没有任何延迟,那我们就不能利用延迟设计二倍频。 而功能(行为)仿真就是基于理想情况,信号在电路中传输没有任何延迟 所以本次设计是在时序仿真下实现的 选择的芯片型号是 Altera(Intel)...


    在电路中, 触发器的输入与输出是有一个延迟的,并不是上升沿一来,输出端马上输出数据,这是由于触发器内部电路决定的。
    就算是最简单的非门,输入与输出也有延迟,更别说复杂的电路了。

    下面是具体的二倍频电路(来源网络)

    图中=1是一个异或门

    如果我们是理想情况下,没有任何延迟,那我们就不能利用延迟设计二倍频。

    而功能(行为)仿真就是基于理想情况,信号在电路中传输没有任何延迟

    所以本次设计是在时序仿真下实现的

    选择的芯片型号是 Altera(Intel)公司的 cyclone 4 系列EP4CE10F17C8
    使用modelsim进行时序仿真
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    原时钟周期20ns

    可以看到,输出时钟的高电平持续时间为27350-25360=1990ps;低电平持续时间为35372-27350=8022ps,周期为10012ps,约等于10ns,基本实现二倍频

    其实非门也有延迟,时序仿真中大概10ps

    每次对程序编译后,执行的时序仿真都不太一样,有些许区别,这是因为每次布局布线都不太一样,导致时序有些区别

    源码

    参考:https://wenku.baidu.com/view/70330be8172ded630b1cb6fd.html

    
    // 利用D触发器的输入输出延迟来达到倍频效果
    
    module double_clk(
    	input				sys_clk,
    	output				d_out_n,
    	output	reg			d_out = 0,	//D触发器输出端
    	output				clk_out			// 输出倍频时钟
    
        );
        
    	 
    	 
        assign clk_out = sys_clk ^ d_out;
        assign d_out_n = ~d_out;	//D触发器取反
        
        always@(posedge clk_out ) begin
        	d_out <= d_out_n;
        end
        
    endmodule
    
    

    仿真文件

    `timescale 1ns / 1ps
    `define clk_period 20
    
    module double_clk_tb();
    
    reg				clk;
    
    wire			clk_out;
    wire			d_out;
    wire			d_out_n;
    
    
    	initial clk = 0;
    	
    	always #(`clk_period/2) clk = ~clk;
    	
    
    double_clk double_clk(
    		.sys_clk		(clk),
    		.d_out_n		(d_out_n), 
    		.d_out		(d_out),
    		.clk_out		(clk_out)
    	);
    	
    endmodule
    
    

    在进行时序仿真之前,一定要用quartus进行全编译,不能只综合,这样才能布局布线,才能进行时序仿真。
    用vivado的话,原理一样

    展开全文
  • 数字二倍频电路

    千次阅读 2020-05-28 20:25:09
    常用数字二倍频电路介绍 由一个同或门与一个时钟上升沿有效的D触发器(连接成翻转器)组成,其中clk_in为外部输入时钟周期信号,clk_out为二倍频输出信号。下图为其输入输出波形。 在t0时刻:(稳定状态) clk_in为...

    常用数字二倍频电路介绍

    在这里插入图片描述
    由一个同或门与一个时钟上升沿有效的D触发器(连接成翻转器)组成,其中clk_in为外部输入时钟周期信号,clk_out为二倍频输出信号。下图为其输入输出波形。
    在这里插入图片描述
    在t0时刻:(稳定状态)
    clk_in为低电平,D触发器为复位状态(即Q=0、Q#=1),这样Q#与clk_in经"同或门"后为低电平(异出为0),此时为初始稳定状态,如下图所示:

    当t1时刻到来时:(并非稳定状态)
    clk_in时钟变为高电平,此时D触发器尚未翻转,“同或门"另一输入引脚亦仍为高电平,则"同或门"输出转变为高电平(同出为"1”),同时此输出作为有效时钟上升沿触发D触发器翻转,则有Q=1、Q#=0,如下图所示:

    当t2时刻到来:(稳定状态)

    之后每次输入信号变化一次,则重复一次稳定状态、不稳定状态、稳定状态的变化。从D触发器翻转输出至"同或门"输出变化那一段时间,称为延时(Tdelay),在这个电路里也就是高电平宽度。在74系列逻辑器件中,这个延时值大约为几十个纳秒(ns),在可编程逻辑(FPGA/CPLD中)则只有几个纳秒,可以通过在这个延时链路上插入多个缓冲器来增加高电平的宽度(也就是占空比)。

    Verilog HDL语言描述电路

    1. 常用方法

      module frequency_multiplier
      (
      	input clk,
      	 output out_clk
      );
      reg         temp_mul;
      assign      out_clk = ~(clk ^ ~temp_mul);
      
      always @(posedge out_clk)
      begin
      	temp_mul <= ~temp_mul ;
      end
      endmodule
      

      modelsim 后仿真结果(必须用后仿真
      在这里插入图片描述

    2. 在脉冲频率不足100k(步进电机控制频率<<500k)的情况下还可以采用高频检测输入脉冲信号的上升沿和下降沿加延时5us实现倍频功能

      module frequency_multiplier
      (
      	input          clk,
      	 input          rst_n,
      	 input          clk_in,
      	output         clk_out,
      	output wire pos_edge,
      	output wire neg_edge,
      	 output wire both_edge,
      	output         ref_clk
      );
      assign  ref_clk = clk_in;
      
      reg     clkin_r0, clkin_r1;                  // 状态寄存器
      always @ (posedge clk or negedge rst_n)begin
      	 if (!rst_n) begin
      			clkin_r0 <= 1'b0;
         		 	clkin_r1 <= 1'b0;
      	end
      	 else begin
          		clkin_r0 <= clk_in;
          		clkin_r1 <= clkin_r0;
      	end
      end
      wire    clkin_sign;
      //wire    pos_edge,neg_edge,both_edge;
      
      assign pos_edge  = (~clkin_r1)& ( clkin_r0);
      assign neg_edge  =   clkin_r1 & (~clkin_r0);   
      assign both_edge =   clkin_r1 ^   clkin_r0;  // 双边沿检测,或pos_edge|neg_edge
      assign clkin_sign = ~both_edge;
      
      reg [31:0] counter;
      always @(posedge clk or negedge clkin_sign)
      begin
      	if (!clkin_sign)
         		 counter  <= 0;
      	else if (counter >= 32'd1000)            //检测到沿后延时5us
       	   counter     <= 32'd1000;
      	 else
        	  counter  <= counter + 1;
      end
      
      assign clk_out =(counter == 32'd1000)? 0 : 1;
      
      endmodule
      
    展开全文
  • 传统的锁相环各个部件都是由模拟电路实现的,随着数字技术的发展,全数字锁相环逐步发展起来,全数字锁相环的环路部件全部数字化,通常由数字鉴相器、数字环路滤波器、压控振荡器以及分频器组成,全数字锁相环中的分...
  • 在有源电力滤波器( APF) 设计过程中, 需要实时检测谐波指令电流, 基于锁相环倍频原理设计了一种基于硬件锁相环的同步采样方法, 即锁相环倍频电路, 实验结果表明: 该锁相环电路能实现实时跟踪, 且稳定可靠.
  • 首先分析了应用于倍频电路的预置可逆分频器的工作原理,推导了触发器的驱动函数。并建立了基于simulink和FPGA的分频器模型,实验结果表明分频器可以实现预置模和可逆分频功能,满足倍频电路需要。
  • 文章针对用于位置与速度反馈测量的光电编码器信号的特点,介绍了运用VHDL在FPGA中实现编码器倍频、鉴相电路方法,它对提高编码器分辨率与实现高精度、高稳定性的信号检测及位置伺服控制具有一定的现实意义。
  • FPGA实现倍频(含完整思路,代码)# 学习目标: 这篇博客讲怎么用D触发器和同或门组成的倍频器,并用Verilog实现验证; 1. 原理: CLK时钟要想实现倍频,那么CLK每变化一次,对应的CLK_out就必须变化两次;因此...

    Verilog实现倍频

    这篇博客讲怎么用D触发器和同或门组成的倍频器,并用Verilog实现验证;


    1. 原理:

    • CLK时钟要想实现倍频,那么CLK每变化一次,对应的CLK_out就必须变化两次;因此采用D触发器,且CLK的上升沿,下降沿均有效,且均会引起CLK_out两次的变化;因此,需要在加入一个组合逻辑电路,CLK变化时,时序逻辑引起CLK_out从0->1,时序逻辑部分的输出作为输入,通过组合逻辑使CLK_out从1->0, 这样每次CLK变化时,CLK_out都会出现一个短时间的脉冲变化,从而达到倍频效果。

    在这里插入图片描述

    • 如图,手画了一下,我们将~Q与D相连,那么每次输入时钟信号时, ~Q都会翻转, ~Q和CLK通过一个同或门,输出到D触发器的时钟信号上,那么此时CLK的每次变化,都会使D触发器收到一个上升沿,而 ~Q翻转后又会将同或门的输出变回0,导致CLK每次变化都会在同或门的输出端产生一个脉冲信号,该脉冲信号是CLK的两倍。(也不知道这种电路设计出自哪儿,没找到出处)

    2. 代码实现

    module double_f(
    input clk,
    input rst,
    output clk_out 
        );
    
    reg Q;
    wire XNOR_clk;
    always@(posedge XNOR_clk or negedge rst)
    begin
    if(!rst)
    Q <= 0;
    else
    Q <= ~Q;
    end
    
    assign XNOR_clk = Q^clk;
    assign clk_out =  Q^clk; //clk_out的频率是clk的两倍
    
    endmodule
    

    3.测试(testbench)

    module test(
    
        );
    
    reg rst;
    reg clk;
    wire clk_out;
    wire clk_;
    wire rst_;
    reg Q;
    initial
    begin
    rst = 1;
    clk = 0;
    #5
    rst = 0;
    #20
    rst = 1;
    end    
    
    
    assign clk_ = clk;
    assign rst_ = rst;    
    always #5 clk = ~clk;
    
    double_f f(
    .clk(clk_),
    .rst(rst_),
    .clk_out(clk_out) 
        );
     
     always@(posedge clk_out or negedge rst) #由于clk_out的脉冲宽度特别小,所以我们用Q来捕获它的上升沿
     begin
     if(!rst)
    Q <= 0;
    else
    Q <= ~Q;
     end
    endmodule
    

    仿真波形如图所示:
    在这里插入图片描述
    由于clk_out的脉冲是延时导致的,而一般FPGA的延时很短,因此clk_out的脉冲长度很短,Xilinx仿真结果不显示这么短的脉冲,为了方便观看,clk_out每经历一次上升沿,Q就改变一次,因此Q的频率是clk_out的1/2, 因此由图可知clk_out的频率是clk的两倍.

    展开全文
  • 一个数字倍频电路

    千次阅读 2013-07-19 19:23:21
    这个东西很简单的,但是要注意,它的核心是第16行的#2,这里的延时(占空比)可以通过电路的Tco和经过反相器的时间来搞定(其中可以插入一些buffer来调节时间),testbench这么来写(很简单,但是便于下面解释延时对...
  • 倍频

    千次阅读 2018-05-04 16:07:16
    在电子电路中,产生的输出信号频率是输入信号频率的整数倍...在数字电路中则利用逻辑门来实现倍频。CPU倍频编辑基本定义倍频系数是指CPU主频与外频之间的相对比例关系。最初CPU主频和系统总线速度是一样的,但CPU的...
  • 给出了一个基于TSMC018μmCMOS工艺设计的千兆以太网物理层时钟产生/倍频单片集成电路。芯片采用电荷泵结构的锁相环实现,包括环形压控振荡器、分频器、鉴频鉴相器、电荷泵和环路滤波器等模块,总面积为11mm×08mm。...
  • Verilog 语言实现2倍频程序

    热门讨论 2010-07-13 17:17:26
    简单的verilog程序,实现输出信号为输入信号的2倍频
  • 0 引 言  随着我国国民经济的发展,电力网负荷急剧增加,特别是冲击性、非线性负荷所占比重不断加大,使电网电压产生波动和闪变,严重影响了... 闪变信号电路由电网电压取样和正弦波一方波转换电路、倍频电路或分
  • 2006-05-27 15:00:31 数字信号抗干扰电路的设计及实现方法作 者: 宋永强(中海石油技术服务公司) 出 处: 网络 (ID94)摘 要:在信号的传输过程中,噪音信号不可避免的会干扰正常信号。如何对混合...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 3,180
精华内容 1,272
关键字:

倍频电路的实现方法