精华内容
下载资源
问答
  • 并口通信
    2022-05-25 11:36:09

    并口:

    • 并行接口:简称并口,采用的是25针D形接头。其中的“并行”,是指8位数据同时通过并行线进行传送。 优点:数据传送速度大大提高。
    • 缺点:并行传送的线路长度有限制,因为长度增加,干扰就会增加,数据也就容易出错。
    • 用途:并行接口主要作为打印机端口等。

    工作模式

    1. SPP(Standard Parallel Port)称为标准并口,它是最早出现 并口工作模式,几乎所有使用并口的外设都支持该模式。

    2. EPP(Enhanced Parallel Port)称为增强型高速并口,它是在SPP 的基础上发展起来的新型工作模式,也是现在应用最多的并口工作模式,目前市面上的大多数打印机、扫描仪都支持EPP 模式。

    3. ECP(ExtendedCapability Port)即扩充功能并口,它是目前比较先进的并口工作模式,但兼容性问题也比较多,除非外设支持ECP 模式,否则不要选择该模式。

      串口叫做串行接口,也称串行通信接口,即COM口。按电气标准及协议来分包括RS-232-C、RS-422、RS485、USB等。 RS-232-C、RS-422与RS-485标准只对接口的电气特性做出规定,不涉及接插件、电缆或协议。USB是近几年发展起来的新型接口标准,主要应用于高速数据传输领域。

    串口:

    • 串行接口,也称串行通信接口,即COM口。按电气标准及协议来分包括RS-232-C、RS-422、RS485、USB等。 RS-232-C、RS-422与RS-485标准只对接口的电气特性做出规定,不涉及接插件、电缆或协议。USB是近几年发展起来的新型接口标准,主要应用于高速数据传输领域。

    常见的几种通信协议:

    1. RS-232-C:也称标准串口,是目前最常用的一种串行通讯接口。传统的RS-232-C接口标准有22根线,采用标准25芯D型插头座。后来的PC上使用简化了的9芯D型插座。现在应用中25芯插头座已很少采用。
    2. RS-422:为改进RS-232通信距离短、速率低的缺点,RS-422定义了一种平衡通信接口,将传输速率提高到10Mb/s,传输距离延长到4000英尺(速率低于100kb/s时),并允许在一条平衡总线上连接最多10个接收器。RS-422是一种单机发送、多机接收的单向、平衡传输规范,被命名为TIA/EIA-422-A标准。
    3. RS-485:为扩展应用范围,增加了多点、双向通信能力,即允许多个发送器连接到同一条总线上,同时增加了发送器的驱动能力和冲突保护特性,扩展了总线共模范围。
    4. Universal Serial Bus(通用串行总线)简称USB,是目前电脑上应用较广泛的接口规范,由Intel、Microsoft、Compaq、IBM、NEC、Northern Telcom等几家大厂商发起的新型外设接口标准。USB接口是电脑主板上的一种四针接口,其中中间两个针传输数据,两边两个针给外设供电。USB接口速度快、连接简单、不需要外接电源,传输速度12Mbps,最新USB2.0可达480Mbps;电缆最大长度5米,USB电缆有4条线,2条信号线,2条电源线,可提供5伏特电源,USB电缆还分屏蔽和非屏蔽两种,屏蔽电缆传输速度可达12Mbps,价格较贵,非屏蔽电缆速度为1.5Mbps,但价格便宜;USB通过串联方式最多可串接127个设备;支持热插拔。
    5. RJ-45接口是以太网最为常用的接口,RJ45是一个常用名称,指的是由IEC (60)603-7标准化,使用由国际性的接插件标准定义的8个位置(8针)的模块化插孔或者插头。

    串口与并口的区别:

    • 串口形容一下就是一条车道,而并口就是有8个车道同一时刻能传送8位(一个字节)数据。
    • 但是并不是并口快,由于8位通道之间的互相干扰。传输时速度就受到了限制。而且当传输出错时,要同时重新传8个位的数据。串口没有干扰,传输出错后重发一位就可以了,所以要比并口快。
    更多相关内容
  • FPGA与CPU芯片进行并口通信,已测试完成
  • 80C_PIO.rar_pio_并口通信

    2022-09-20 13:42:58
    并口通信时,只需发送仿真软件的十六进制显示窗口的第四个字节后的所有数据。 如:清全屏的十六进制显示窗口是55AA0001434C42,采用并口通信时只需发送434C42
  • 最初并口就是为代替串口来驱动高性能点阵式打印机[1],并口通信有SPP、EPP、ECP三种传输模式,SPP模式是半双工单向传输的,传输速率仅为15KB/S;EPP增强型模式采用双向半双工数据传输,传输速度高达2MB/S;EC
  • 用计算机并口模拟spi通信的c源程序,希望能对您有所启发
  • 实现串并口通信,共有发送和接受两个模块。
  • 提出高速数据传输系统中IEEE802.3千兆网卡与同步静态存储器间非...理论分析表明,通信接口带宽可达1.2 Gb/s,协议效率在99%以上,协议工作稳定可靠,在满足千兆网卡全速接收转发数据的情况下,高速并口带宽仍有裕量。
  • 并口通信函数库

    2013-04-28 11:48:54
    C++并口通信函数库,用于主机与从机之间进行并口数据传送的函数库.
  • [268]一个 vc编写的 com和lpt 控制打印的原代码 对于初学 串口和并口通信的有一上位机开发VC串口学习定帮助.zip[268]一个 vc编写的 com和lpt 控制打印的原代码 对于初学 串口和并口通信的有一上位机开发VC串口学习定...
  • 本文介绍了高速率、高精度的18位AD7674与C8051F060之间并口通信的接口电路设计。采用的单片机配置灵活,传输速度快,接口采用并口通信,可实现嵌入式数据采集系统高速数据传输
  • Xilinx-Verilog-学习笔记(17):异步并口通信 一、SPI总线 1、什么是SPI总线? SPI是串行外设接口(Serial Peripheral Interface),是一种高速的、全双工、同步的通信总线。 由于没有应答机制确认是否接收到数据,...

    Xilinx-Verilog-学习笔记(17):异步并口通信

    一、异步并口通信

    1、异步并口应用

    CPU类的芯片与FPGA的数据交互,数据速率一般在100Mbps之内,数据总线不大于16bit。
    非CPU类的功能芯片与FPGA通过并口进行数据交互,譬如配置寄存器等。

    2、并口信号说明

    Chip select: 片选信号,简写为cs_n,此信号低有效,当被拉低时表示此器件的并口被激活。
    Write enable: 写使能信号,简写为we_n,此信号低有效,当被拉低时表示此时地址总线和数据总线的地址数据是写入操作的。
    Read enable: 读使能信号,简写为rd_n,此信号低有效,当被拉低时表示此时地址总线和数据总线的地址和数据是读取操作的。
    Addr[7:0]: 地址总线,表示读写的地址。
    Data[15:0]: 数据总线,此总线是双向总线,读操作时数据总线上是读取的数据,而写操作时数据总线上是写入的数据。

    3、写操作时序图

    在这里插入图片描述
    补充知识点:建立时间和保持时间
    在这里插入图片描述

    建立时间(Tsu):时钟上升沿到来之前,输入端数据已经到来并稳定持续的时间间隔。
    保持时间(Thd):时钟上升沿到来之后,输入端数据继续保持稳定并持续的时间间隔。

    Tsu、Thd、Tclk三者的数学关系:Tsu+Thd=Tclk.

    这里setup time为建立时间,hold time为保持时间。

    当片选信号和写使能信号都拉低后,开始数据的写入。

    4、读操作时序图

    在这里插入图片描述
    当片选信号和读使能信号都拉低后,开始读取数据。

    二、verilog代码实现

    1、design文件

    跨时钟域问题分析

    由于异步时序设计指的是在设计中有两个或以上的时钟, 且时钟之间是同频不同相或不同频率的关系。而异步时序设计的关键就是把数据或控制信号正确地进行跨时钟域传输

    每一个触发器都有其规定的建立(setup)和保持(hold)时间参数, 在这个时间参数内, 输入信号在时钟的上升沿是不允许发生变的。 如果在信号的建立时间中对其进行采样, 得到的结果将是不可预知的,即亚稳态

    处理跨时钟域的数据有单bit和多bit之分,而打两拍的方式常见于处理单bit数据的跨时钟域问题。打两拍本质就是定义两级寄存器对数据进行延拍

    module parall_interf(
    	input	wire		sclk,
    	input 	wire		rst_n,
    	input	wire		cs_n,
    	input	wire		rd_n,
    	input	wire		wr_n,
    	inout	tri		[15:0]	data,
    	input	wire	[7:0]	addr	
    );
    
    reg		[15:0] data_0,data_1,data_2,data_3,
    			   data_4,data_5,data_6,data_7;//8个16bit的寄存器组
    
    
    reg		[2:0]  cs_n_r,rd_n_r,wr_n_r;
    reg		[47:0]	data_r;
    reg		[23:0]	addr_r;
    reg		[15:0]	rdata;
    
    
    //降低亚稳态出现的概率把cs_n rd_n wr_n;单比特信号打两拍
    always @(posedge sclk or negedge rst_n)
    	if(rst_n == 1'b0)
    		{cs_n_r,rd_n_r,wr_n_r} <= 9'h1ff;
    	else
    		{cs_n_r,rd_n_r,wr_n_r} <= {{cs_n_r[1:0],cs_n},{rd_n_r[1:0],rd_n},{wr_n_r[1:0],wr_n}}; 
    		
    always @(posedge sclk or negedge rst_n)
    	if(rst_n == 1'b0)begin
    		data_r <= 48'd0;
    		addr_r <= 24'd0;
    	end
    	else begin
    		data_r <= {data_r[31:0],data};
    		addr_r <= {addr_r[15:0],addr};		
    	end
    //写
    always @(posedge sclk or negedge rst_n)
    	if(rst_n == 1'b0) begin
    		data_0 <= 8'd0;
    		data_1 <= 8'd0;
    		data_2 <= 8'd0;
    		data_3 <= 8'd0;
    		data_4 <= 8'd0;
    		data_5 <= 8'd0;
    		data_6 <= 8'd0;
    		data_7 <= 8'd0;
    	end
    	else if(cs_n_r[2] == 1'b0 && rd_n_r[2] == 1'b1 && wr_n_r[2] == 1'b0) begin
    		case(addr_r[23:16])
    			8'd0:data_0 <= data_r[47:32];
    			8'd1:data_1 <= data_r[47:32];
    			8'd2:data_2 <= data_r[47:32];
    			8'd3:data_3 <= data_r[47:32];
    			8'd4:data_4 <= data_r[47:32];
    			8'd5:data_5 <= data_r[47:32];
    			8'd6:data_6 <= data_r[47:32];
    			8'd7:data_7 <= data_r[47:32];
    		default: begin
    			data_0 <= data_0;
    			data_1 <= data_1;
    			data_2 <= data_2;
    			data_3 <= data_3;
    			data_4 <= data_4;
    			data_5 <= data_5;
    			data_6 <= data_6;
    			data_7 <= data_7;
    		end
    		endcase
    	end
    //读	
    always @(posedge sclk or negedge rst_n)
    	if(rst_n == 1'b0)
    		rdata <= 'd0;
    	else if(cs_n_r[2] == 1'b0 && wr_n_r[2] == 1'b1)begin
    		case(addr_r[23:16])
    			8'd0:rdata <= data_0;
    			8'd1:rdata <= data_1;
    			8'd2:rdata <= data_2;
    			8'd3:rdata <= data_3;
    			8'd4:rdata <= data_4;
    			8'd5:rdata <= data_5;
    			8'd6:rdata <= data_6;
    			8'd7:rdata <= data_7;
    			default:rdata <= 16'd0;
    		endcase
    	end
    	
    //三态门
    assign	data=(cs_n_r[2] == 1'b0 && rd_n_r == 1'b0)?rdata:16'hzzzz;
    
    endmodule
    

    在design文件中对信号以及数据全部做了打两拍处理。定义了8个16bit位宽的数据用于8路并行读写。

    2、testbench文件

    `timescale 1ns/1ns
    
    module tb_parall_interf();
    
    	parameter	setup_time=2;
    	parameter	hold_time=2;
    	parameter	data_time=4;
    	parameter	read_wait=2;
    	
    	reg			sclk;
    	reg			rst_n;
    	reg			cs_n,rd_n,wr_n;
    	reg	[15:0]	data;
    	reg	[7:0]	addr;
    	tri [15:0]	w_data;
    	
    initial begin 
    	sclk = 0;
    	rst_n = 0;
    	#200
    	rst_n = 1;
    end
    
    initial begin
    	cs_n=1;
    	rd_n=1;
    	wr_n=1;
    	data=0;
    	addr=0;
    	@(posedge rst_n);
    	#100;
    	write_data();
    	#100;
    	read_data();
    end
    
    always #10 sclk = ~sclk;
    //测试激励的三态门
    assign w_data = (wr_n==1'b0)?data:16'hzzzz;
    
    //写数据任务
    task	write_data();
    	integer i;
    	begin
    		for(i=0;i<8;i=i+1)
    		begin
    			cs_n=0;
    			data=i[15:0];
    			addr=i[7:0];
    			setup_dly();
    			wr_n=0;
    			data_dly();
    			wr_n=1;
    			hold_dly();
    			//cs_n=1;
    		end
    		cs_n=1;
    	end
    endtask	
    
    //读数据任务
    task	read_data();
    	integer i;
    	begin
    		for(i=0;i<8;i=i+1)
    		begin
    			cs_n=0;
    			addr=i[7:0];
    			read_dly();
    			rd_n=0;
    			data_dly();
    			$display("read data addr is %d = %d",i,w_data);
    			rd_n=1;
    		end
    		cs_n=1;
    	end
    endtask	
    
    parall_interf parall_interf_inst(
    	.sclk		(sclk),
    	.rst_n		(rst_n),
    	.cs_n		(cs_n),
    	.rd_n		(rd_n),
    	.wr_n		(wr_n),
    	.data		(w_data),
    	.addr		(addr)	
    );
    
    //基本的延时任务
    task	setup_dly();
    	integer i;
    	begin
    		for(i=0;i<setup_time;i=i+1)
    		begin
    			@(posedge sclk);
    		end
    	end
    endtask
    
    task	hold_dly();
    	integer i;
    	begin
    		for(i=0;i<hold_time;i=i+1)
    		begin
    			@(posedge sclk);
    		end
    	end
    endtask
    
    task	data_dly();
    	integer i;
    	begin
    		for(i=0;i<data_time;i=i+1)
    		begin
    			@(posedge sclk);
    		end
    	end
    endtask
    
    task	read_dly();
    	integer i;
    	begin
    		for(i=0;i<read_wait;i=i+1)
    		begin
    			@(posedge sclk);
    		end
    	end
    endtask
    
    endmodule
    

    通过写task的方式来定义延时函数,譬如要使得建立时间保持2个时钟周期,那么通过执行两次 @(posedge sclk) 的方式来实现。

    对于读任务来说,每次读取数据时,先将cs_n拉低,然后等到读等待时间完成后,将rd_n拉低,实现数据读取。

    对于写任务来说,每次写数据时,先将cs_n拉低,然后等满足建立时间后,将we_n拉低,实现数据写入,然后将we_n拉高完成写入,并在之后要具有一段保持时间以保证数据写入的可靠性。

    3、do文件

    quit -sim
    .main clear
    
    vlib work
    vmap work work
    
    vlog ./tb_parall_interf.v
    vlog ./../design/parall_interf.v
    
    vsim -voptargs=+acc work.tb_parall_interf
    
    add wave tb_parall_interf/parall_interf_inst/*
    
    run 1us
    

    4、仿真实现

    (1)打两拍
    在这里插入图片描述
    为了降低跨时钟域出现的亚稳态概率,这里将所有信号进行了打两拍处理。所谓打两拍就是将信号延迟2个时钟周期,由于原信号不能直接进行延迟,所以这里定义了新的信号,并通过移位寄存器的方式来实现。譬如对cs_n信号进行打两拍处理,将其赋值给cs_n_r寄存器,并通过一个时钟周期移1位的方式,判断最高位实现延时效果。

    (2)整体功能
    在这里插入图片描述
    在这里插入图片描述
    首先进行写操作,按照地址顺序将数据写入到data_0到data_7,然后再按照地址顺序将data_0到data_7中的数据一个一个读到rdata中。

    (3)写数据
    在这里插入图片描述
    首先经历2个时钟周期的建立时间,然后将wr_n信号拉低,开始写入数据,将data中的内容写到w_data中,写入数据的时间持续4个时钟周期,写完毕后将wr_n信号拉高完成写数据,为了保证写入的准确性,有2个时钟周期的保持时间。在这一大段时间内,data值一直为1,从而确保w_data不会写入前面的0或后面的2。

    (4)读数据
    在这里插入图片描述
    首先经历2个时钟周期的读等待时间,这段时间用来等待上一次读完并且下一次读准备好。然后就是4个时钟周期的读,将地址对应的data读出来。这一大段时间对应的地址都为4,从而确保读出数据的准确性。

    展开全文
  • 微机原理课程设计--双机并口通信

    千次阅读 2019-12-18 23:29:42
    双机并口通信 功能需求 两台实验箱,一台为发送机,一台为接收机 发送机利用键盘扫描发送数值(0–F) 接收机收到数值显示在数码管上 两机为双机单工通信 课设代码 发送机: IOY0 EQU 0600H ;片选IOY0对应的端口始...

    课设题目

    双机并口通信

    功能需求

    • 两台实验箱,一台为发送机,一台为接收机
    • 发送机利用键盘扫描发送数值(0–F)
    • 接收机收到数值显示在数码管上
    • 两机为双机单工通信

    实验电路图

    在这里插入图片描述

    课设代码

    发送机:

    IOY0         EQU   0600H          ;片选IOY0对应的端口始地址
    MY8255_A     EQU   IOY0+00H*2     ;8255的A口地址
    MY8255_B     EQU   IOY0+01H*2     ;8255的B口地址
    MY8255_C     EQU   IOY0+02H*2     ;8255的C口地址
    MY8255_CON   EQU   IOY0+03H*2     ;8255的控制寄存器地址
    
    SSTACK SEGMENT
    DW 		256 DUP(?)
    SSTACK ENDS
    
    DATA  	SEGMENT
    DTABLE	DB 3FH,06H,5BH,4FH,66H,6DH,7DH,07H
    		DB 7FH,6FH,77H,7CH,39H,5EH,79H,71H
    DATA  	ENDS
    
    CODE SEGMENT
    ASSUME CS:CODE,DS:DATA
    START: 
    	MOV AX,DATA
    	MOV DS,AX
    	MOV DX,MY8255_CON 
    	MOV AL,8DH                		;使A端口方式0辥“‡º,C高四位输入,B口方式1输出
    	OUT DX,AL
    	MOV DX,MY8255_CON 
    	MOV AL,05H                		;使ACK置1,数据未送外设,即PC2=1
    	OUT DX,AL
    BEGIN:
    	CALL DALLY
    	CALL CCSCAN						;扫描
    	JNZ  INK1
    	JMP  BEGIN
    INK1:
    	CALL DALLY
    	CALL CCSCAN
    	JNZ  INK2						;有键按下,转到INK2
    	JMP  BEGIN
    ;确定按下键的位置
    INK2:	
    	MOV CH,0FEH
    	MOV CL,00H
    COLUM:	
    	MOV AL,CH
    	MOV DX,MY8255_A 
    	OUT DX,AL
    	MOV DX,MY8255_C 
    	IN  AL,DX
    	and al,0f0h
    L1:	
    	TEST AL,10H         			;is L1?
    	JNZ L2
    	MOV AL,00H          			;L1
    	JMP KCODE
    L2:		
    	TEST AL,20H         			;is L2?
    	JNZ  L3
    	MOV  AL,04H          			;L2
    	JMP  KCODE
    L3:		
    	TEST AL,40H         			;is L3?
    	JNZ  L4
    	MOV  AL,08H          			;L3
    	JMP  KCODE
    L4:		
    	TEST AL,80H         			;is L4?
    	JNZ  NEXT
    	MOV  AL,0CH          			;L4
    KCODE:	
    	ADD  AL,CL
    	CALL SEND                       ;键盘值发送
    KRET:
    	PUSH AX
    KON: 
    	CALL CCSCAN
    	JNZ  KON
    	POP  AX
    NEXT:	
    	INC  CL
    	MOV  AL,CH
    	TEST AL,80H
    	JZ   KERR
    	ROL  AL,1
    	MOV  CH,AL
    	JMP  COLUM
    KERR:	
    	JMP BEGIN
    ;发送子程序:将3000-3005缓冲区的内容发送给接收机
    SEND:
    	MOV DX,MY8255_B  
    	OUT DX,AL                   ;把键盘值送端口B
    	MOV DX,MY8255_C  
    	IN  AL,DX                	;读端口C中的数据
    	AND AL,04H                	;测试ACK=0?
    	JZ  KRET                  	;ACK为0跳转,表示数据已送到外设,可以再次输入
    	MOV DX,MY8255_A
    	MOV AL,00H                	;将OBF置0,表明已向指定的端口输出了数据,
    	OUT DX,AL                  	;等待外设取走数据
    	CALL DALLY
    	ret			               	;无条件跳转到BEGIN
    	
    CCSCAN:
    	MOV AL,00H					;键盘扫描子程序
    	MOV DX,MY8255_A  
    	OUT DX,AL
    	MOV DX,MY8255_C 
    	IN  AL,DX
    	NOT AL
    	AND AL,0F0H
    	RET
    DALLY:	
    	PUSH CX						;延时子程序
    	MOV  CX,0006H
    T1:	
    	MOV  AX,009FH
    T2:	
    	DEC  AX
    	JNZ  T2
    	LOOP T1
    	POP  CX
    	RET
    
    CODE ENDS
    END START
    
    
    

    更多

    需要完整代码的小伙伴
    公众号:海轰Pro
    回复: 海轰
    即可获取源码

    展开全文
  • C实现并口通信

    2011-10-21 12:34:25
    C语言实现并口通信,并且附带实际电路和详细代码,照此方法进行可以得到合适结果,适合新手上路。
  • 双机均采用可编程并行接口芯片8255构成接口电路,双方的8255把...从甲机键盘上输入的字符,通过并口传送到乙机,并在乙机的屏幕上显示出来。双方按ESC键,停止传送,并退出。具体电路设计可以参考上课所讲实例。 ...

    双机均采用可编程并行接口芯片8255构成接口电路,双方的8255把对方视为I/O设备。从甲机键盘上输入的字符,通过并口传送到乙机,并在乙机的屏幕上显示出来。双方按ESC键,停止传送,并退出。

    本次通信非常简单,属于8255入门阶段,难点就是需要两台完好的pc机和8255芯片。接线方式如下,及发送方采用方式1,接收方采用方式0.其实发送方也可以用方式0.无非是程序多加几条if语句而已。

    话不多说,上代码:

    send代码:

    io8255a equ 288h
    io8255b equ 28bh
    io8255c equ 28ah
    code segment
    assume cs:code
    start:
    mov dx,io8255b
    mov al,0a0h
    out dx,al           ;A组方式1输出
    trsmt:
    mov ah,01          
    int 21h           ;输入
    mov dx,io8255a
    out dx,al
    cmp al,1bh
    je exit
    jmp trsmt
    exit:mov ah,4ch
    int 21h
    code ends
    end start

    receive方代码:

    io8255a equ 288h
    io8255b equ 28bh
    io8255c equ 28ah
    code segment
    assume cs:code
    start:
    mov dx,io8255b
    mov al,98h          ;方式0  a口输入      pc0到pc3输出    pc4到pc7是输入
    out dx,al                      
    mov al,01h          ;给pc0值1    我还没接受  
    out dx,al
    receive:mov dx,io8255c
    in al,dx
    and al,10h
    jnz receive     ;结果不为0     读pc4看发送方的pc7即obfa输出缓冲区是否满了  满了就读
    mov dx,io8255a
    in al,dx
    cmp al,1bh
    je exit
    mov ah,al        
    mov dl,al
    mov ah,02
    int 21h
    mov dx,io8255b
    mov al,00h
    out dx,al           ;给pc0赋值0  告诉外设我取走了
    nop
    mov al,01h         ;给pc0值1    继续接受
    out dx,al
    jmp receive
    exit:mov ah,4ch
    int 21h
    code ends
    end start

    展开全文
  • 3、异步并口通信: 异步并口应用: --cpu类的芯片(dsp、stm32)与FPGA的数据交互,数据速率一般在100Mbps以内,数据总线不大于16bit --非cpu类的功能芯片与FPGA通过并口进行数据交互,例如配置寄存器等 并口信号说....
  • stm32并口通信程序

    2020-12-19 15:02:05
    {"moduleinfo":{"card_count":[{"count_phone":1,"count":1}],"search_count":[{"count_phone":6,"count":6}]},"card":[{"des":"短信服务为用户提供一种通信服务能力,支持快速发送短信验证码、短信通知等,服务范围...
  • C 双机并口通信实例

    2010-09-14 16:27:32
    双机并口通信实例 双机并口通信实例 双机并口通信实例
  • 双机并口通信

    2013-09-16 11:19:46
    用汇编语言写的一个双机并口通信程序,内含课程设计报告
  • X86CPU与STM32单片机增强型并口通信,郭一方,周伟,在嵌入式智能控制项目开发中,X86CPU构建的用户操作界面平台如何与基于STM32F103RCT6单片机的嵌入式控制模块实现高速稳定的数据传输?��
  • ARM9与FPGA并口通信的实现

    万次阅读 2017-03-04 16:59:17
    并口通信是最常用基础功能,实现ARM9与FPGA的并口通信有两种方式,一种颇为巧妙,利用SMC(Static Memory Controllor),其中的使能点都通过寄存器可以轻松控制;另一种方式就是通过GPIO来完成。
  • https://www.cnblogs.com/Dreamer-1/p/5523046.html http://rxtx.qbang.org/wiki/index.php/Parallel_Communications http://users.frii.com/jarvi/rxtx/download.html 相关JAR包java.comm RXTXhttp://fizze...
  • LCD12864驱动程序 (并口通信,带字库版本ST7920,内含简单的画点、线、圆、矩形和三角形函数以及任意尺寸图像显示。 资料内附带有完整的Keil 工程文件,并且每个函数都带有完整而详细的注释。到手可用无需修改与调。...
  • 文档详细介绍了串口及并口通信的基本知识,以及在串口通信中的流控处理,在程序中的使用等
  • 串口通信与并口通信的浅理解

    万次阅读 2012-12-26 10:06:17
    在说到通信的时候,一般都会提到窜口通信和并口通信的问题,以前一直都是听别人说,我一点也不明白,毕竟这个概念还是偏硬件了点,但是人还是要往前进的,今天多google了几下,总结了下理解方式,算是一次学习吧!...
  • 接着是连线,由于是并口通信,所以占用比较多的端口,找时间把它改成串口的,或者哪位大牛有空就顺便改了吧,上图: 2012-8-11 20:17 上传 (117.99 KB) 我们来看看如何使用这个库,上代码: ARDUINO #include #...
  • 摘要:介绍了一种用三态编解码芯片MC145026/27实现的基于并口的多机线通信系统的组成原理和实现方法,给出了多台微型机之间的无线通信问题的解决方案等,阐述了系统的总体组成及通信方法。 关键词:并行接口 无线...
  • 使用用VC++ 6.0 写的一个并口通信控制步进电机!
  • 单片机并口总线与FPGA通信

    千次阅读 2021-12-23 15:09:17
    单片机FSMC与FPGA通信
  • 利用串口与并口实现51内核单片机的在线编程来源:单片机及嵌入式系统应用 作者:浙江大学 张懿摘要:详细说明利用并口模拟I2C总线协议,实现Myson MTV230芯片的在线编程(ISP)过程,以及利用PC机的串口通信实现...
  • 通信 —— 串口与并口

    千次阅读 2018-05-01 18:23:21
    串口与并口: 串口一次接收和发送一个 bit; 并口,多个数据通路同时发送或者接收; 并口并不见得一定比串口的效率来得高;...1. 并口通信的限制 各个数据通路上的bit不要求是同步的,但在抵达接收端时,传...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 6,337
精华内容 2,534
关键字:

并口通信