精华内容
下载资源
问答
  • 本文介绍如何避开PCB假八层结构的温柔陷阱---浅谈六层板的叠层。
  • PCB六层板的叠层--假八层结构的陷阱

    万次阅读 2017-12-25 10:40:21
     我们常规的六层板叠层,是L2-3一张芯板(core),L4-5(core)一张芯板,其它的用PP加铜箔,最后压合在一起而成的。如图一所示。 图一 但是六层板板厚在1.6mm及以上时,如果要进行常规阻抗控制(单线50欧姆,差...

    参考博客:http://blog.csdn.net/qijitao/article/details/51505611

    1.什么是假八层?

      我们常规的六层板叠层,是L2-3一张芯板(core),L4-5(core)一张芯板,其它的用PP加铜箔,最后压合在一起而成的。如图一所示。


    这里写图片描述
    这里写图片描述
    图一

       但是六层板板厚在1.6mm及以上时,如果要进行常规阻抗控制(单线50欧姆,差分100欧姆),在层叠上会导致3、4层之间的厚度较高,超过3个7628半固化片的厚度。因大部分工厂PP最多只能叠3张(超过3张压合时,PP经高温由半固化状态转变成液态后容易从PNL板边流失)。这时候在生产上通常会用一个光板(没有铜皮的芯板或者把常规芯板两面的铜箔蚀刻掉)添加在3、4层之间来辅助达到预期的层叠厚度,这就是通常所说的假八层。其实那并不是真正的八层板,而是为了满足板子阻抗的需要,而出现的一种特殊叠层方式。比如下图六层板因阻抗或设计所限,中间多用了一张光板,两张芯板加一张光板,这本来是八层的叠构设计,实际做出来是六层的效果。这种就叫假八层板(实际是真六层板)。
    当然这只是假八层其中的一种情况,如下图所示,3、4层之间用了2张7628半固化片加一个假芯板的方案,这个做法会增加成本。


    这里写图片描述
    图二

      你注意到了吗?
      图一用的是两张芯板(core),而图二中用的是三张芯板(core),成本有很大的差异。
      那么我们怎样去避免这种情况的出现呢,我们推荐了以下几种做法,请大家参考借鉴。

    2.解决方案

    2.1 非高密时的解决方案

      这个答案有人回复了:如果可以实现3个布线层完成设计,那么六层板完全可以设计成为常规层叠。或者关键信号线(高速信号)数量不多,区域集中,也可以使用这个层叠方案,局部高速信号区域对应的相邻层铺地铜,做成局部3层布线(L1&L4&L6)。叠层如下(阻抗计算从略,大家可以自己算算,后面也是一样只写层叠)


    这里写图片描述
    图三

      缺点:关键信号多的情况下,三个层无法满足布线需求。
      

    较宽线宽方案

      板子的密度不高,没有小间距的器件,可以使用比较大的线宽进行设计的板子(比如8mil左右线宽)叠层和阻抗控制如下:


    这里写图片描述
    图四

      缺点:以上层叠方案,阻抗线设计为表层8~9mil左右,内层6~10mil
      存在小间距器件时,以上方案比较难于布线。

    2.2 非高速时的解决方案

      在一些没什么高速信号,阻抗控制的要求可以稍微降低一点,比如保证各层阻抗一致,但是阻抗的中心值为60~65欧姆,差分线控制在105欧姆左右,叠层和阻抗控制如下:


    这里写图片描述
    图五

      缺点:这个层叠方案有一定的技术风险,需要评估高速信号的反射。

    4.总结

      其他方案还有1、2,5、6作为布线层,3、4为电源地平面的方案,这个方案需要表层走线极短,只进行Fan out的设计,同时1、2之间,5、6之间的阻抗差距极大。
      另外在PCB设计时将阻抗设计成共面阻抗,此将叠层厚度调整厚,线宽加大,线到周围铜箔的间距调小也可以实现非假八层的方案来满足阻抗需求及降低成本。
      当然,大家的回复里面还有其他方案:比如把板厚改成1.2mm,这需要考虑机械结构的要求,一般情况下无法实现。
      其实,明眼人会说上面的所有方案都是有局限性的:
      信号较杂乱,必须要4个布线层才能完成布线
      有高密的BGA,无法走较宽的线
      速率较高,DDR3/4,高速串行总线,控其他阻抗担心有风险
          ……
     
      高速先生想说的就是:您的板子都高速又高密了,然后付出接近八层板的成本,却只得到六层板的性能,您真的不知道该怎么办吗?

    展开全文
  • 在《PCB的筋骨皮》一文中,我们提出了当厚在1.6mm及以上时,怎样避免使用假八层的叠层,而导致PCB成本增加的问题。感觉大家的回答很踊跃哈,看来这个问题还是比较...什么是假八层我们常规的六层板叠层,是L2-3一张...

    在《PCB的筋骨皮》一文中,我们提出了当板厚在1.6mm及以上时,怎样避免使用假八层的叠层,而导致PCB成本增加的问题。感觉大家的回答很踊跃哈,看来这个问题还是比较典型的。本来想截取一些回答放在这里,不过篇幅的关系,大家可以自己去上一篇文章,看看文章后面的精选答复。

    在此文中我们结合平时的设计经验,提出了自己的见解,希望给大家一个答案,请大家指导分享。

    什么是假八层

    我们常规的六层板叠层,是L2-3一张芯板(core),L4-5(core)一张芯板,其它的用PP加铜箔,最后压合在一起而成的。如图一所示。

    图一

    但是六层板板厚在1.6mm及以上时,如果要进行常规阻抗控制(单线50欧姆,差分100欧姆),在层叠上会导致3、4层之间的厚度较高,超过3个7628半固化片的厚度。因大部分工厂PP最多只能叠3张(超过3张压合时,PP经高温由半固化状态转变成液态后容易从PNL板边流失)。这时候在生产上通常会用一个光板(没有铜皮的芯板或者把常规芯板两面的铜箔蚀刻掉)添加在3、4层之间来辅助达到预期的层叠厚度,这就是通常所说的假八层。其实那并不是真正的八层板,而是为了满足板子阻抗的需要,而出现的一种特殊叠层方式。比如下图六层板因阻抗或设计所限,中间多用了一张光板,两张芯板加一张光板,这本来是八层的叠构设计,实际做出来是六层的效果。这种就叫假八层板(实际是真六层板)。

    当然这只是假八层其中的一种情况,如下图所示,3、4层之间用了2张7628半固化片加一个假芯板的方案,这个做法会增加成本。

    图二

    你注意到了吗?

    图一用的是两张芯板(core),而图二中用的是三张芯板(core),成本有很大的差异。

    那么我们怎样去避免这种情况的出现呢,我们推荐了以下几种做法,请大家参考借鉴。

    2、非高密时的解决方案

    三个布线层方案

    这个答案有人回复了:如果可以实现3个布线层完成设计,那么六层板完全可以设计成为常规层叠。或者关键信号线(高速信号)数量不多,区域集中,也可以使用这个层叠方案,局部高速信号区域对应的相邻层铺地铜,做成局部3层布线(L1&L4&L6)。叠层如下(阻抗计算从略,大家可以自己算算,后面也是一样只写层叠)

    图三

    缺点:关键信号多的情况下,三个层无法满足布线需求。

    较宽线宽方案

    板子的密度不高,没有小间距的器件,可以使用比较大的线宽进行设计的板子(比如8mil左右线宽)叠层和阻抗控制如下:

    图四

    缺点:以上层叠方案,阻抗线设计为表层8~9mil左右,内层6~10mil

    存在小间距器件时,以上方案比较难于布线。

    3、非高速时的解决方案

    在一些没什么高速信号,阻抗控制的要求可以稍微降低一点,比如保证各层阻抗一致,但是阻抗的中心值为60~65欧姆,差分线控制在105欧姆左右,叠层和阻抗控制如下:

    图五

    缺点:这个层叠方案有一定的技术风险,需要评估高速信号的反射。

    (篇幅关系,提高阻抗的方案对高速信号的影响,会在后面的文章进行分析)

    4、总结

    其他方案还有1、2,5、6作为布线层,3、4为电源地平面的方案,这个方案需要表层走线极短,只进行Fan out的设计,同时1、2之间,5、6之间的阻抗差距极大。

    另外在PCB设计时将阻抗设计成共面阻抗,此将叠层厚度调整厚,线宽加大,线到周围铜箔的间距调小也可以实现非假八层的方案来满足阻抗需求及降低成本。

    当然,大家的回复里面还有其他方案:比如把板厚改成1.2mm,这需要考虑机械结构的要求,一般情况下无法实现。

    其实,明眼人会说上面的所有方案都是有局限性的:

    信号较杂乱,必须要4个布线层才能完成布线

    有高密的BGA,无法走较宽的线

    速率较高,DDR3/4,高速串行总线,控其他阻抗担心有风险

    ……

    高速先生想说的就是:您的板子都高速又高密了,然后付出接近八层板的成本,却只得到六层板的性能,您真的不知道该怎么办吗?

    展开全文
  • 六层层叠结构设计方案 ... 此方案为业界现行六层PCB的主选层设置方案,有3个布线层和3个参考平面。第4层和第5层之间的芯板厚度不宜过厚,以便获得较低的传输线阻抗。低阻抗特性可以改善电源的退耦..

    六层板层叠结构设计方案

     

      PCB板根据层数不同,层叠方案也有很多种,之前我们有写过关于《典型的PCB四层板层叠设计》,在这里想和大家谈谈六层板层叠设计方案,目前,我们常见的六层板层叠设计方案主要有以下三种。

     

      1、六层板层叠设计方案一:

      叠层设计:TOP、GND02、S03、PWR04、GND05、 BOTTOM

      此方案为业界现行六层PCB的主选层设置方案,有3个布线层和3个参考平面。第4层和第5层之间的芯板厚度不宜过厚,以便获得较低的传输线阻抗。低阻抗特性可以改善电源的退耦效果。第3层是最优的布线层,时钟等高风险线必须布在这一层,可以保证信号完整性和对EM能量进行抵制。底层是次好的布线层。顶层是可布线层。

      2、六层板层叠设计方案二:

      叠层设计:TOP、GND02、S03、S04、PWR05、 BOTTOM

      当电路板上的走线过多,3个布线层安排不下的情况下,可以采用这种层叠方案。这种方案有4个布线层和两个参考平面,但电源平面和地平面之间夹有两个信号层,电源平面与接地平面之间不存在任何电源退耦作用。由于第3层靠近地平面,因此它是最好的布线层,应安排时钟等高风险线。第1层、第4层、第6层是可布线层

      3、六层板层叠设计方案三:

      叠层设计:TOP、S02、GND03、PWR04、S05、 BOTTOM

      此方案也有4个布线层和两个参考平面。这种结构的电源平面/地平面采用小间距的结构,可以提供较低的电源阻抗和较好的电源退耦作用。顶层和底层是较差的布线层。靠近接地平面的第2层是最好的布线层,可以用来布时钟等高风险的信号线。在确保RF回流路径的条件下,也可以用第5层作为其他的高风险布线的布线层。第1层和第2层、第5层和第6层应采用交叉布线。

    展开全文
  • 在《PCB的筋骨皮》一文中,我们提出了当厚在1.6mm及以上时,怎样避免使用假八层的叠层,而导致PCB成本增加的问题。感觉大家的回答很踊跃哈,看来这个问题还是比较...什么是假八层我们常规的六层板叠层,是L2-3一张...

    在《PCB的筋骨皮》一文中,我们提出了当板厚在1.6mm及以上时,怎样避免使用假八层的叠层,而导致PCB成本增加的问题。感觉大家的回答很踊跃哈,看来这个问题还是比较典型的。本来想截取一些回答放在这里,不过篇幅的关系,大家可以自己去上一篇文章,看看文章后面的精选答复。

    在此文中我们结合平时的设计经验,提出了自己的见解,希望给大家一个答案,请大家指导分享。

    什么是假八层

    我们常规的六层板叠层,是L2-3一张芯板(core),L4-5(core)一张芯板,其它的用PP加铜箔,最后压合在一起而成的。如图一所示。

    图一

    但是六层板板厚在1.6mm及以上时,如果要进行常规阻抗控制(单线50欧姆,差分100欧姆),在层叠上会导致3、4层之间的厚度较高,超过3个7628半固化片的厚度。因大部分工厂PP最多只能叠3张(超过3张压合时,PP经高温由半固化状态转变成液态后容易从PNL板边流失)。这时候在生产上通常会用一个光板(没有铜皮的芯板或者把常规芯板两面的铜箔蚀刻掉)添加在3、4层之间来辅助达到预期的层叠厚度,这就是通常所说的假八层。其实那并不是真正的八层板,而是为了满足板子阻抗的需要,而出现的一种特殊叠层方式。比如下图六层板因阻抗或设计所限,中间多用了一张光板,两张芯板加一张光板,这本来是八层的叠构设计,实际做出来是六层的效果。这种就叫假八层板(实际是真六层板)。

    当然这只是假八层其中的一种情况,如下图所示,3、4层之间用了2张7628半固化片加一个假芯板的方案,这个做法会增加成本。

    图二

    你注意到了吗?

    图一用的是两张芯板(core),而图二中用的是三张芯板(core),成本有很大的差异。

    那么我们怎样去避免这种情况的出现呢,我们推荐了以下几种做法,请大家参考借鉴。

    2、非高密时的解决方案

    三个布线层方案

    这个答案有人回复了:如果可以实现3个布线层完成设计,那么六层板完全可以设计成为常规层叠。或者关键信号线(高速信号)数量不多,区域集中,也可以使用这个层叠方案,局部高速信号区域对应的相邻层铺地铜,做成局部3层布线(L1&L4&L6)。叠层如下(阻抗计算从略,大家可以自己算算,后面也是一样只写层叠)

    图三

    缺点:关键信号多的情况下,三个层无法满足布线需求。

    较宽线宽方案

    板子的密度不高,没有小间距的器件,可以使用比较大的线宽进行设计的板子(比如8mil左右线宽)叠层和阻抗控制如下:

    图四

    缺点:以上层叠方案,阻抗线设计为表层8~9mil左右,内层6~10mil

    存在小间距器件时,以上方案比较难于布线。

    3、非高速时的解决方案

    在一些没什么高速信号,阻抗控制的要求可以稍微降低一点,比如保证各层阻抗一致,但是阻抗的中心值为60~65欧姆,差分线控制在105欧姆左右,叠层和阻抗控制如下:

    图五

    缺点:这个层叠方案有一定的技术风险,需要评估高速信号的反射。

    (篇幅关系,提高阻抗的方案对高速信号的影响,会在后面的文章进行分析)

    4、总结

    其他方案还有1、2,5、6作为布线层,3、4为电源地平面的方案,这个方案需要表层走线极短,只进行Fan out的设计,同时1、2之间,5、6之间的阻抗差距极大。

    另外在PCB设计时将阻抗设计成共面阻抗,此将叠层厚度调整厚,线宽加大,线到周围铜箔的间距调小也可以实现非假八层的方案来满足阻抗需求及降低成本。

    当然,大家的回复里面还有其他方案:比如把板厚改成1.2mm,这需要考虑机械结构的要求,一般情况下无法实现。

    其实,明眼人会说上面的所有方案都是有局限性的:

    信号较杂乱,必须要4个布线层才能完成布线

    有高密的BGA,无法走较宽的线

    速率较高,DDR3/4,高速串行总线,控其他阻抗担心有风险

    ……

    高速先生想说的就是:您的板子都高速又高密了,然后付出接近八层板的成本,却只得到六层板的性能,您真的不知道该怎么办吗?

    展开全文
  • 图1 为一个六层镀通孔的实例。  在这项技术中,所有的钻孔都要穿通面板,不管它们是否像元器件孔一样或像过孔一样被应用。这项技术的主要缺点是通孔要占用所有层的珍贵空间,而不考虑该层是否需要进行电气...
  • 机械层是定义整个PCB板的外观的,其实我们在说机械层的时候就是指整个PCB板的外形结构。Protel 99 SE提供了16个内部电源层/接地层.该类型的层仅用于多层板,主要用于布置电源线和接地线.我们称双层板,四层板,六层...
  • PCB设计相关内容

    2020-08-01 21:47:42
    推荐层叠设计如下: 六层板最优设计为顶层、地层、信号层、电源层、地层、底层;八层最优设计为顶层、地层、信号层、电源层、地层、信号层、电源层、地层、底层; 2、PCB传输线及阻抗计算 下图中列出了PCB中常用...
  • 7.2 基准点结构 24 7.2.1 拼板基准点和单元基准点 24 7.2.2 局部基准点 24 7.3 基准点位置 25 7.3.1 拼板的基准点 25 7.3.2 单元的基准点 26 7.3.3 局部基准点 26 8 器件布局要求 26 8.1 器件布局通用要求 26 8.2 ...
  • ● 注意:PCB板的层数 目前市场中可以见到的内存不外乎三种两层,四层,...最后一种就是六层PCB,这样的结构相比前两者的成本要高出许多,各方面拥有较好的条件,给设计人提供了足够的空间。现在各大厂商内存都...
  • 四、印制电路结构与分类 五、工作的设置 、设置工作参数 七、元件的封装 第二节 单面板的制作 一、绘制原理图与生成网络表 二、规划电路 三、装入元件封装库 四、装入元件和网络表 五、元件布局 、自动...
  • 了解 U-Boot-1.3.1 的代码结构,掌握其移植方法。 【实验环境】 1、Ubuntu 7.0.4发行版 2、u-boot-1.3.1 3、FS2410平台 4、交叉编译器 arm-softfloat-linux-gnu-gcc-3.4.5 【实验步骤】 一、建立自己的平台...
  • 系统,和汇编相比,C 在功能上、结构性、可读性、可维护性上有明显的优 势,因而易学易用。 Keil c51 软件提供丰富的库函数和功能强大的集成开发调试工具,全 Windows 界面。另外重要的一点,只要看一下编译后生成的...
  • 复旦nois教材01.rar

    2009-08-05 20:08:37
    第三章 Nios CPU结构..................................................................................................................36 3.1 NIOS处理器概述.................................................

空空如也

空空如也

1 2
收藏数 23
精华内容 9
关键字:

六层pcb板层结构