[导读] rj45接口定义/rj45针脚定义/rj45引脚定义 10 100base tx rj45接口是常用的以太网接口，支持10兆和100兆自适应的网络连接

关键词：RJ45



rj45接口定义/rj45针脚定义/rj45引脚定义



10 100base tx rj45接口是常用的以太网接口，支持10兆和100兆自适应的网络连接速度，

网卡上以及 Hub 上接口的外观为 8 芯母插座 (RJ45)：



rg45接口pc端的，网线为 8 芯公插头：

 

rg45接口外观图，，其实在100兆网络中实际只应用了4根线来传输数据，另4根是备份的.传输的信号为数字信号，双铰线最大传输100米距离,




10 100base tx rj45接口引脚定义








Pin



Name



Description



1



TX+



Tranceive Data+ (发信号+)



2



TX-



Tranceive Data- (发信号-)



3



RX+



Receive Data+ (收信号+)



4



n/c



Not connected (空脚)



5



n/c



Not connected (空脚)



6



RX-



Receive Data- (收信号-)



7



n/c



Not connected (空脚)



8



n/c



Not connected (空脚)






原文地址：http://www.elecfans.com/emb/jiekou/2009041248861.html

 这些引脚大致分为四个部分，即时钟信号（CLK）、地址总线（A0-A11/BA0-1）、数据总线（DQ0-DQ15）、控制信号（LDQM/UDQM/CS/WE/CAS/RAS/CKE）。
         时钟信号在前面已经做过约束，即FPGA器件内部定义为sdram_clk的引脚，对于SDRAM芯片而言这是一个外部输入（FPGA输出）的时钟信号。控制信号中LDQM/UDQM分别控制数据总线的低字节和高字节是否有效，通常均拉低，表示高低字节的数据都有效；CS是片选信号，WE是写选通信号，CAS是列选通信号，RAS是行选通信号，CKE是时钟有效信号，这五个信号的不同电平组合（满足一定时序要求）构成了不同的SDRAM控制指令。
 
标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。
 
 
 
EPCS配置器件与所配置的FPGA器件的连接引脚有时钟输入管脚DCLK。可为串行数据的传送提供时钟，一般由FPGA发送；其次是串行数据输出管脚DATA，用于向FPGA传送配置数据；第三是主动串行数据输入管脚ASDI，负责接收来自FPGA的不同字符串以实现对EPCS的读写控制；另外，还有片选信号nCS。
用AS模式配置Altera的FPGA时，若CONF_DONE没有变高或过早变高,FPGA会把nSTATUS拉低(实际上是拉低一个时钟周期)，提示要重新配置。若配置成功了，FPGA会释放CONF_DONE，这是外部的上拉电阻会把CONF_DONE拉高，然后初始化开始。
CONF_DONE是一个漏极开路(OD)的输出，在FPGA配置过程中或配置失败时拉低，在配置完成时释放成高阻态。
在楼主的电路中，CONF_DONE拉低时Q1的EC结导通，D1被点亮；CONF_DONE高阻时Q1的EC结截止，D1不亮。因此D1的亮灭可以指示FPGA配置是否完成/成功。
http://zhidao.baidu.com/link?url=5B-y6GVu6faVn4UdZZVW50Z_47GBjh4_leLLeM6nrPFsTuH_000ea3f3TK6TAepHrjyRc7kyLlV06bj-2jhvrq
 
转载于:https://www.cnblogs.com/pingyong/p/3656759.html

  
vga针脚定义
  
VGA 15 针母插座                         VGA 15 针公插头
  
     VGA 是 Video Graphics Adapter(Array) 的缩写，信号类型为模拟类型。
  
     常用模拟计算机信号接口：VGA接口和RGB接口
  
     VGA接口引脚定义
  

  
  
  
  
  
管脚
  
  
定义
  
1
  
  
红基色 red
  
2
  
  
绿基色 green
  
3
  
  
蓝基色 blue
  
4
  
  
地址码 ID Bit
  
5
  
  
自测试 ( 各家定义不同 )
  
6
  
  
红地
  
7
  
  
绿地 
  
8
  
  
蓝地
  
9
  
  
保留 ( 各家定义不同 )
  
10
  
  
数字地
  
11
  
  
地址码
  
12
  
  
地址码
  
13
  
  
行同步
  
14
  
  
场同步
  
15
  
  
地址码 ( 各家定义不同 )
标准15针 VGA头焊接方法:
标准15针 VGA 头的各针脚如下图显示（3+4 线型，3表示3根同轴红、绿、蓝，4表示4根黑、棕、黄、白线） VGA的脚通常按照倒梯形来看，从上到下，从左到右分别是1－5脚，6－10脚，11——15脚；（注意 D15 接头一定选用金属外壳）如下图所示：
15针脚我们通常只需要焊接11个引脚即可，如下：（4、5、9、12脚不焊）
红线——“1”脚——模拟信号的“红”；
绿线——“2”脚——模拟信号的“绿”；
蓝线——“3”脚——模拟信号的“蓝”；
红线外屏蔽线——“6”脚——模拟信号的“红”的接地屏蔽线；
绿线外屏蔽线——“7”脚——模拟信号的“绿”的接地屏蔽线；
蓝线外屏蔽线——“8”脚——模拟信号的“蓝”的接地屏蔽线；
黑线——“10”脚——数子信号的的接地端；
 
棕线——“11”脚——屏幕与主机之间的控制或地址码；
 
黄线——“13”脚——数字的水平“行”同步信号；
白线——“14”脚——数子信号的垂直“场”同步信号；
VGA   线外屏蔽线——“15”脚——VGA插座外壳压接接地 。
在实际工程中，经常会在地线的连接中出现错误，如果将某些脚（如4，5，9，15等）接到地线上，在大屏显示不出什么问题；但如10脚未接地的话，就会出现地线不通而出问题。有些设备将不用的引脚全部接地了，虽然不标准，但挺实用，只是如果要用到相应的控制位时会出问题。
三、VGA针脚只焊7线的焊接方法：（如用网线中的8芯焊接）
第一、 1 、 2 、 3 脚 分别用网线中的三根线（1－橙，2－绿，3－蓝）记着两边颜色对应；
 
第二、  5~10 脚 焊接在一起做公共地；用8根网线中的某一根颜色的线（在此我们记作用“橙白”色线），记着两头都用这根颜色的线，6、7、8脚针焊在一起接到公共地上；
第三、 11脚 接网线中的某个线（在此定义为接棕色线，11－棕）
第四、 13脚 接网线中的某根颜色的线（在此定义用绿白线，13－绿白）；
第五、 14脚 接网线中的某根颜色的线（在此定义用绿白线，14－蓝白）；
第六、15脚 VGA插座外壳压接接地，（在此定义用绿白线，15－棕白）
15号针脚其实应该跟5－10脚焊一起都当作地线，这样实际上就是焊7针脚了。
　　
如  果用专用VGA线缆涂简便只焊7针脚的话焊接方法就是：就是在 D15 两端的 5~10  脚焊接在一起做公共地；红、绿、蓝的屏蔽线绞在一起接到公共地上； 1 、 2 、 3 脚接红、绿、蓝的芯线； 13 接黄线； 14 接白线；  外层屏蔽压接到 D15插头端壳，褐线和黑线不用接，但是要剪齐，以防和其他线串接。

JTAG各类接口针脚定义、含义以及SWD接线方式


2018年08月10日 16:04:14 kkwant 阅读数 1165 标签： 接口定义tag
 




原文地址为：JTAG各类接口针脚定义、含义以及SWD接线方式

 JTAG有10pin的、14pin的和20pin的，尽管引脚数和引脚的排列顺序不同，但是其中有一些引脚是一样的，各个引脚的定义如下。
一、引脚定义
Test Clock Input (TCK) -----强制要求1
TCK在IEEE1149.1标准里是强制要求的。TCK为TAP的操作提供了一个独立的、基本的时钟信号，TAP的所有操作都是通过这个时钟信号来驱动的。
Test Mode Selection Input (TMS) -----强制要求2
TMS信号在TCK的上升沿有效。TMS在IEEE1149.1标准里是强制要求的。TMS信号用来控制TAP状态机的转换。通过TMS信号，可以控制TAP在不同的状态间相互转换。
Test Data Input (TDI) -----强制要求3
TDI在IEEE1149.1标准里是强制要求的。TDI是数据输入的接口。所有要输入到特定寄存器的数据都是通过TDI接口一位一位串行输入的（由TCK驱动）。
Test Data Output (TDO) -----强制要求4
TDO在IEEE1149.1标准里是强制要求的。TDO是数据输出的接口。所有要从特定的寄存器中输出的数据都是通过TDO接口一位一位串行输出的（由TCK驱动）。
Test Reset Input (TRST) ----可选项1
这个信号接口在IEEE 1149.1标准里是可选的，并不是强制要求的。TRST可以用来对TAPController进行复位（初始化）。因为通过TMS也可以对TAP Controll进行复位（初始化）。所以有四线JTAG与五线JTAG之分。
 (VTREF) -----强制要求5
接口信号电平参考电压一般直接连接Vsupply。这个可以用来确定ARM的JTAG接口使用的逻辑电平（比如3.3V还是5.0V?）
Return Test Clock ( RTCK) ----可选项2
可选项，由目标端反馈给仿真器的时钟信号,用来同步TCK信号的产生,不使用时直接接地。
System Reset ( nSRST)----可选项3
可选项,与目标板上的系统复位信号相连,可以直接对目标系统复位。同时可以检测目标系统的复位情况，为了防止误触发应在目标端加上适当的上拉电阻。
USER IN
用户自定义输入。可以接到一个IO上，用来接受上位机的控制。
USER OUT
用户自定义输出。可以接到一个IO上，用来向上位机的反馈一个状态
由于JTAG经常使用排线连接，为了增强抗干扰能力，在每条信号线间加上地线就出现了这种20针的接口。但事实上，RTCK、USER IN、USER OUT一般都不使用，于是还有一种14针的接口。对于实际开发应用来说，由于实验室电源稳定，电磁环境较好，干扰不大。
 
二、20、14、10pin JTAG的引脚名称与序号对应关系
值得注意的是，不同的IC公司会自己定义自家产品专属的Jtag头，来下载或调试程序。嵌入式系统中常用的20、14、10pin JTAG的信号排列如下：


需要说明的是，上述Jtag头的管脚名称是对IC而言的。例如TDI脚，表示该脚应该与IC上的TDI脚相连，而不是表示数据从该脚进入download cable。
实际上10针的只需要接4根线，4号是自连回路，不需要接，1，2接的都是1管脚，而8，10接的是GND，也可以不接。
 附转接板电路：

 
 
JTAG接口的SWD接线方式
JTAG引脚示意图:

 
一、SWD 和传统的调试方式区别
1. SWD 模式比 JTAG 在高速模式下面更加可靠
2. GPIO 刚好缺一个的时候, 可以使用 SWD 仿真, 这种模式支持更少的引脚
3. 在板子的体积有限的时候推荐使用 SWD 模式
二、仿真器对 SWD 模式支持情况
1. 市面上的常用仿真器对 SWD 模式支持情况
JLINKV8 非常好的支持 SWD 仿真模式, 速度可以到 10M
ULINK2 非常好的支持 SWD 模式， 速度可以达到 10M
2. SWD 硬件接口上的不同
(1) JLINKV7 需要的硬件接口为: GND, RST, SWDIO, SWDCLK
(2) JLINKV8 需要的硬件接口为: VCC, GND, RST, SWDIO, SWDCLK （注：下面有我自己用JLINKV8的实际连线及相应实验结果）
(3) ULINK1 不支持 SWD 模式
(4) ULINK2 需要的硬件接口为: GND, RST, SWDIO, SWDCLK
三、在 MDK 中SWD 模式的设置
正常的JTAG需要20管脚，而J-Link 的SWD只需要2根线（PA13/JTMS/SWDIO、PA14/JTCK/SWCLK）就够了（加上电源线也就4根），这样就节省了3个I/O口（PA15/JTDI、PB3/JTDO、PB4/JNTRST）为其它所用，并且可节省一部分板子的空间(只需4个口就可以了)
第一步:


第二步:

另外, JTAG引脚可以被复用为IO口，但是这样一来，JLINK就不能够连上芯片了。解决的方法有两种：
    （1）另写一段程序，不要将JTAG复用为I/O口，然后将这段程序用串口工具写入芯片中
    （2）将BOOT0/BOOT1设置成为内部RAM启动，那么上电后就不会执行FLASH中的程序，这样JLINK就能顺利“接管”JTAG引脚
 




转载于:https://www.cnblogs.com/sweet-li/p/11059267.html