精华内容
下载资源
问答
  • CPU和内存储器构成计算机主机

    千次阅读 2014-02-10 16:35:25
    现代计算机中内存普遍采取半导体器件,按其工作方式不同,可分为动态随机存取器(DRAM)、静态随机存储器(SRAM)、只读存储器(ROM)。对存储器存入信息的操作称为写入(Write),从存储器取出信息的操作称为读出...
        CPU和内存储器构成计算机主机。外存储器通过专门的输入/输出接口与主机相连。外存与其他的输入输出设备统称外部设备。如硬盘驱动器、软盘驱动器、打印机、键盘都属外部设备。  现代计算机中内存普遍采取半导体器件,按其工作方式不同,可分为动态随机存取器(DRAM)、静态随机存储器(SRAM)、只读存储器(ROM)。对存储器存入信息的操作称为写入(Write),从存储器取出信息的操作称为读出(Read)。执行读出操作后,原来存放的信息并不改变,只有执行了写入操作,写入的信息才会取代原先存入的内容。所以RAM中存放的信息可随机地读出或写入,通常用来存入用户输入的程序和数据等。计算机断电后,RAM中的内容随之丢失。DRAM和SRAM两者都叫随机存储器,断电后信息会丢失,不同的是,DRAM存储的信息要不断刷新,而SRAM存储的信息不需要刷新。ROM中的信息只可读出而不能写入,通常用来存放一些固定不变的程序。计算机断电后,ROM中的内容保持不变,当计算机重新接通电源后,ROM中的内容仍可被读出。
    
    展开全文
  • 一、概述 1、ROM (1)、在正常工作状态下只能读取数据,不能写入数据 ...4、根据编程方式不同,分为两类: (1)、掩模ROM:制造过程中把信息写入存储器中,用户无法更改 (2)、可编程ROM:用户可自...

    一、概述
    1、ROM
    (1)、在正常工作状态下只能读取数据,不能写入数据
    (2)、掉电不易失
    2、ROM和RAM都属于内部存储器,属于同一个内存空间
    3、用于保存计算机运行所需的最基础、最核心的程序
    ①、BIOS:基本输入输出系统
    ②、固件firmware
    ③、引导程序
    4、根据编程方式不同,分为两类:
    (1)、掩模ROM:制造过程中把信息写入存储器中,用户无法更改
    (2)、可编程ROM:用户可自行写入内容
    ①、一次性编程PROM
    ②、多次编程的EPROM和E2PROM
    出厂时为全1,使用者根据需要写0
    5、EPROM
    紫外线擦除,编程器写入。将芯片至于紫外灯下,以擦除其中的内容,相当于存了全1。然后用专用设备将信息重新写入
    6、E2PROM
    (1)、电擦除,擦除时间较快
    (2)、联机写入,无需把器件从电路板取下
    (3)、E2PROM允许改写上千次,编程大约需20ms,数据可存储20年以上

    二、Flash存储器
    1、在E2PROM基础上发展起来
    2、高密度、非易失性
    3、有很高的读取速度,易于擦除和重写,功耗小

    展开全文
  • 存储器系统

    2020-10-20 18:19:50
    CPU 的连接主存储器的基本组成存储矩阵地址译码器存储器控制电路只读存储器主存的组成主存容量扩展高速缓冲存储器(Cache)程序访问的局部性Cache 的基本工作原理Cache 与主存之间的映射方式Cache 的更新策略与替换...

    存储器的层次化结构

    按在计算机中的层次作用可分为:

    • 主(内)存储器(主存、内存
    • 辅助(外)存储器(辅存、外存
    • 高速缓冲存储器(缓存、Cache

    RAM 和 ROM 都是采用随机存取 (读取任何地址的数据耗费的时间都相同) 的方式进行信息访问


    存储器有3个重要的指标:速度容量每位价格

    在这里插入图片描述


    缓存-主存层次主存-辅存层次

    • 缓存-主存层次是为了进一步追求速度,而主存-辅存层次是为了追求容量
      在这里插入图片描述
      • 主存与CPU之间有总线相连,可以直接交换数据
      • 辅存要想与CPU交换数据,必须经过主存
      • 缓存是介于主存和CPU之间的更高速的部件

    CPU要处理外存数据都必须经过内存,因此,有时候加大内存容量就可以有效改善系统性能。以服务器来说,内存容量有时比 CPU 速度更重要


    存储系统运行遵循的原理

    • 一致性原则:同一个信息会同时存放于几个层次的存储器中,此时,该信息在几个层次的存储器中必须保持相同值
    • 包含性原则:处于内层(靠近CPU)存储器中的信息一定包含在各外层的存储器中,即内层存储器中的全部信息一定是各外层存储器信息中一小部分的副本

    主存储器

    由于 RAM 存储的内容断电则消失,故称为易失性存储器

    • 主存储器:计算机中存放当前正在执行的程序及其使用数据的存储器
    • 存储器的地址 AiA_i: 对存储单元进行顺序编号
    • 地址空间 SS: 地址长度所限定能访问的存储单元数目

    SRAM 存储器

    静态随机存储器 SRAM

    六管静态MOS存储元
    在这里插入图片描述
    组成

    • T1,T3T_1,T_3:MOS 反相器;T2,T4T_2,T_4:MOS 反相器。它们通过反馈线路形成触发器,保证 A,BA,B 一个为 00,一个为 11
    • ZZ:字线。输出 11 时表示选中该存储元
    • T5,T6T_5,T_6:控制门管。当字线输出 11 时导通
    • W,WW,\overline W:位线,用于进行读写操作。当字线输出 11 时在 W,WW,\overline W 上分别加高、低电平,写1/01/0;或者 根据 W,WW,\overline W 上有无电流,读 1/01/0
    • ZZ00 时,只要电源正常,就能保持原状态,因此被称为静态

    特点

    • 每个存储位需要4~6个晶体管组成,因此功耗较大集成度较低
    • 保存的信息比较稳定,信息为非破坏性读出,故不需要重写或者刷新操作
    • 结构简单、可靠性高、速度较快
    • 常用于制作 Cache

    DRAM 存储器

    动态随机存储器 DRAM

    • 常见的DRAM存储单元有三管式和单管式两种,靠电容存储电荷的原理来寄存信息。若电容上存有足够的电荷表示 “1”,电容上无电荷表示“0”
    • 电容上的电荷一般只能维持1-2ms,即使电源不掉电,电容上的电荷会自动消失。因此,为保证信息的不丢失,必须在2ms内对存储单元进行一次恢复操作,该过程称为刷新

    单管DRAM存储元
    在这里插入图片描述

    • C:记忆单元
    • T:控制门管

    特点

    • 功耗较低(单管),集成度较高,速度较快
    • 单管单元是破坏性读出,读出后需重写。在读出时,读出放大器又使相应的存储单元的存储信息自动恢复(重写),所以读出放大器还用作再生放大器

    刷新方法:

    各动态芯片可同时刷新,片内按行刷新(按行读)。刷新一行所用的时间 刷新周期存取周期)。刷新一块芯片所需的刷新周期数由芯片矩阵的行数决定


    刷新周期的安排方式:

    CPU 对主存的访问可分为:
    CPU访存:由CPU提供行、列地址,随机访问
    动态芯片刷新:由刷新地址计数器提供行地址(按行刷新),定时刷新

    1. 集中式刷新:2ms 内集中安排所有刷新周期

    在这里插入图片描述

    每一个 R/W 区间都是一个正常的CPU访存周期
    死区内CPU无法正常访问主存

    • 用在实时要求不高的场合

    2. 分散式刷新:各刷新周期分散安排在存取周期中
    在这里插入图片描述

    • 用在低速系统中 (高速系统中不需要这么短时间就刷新一次)

    3. 异步刷新:各刷新周期分散安排在规定时间(例如2ms)内,每隔一段时间刷新一行
    例如:假设芯片矩阵有128行,则每隔 2ms12815.6μs\frac{2ms}{128}\approx15.6\mu s 提一次刷新请求,刷新一行;2ms2ms 内刷新完所有行

    在这里插入图片描述

    • 用在大多数计算机中,常用于制作 内存

    **

    • DRAM 根据技术的更新又分好几代,使用较广的有 SDRAMDDR SDRAM 两种
      • DDR 是所谓的双倍数据传送速度(Double Data Rate), 他可以在一次工作周期中进行两次数据的传送,新一代的 PC 大多使用 DDR 内存
      • DDR SDRAM 又依据技术的发展,有 DDR, DDR2, DDR3, DDR4…其中,DDR2 的频率倍数则是 4 倍,DDR3 则是 8 倍…
    • 多通道设计
      • 由于所有的数据都必须要存放在内存,所以内存的数据宽度当然是越大越好。 但传统的总线宽度一般大约仅达64位,为了要加大这个宽度,因此芯片组厂商就将两个内存汇整在一起,如果一支内存可达64位,两支内存就可以达到128位了,这就是双通道的设计理念
      • 要启用双通道的功能你必须要安插两支(或四支)内存,这两支内存最好连型号都一模一样, 这是因为启动双通道内存功能时,数据是同步写入/读出这一对内存中,如此才能够提升整体的带宽啊! 所以当然除了容量大小要一致之外,型号也最好相同!
      • 在主板上有的内存插槽颜色两两成对,这就是为了双通道!

    主存的组成

    在这里插入图片描述

    • 存储体一般以行列矩阵的形式来存储每个存储单元
    • MAR(memory address register): 存储器地址寄存器
    • MDR(memory data register): 存储器数据寄存器

    存储矩阵

    在这里插入图片描述

    • 地址线是单向的,用于选择存储单元
    • 数据线是双向的,可读可写
    • 还有一些读写信号、片选信号

    一个基本单元电路只能存放一位二进制信息,为保存大量信息,存储器中需要将许多基本单元电路按一定的顺序排列成阵列形式,称为存储矩阵。排列方式:字结构位结构

    • 字结构:同一芯片存放一个字的多位,如8位
      优点:选中某个单元,其包含的各位信息可从同一芯片读出
      缺点:每个芯片都要引线出去,芯片外引线较多,成本高
      适合容量小的SRAM

    在这里插入图片描述

    • 位结构:同一芯片存放多个字的同一位。
      优点:芯片的外引线少
      缺点:需要多个芯片组合
      适合DRAM大容量SRAM

    在这里插入图片描述

    地址译码器

    • 单译码:适合小容量的存储器

    在这里插入图片描述
    地址线12根,对应4096个状态,单译码需要4096根译码线

    • 双译码:可简化芯片设计,主要采用的译码结构,适合大容量存储器(也称为矩阵译码器)
      在这里插入图片描述
      地址线12根,双译码分X、Y两个方向的译码,X、Y方向各6根,64×64=4096个状态,只需128根译码线

    存储器控制电路

    • 功能:通过存储器控制信号的引线端接收来自CPU或外部电路的控制信号,经过组合变换后对存储矩阵、地址译码器和三态双向缓冲器MDR进行控制
    • 基本引脚: CE\overline {CE}(或 CS\overline {CS})(chip select, chip enable), R/WR/\overline W(一根控制线控制读写)(或 WEOE\overline {WE}、\overline {OE} (两根控制线控制读写))

    主存容量扩展

    • 存储容量:=×容量=存储字数×字长
    • 存取时间 TAT_A: 是存储器从接到寻找存储单元的地址码开始,到读出或存入数据为止所需的时间
    • 存储周期 TMT_M:CPU 连续两次访问存储器所需要的最短时间间隔。存储周期略大于存取时间,即 TM>TAT_M>T_A

    位扩展

    • 用多个存储器器件对字长进行扩充
    • 连接方式是将多片存储器的地址线、片选端、读/写控制端 R/WR/W 相应并联,数据端分别引出

    在这里插入图片描述
    在这里插入图片描述

    字扩展

    • 增加存储器中字的数量
    • SRAM进行字扩展时,将各芯片的地址线、数据线、读/写控制线相应并联,而由片选信号来区分各芯片的地址范围

    在这里插入图片描述
    在这里插入图片描述

    地址分配范围

    在这里插入图片描述

    字位扩展

    • 先位扩展,再字扩展

    在这里插入图片描述

    主存与 CPU 的连接

    全译码

    选片地址全部参加译码,有两种情况:

    • 实际使用的存储空间与CPU可访问的最大存储空间相同
    • 实际使用的存储空间小于CPU可访问的最大存储空间,但对实际空间的地址范围有严格的要求


    CPU给出的访存地址码长16位(A15A_{15}~A0A_0),即可访问的最大存储空间为64KB。而系统中实际使用的存储空间只有8KB,且选用的存储芯片容量为4K ×\times 2,并要求这8KB的地址范围必须在 4000H4000H~5FFFH5FFFH 范围内,问:
    (1) 应该采用何种扩展方式,使用多少存储芯片?
    (2) 画出扩展电路连接图,写出各芯片组的寻址范围。


    (1)需要采用字位扩展方式。需用的存储芯片片数:
    8/4×8/2=2×4/=88/4 \times8/2= 2(组) \times4(片/组) = 8片

    (2)采用全译码方式(地址范围有限制)时,按需将8片存储器扩展:分成2组,每组4片

    在这里插入图片描述
    可见,按这种译码方式,当前使用的存储空间其地址范围被严格定义在4000H~5FFFH这8KB范围内,其系统最大可扩充到32KB的存储空间

    • 全译码方式的特点:所使用的芯片的地址范围是唯一的

    部分译码

    当实际使用的存储空间比CPU可访问的最大存储空间小,而且对其他地址范围没有严格要求的情况下,可采用该译码方式


    某计算机CPU有16位地址总线(A15A_{15}~A0A_0),系统中实际使用的存储空间为8KB,选用的存储芯片容量为4K×\times 8位,问:
    (1) 应该采用何种扩展方式,使用多少存储芯片?
    (2) 画出扩展电路连接图,写出各芯片组的寻址范围。

    (1)需要采用字扩展方式。需用的存储芯片片数:
    8/4=28/4 = 2(片)

    (2)实际使用的存储空间比CPU可寻址的空间小,且对地址范围没有严格要求,可采用部分译码。扩展连接电路如图所示(未画出数据线和读写线)

    在这里插入图片描述
    例图中,A15A_{15} 是悬空的,这样CPU的最大可寻址的空间为64KB,而上例中被指定的 4000H4000H~ 5FFFH5FFFH地址空间,就不再是唯一的地址了

    • #1\#1 片的地址范围:
      4000H4000H~4FFFH4FFFHA15=0A_{15} =0
      C000HC000H~CFFFHCFFFHA15=1A_{15} = 1
    • #2\#2 片的地址范围:
      5000H5000H~5FFFH5FFFHA15=0A_{15} =0
      D000HD000H~DFFFHDFFFHA15=1A_{15} = 1

    由于采用部分译码方式,各芯片的地址都出现了重叠区

    只读存储器

    高速缓冲存储器(Cache)

    • Cache:高速缓存,设置在 CPU 和主存之间,由高速的 SRAM 组成
    • 目的:解决CPU和主存之间的速度差异,提高整机的运算速度

    Cache的特点

    • 存取速度快(数倍于主存),容量小,价格高
    • 透明性:存储控制和管理由硬件实现。程序员编程时不必考虑Cache是否存在

    多级缓存

    • 由于高速缓存的价格昂贵, 所以其大小有限。有些机器具有两级甚至三级高速缓存, 每一级高速缓存比前一级慢且容量更大
    • 现代 CPU 中设计了两个缓存。第一级或称为 L1缓存 总是在CPU中, 通常用来将已解码的指令调人CPU的执行引擎。对于那些频繁使用的数据字,多数芯片安排有第二个L1缓存。另外,往往还设计有二级缓存,称为L2缓存,用来存放近来使用过的若干兆字节的内存字。L1和L2缓存之间的差别在于时序。对L1缓存的访问,不存在任何延时;而对L2缓存的访问, 则会延时1或2个时钟周期

    Cache 的功能

    • 主存中被频繁访问的活跃程序块和数据块复制到Cache中 (Cache存放的是主存内容的一小部分的副本)

    由于程序访问的局部性,大多情况Cache可向CPU直接提供指令和数据,不必访存

    Cache 的组成

    Cache和主存空间都被划分为同样大小的区域:

    • 主存中的区域称为(block),或主存块。一个块由若干定长度的字组成
    • Cache中存放一个块的区域称为(line),或(slot)
    • 每一Cache行外加一个标记(tag),指明它是主存哪一块的副本。
    • 为了识别一个Cache行中的信息是否有效,还要在标记中增加一个有效位。“1”—有效

    主存和CPU之间传输数据的单位是 字,而主存与Cache之间传输数据的单位是 块,容量更大

    计算Cache容量时除了计算 行 的大小,还要算上标记、有效位这些附加位

    主存和缓存(Cache)的编址

    在这里插入图片描述

    主存中若干个字组成一个字块(从0开始编号)

    主存中 nn 位地址,分为两个字段:主存块号、块内地址
    缓存中分为缓存行号和行内地址

    • Cache与主存之间以块为单位交换数据,块(行)的大小相同
    • B=2bB=2^b 为每个块(行)的大小

    带Cache的CPU访存(读)过程

    在这里插入图片描述

    Cache的工作流程

    • 在访存过程中,若CPU访问单元所在的块在cache中,称命中(hit);若不在cache 中,称不命中(miss),或缺失/失效
    • 访存时,CPU送出主存(大)地址
      命中,该主存地址变换成Cache(小)地址并送Cache,直接从cache读出字送到CPU的数据总线DB (data bus)
      不命中,主存将读出的字送到DB,同时,将该字所在的块复制到Cache,若Cache中可以装入就直接写入,不能装入就根据一定的算法进行替换

    Cache的命中率

    cache 共有 CC 行,主存共有 MM 块 (MCM \gg C)

    • 命中:主存块已调入cache,主存块与cache行建立了对应关系(用标记记录与某cache行建立了对应关系的主存块块号)
    • 未命中(缺失):主存块未调入cache,主存块与cache行未建立对应关系

    • 命中率 hh:CPU所要访问的信息在Cache中的比率
      NCN_C 表示Cache完成存取的总次数,NmN_m 表示主存完成存取的总次数,则有
      h=NCNC+Nmh=\frac{N_C}{N_C+N_m}
      Cache的命中率与地址映像的方式Cache的容量有关。Cache容量大,则命中率就高,但达到一定容量后,命中率的提高就不明显了

    • 平均访问时间 tat_a:若 tct_c 表示Cache的存取周期,tmt_m 表示主存的存取周期,1h1-h 表示未命中率,则
      ta=htc+(1h)(tm+tc)=tc+(1h)tmhtc+(1h)tmCache访访\begin{aligned}t_a &= ht_c+(1-h)(t_m+t_c)\\ &= t_c+(1-h)t_m\\ &≈ ht_c+(1-h)t_m(Cache访问和主存访问同时启动)\end{aligned}

    • 访问效率 ee:设 r=tm/tcr=t_m/t_c 表示主存慢于Cache的倍率,则:
      e=tc/ta=tc/[htc+(1h)tm]=1/[h+(1h)r]=1/[r+(1r)h]\begin{aligned}e&=t_c/t_a\\&=t_c/[ht_c+(1-h)t_m]\\&=1/[h+(1-h)r]\\&=1/[r+(1-r)h]\end{aligned}hh 越接近1,访问效率越高

    • 加速比SP=tm/taSP=t_m/t_a


    在这里插入图片描述

    Cache 与主存之间的映射方式

    • 地址映像:用某种规则使主存地址与Cache地址具有逻辑对应关系,即把主存地址定位到Cache中
    • 地址变换:CPU访问时,将主存地址按映像规则换成Cache地址的过程

    直接映像

    • 将主存分成与Cache同样大小的若干个,每个区中的某个主存块只能映像到Cache 中的一个固定行

    直接映像关系为:
    i=j mod C  i=j mod 2ci = j\ mod\ C\ 或\ i = j\ mod\ 2^c

    ii:Cache的行号,jj:主存块号,CC:Cache总行数,cc:Cache行地址位数

    直接映像Cache组织

    在这里插入图片描述

    • 直接映射中,主存地址被分为三个部分:主存区号 (tt 位)、cache行号 (cc 位)、块内地址 (bb 位)
    • 其中,Cache的标记为主存的区号。在访存时,只需比较两者标记,如相同则命中


    某机主存为1MB,每个块512B ;Cache为8KB,直接映像方式,试给出主存的地址划分

    主存块数:1MB/512B=2111MB/512B=2^{11}
    主存区数:1MB/8KB=271MB/8KB=2^7
    Cache行数:8KB/512B=248KB/512B=2^4

    在这里插入图片描述

    • 优点:实现简单,只需利用主存地址,按某些字段直接判断,即可确定所需字块是否已在Cache中
    • 缺点:不够灵活,即主存的每个块只能对应唯一的Cache行。因此,即使Cache有其他许多地址空着也不能占用。这使得Cache的存储空间得不到充分利用,降低了命中率

    全相联映像

    • 每个主存块可映像到Cache的任意行中
    • 可从已被占满的Cache中替换出任一行

    在这里插入图片描述

    由于是任意映射,Cache的标记需要更多的位


    某机主存为1MB,要求每块512B,Cache为8KB。采用全相联映像方式,试给出主存的地址划分

    在这里插入图片描述

    • 标记位数多,Cache标记容量加大。访问Cache时,需要和Cache的全部标记进行比较,才能判断出所访主存地址的内容是否已在 Cache中

    全部“比较”操作都要用硬件实现,通常由“按内容访问的”相联存储器完成

    • 映像方式灵活,但成本高,时间开销大,不适合容量较大的cache

    组相联映像

    • 直接映像和全相联映像方式的一种折中方案,性能与复杂性介于直接映像与全相联映像之间。即在cache内将其容量先分成以组为单位,然后每组内再包含若干行,组间直接映像,组内全相联映像

    设Cache共有 2c2^c 个行,按组划分,每组含 2r2^r 个行,即可分为 Q=2q=2crQ = 2^q = 2^{c-r} 个组,其映像关系为:
    q=j mod Qi=(j mod Q)×2r+h   (0h2r1)q = j\ mod\ Q\\i= ( j\ mod\ Q )\times 2^r +h\ \ \ ( 0 ≤ h ≤ 2^r-1 )

    ii :Cache 行号,jj :主存块号, qq:cache组号

    • r=0r = 0 时,就成为直接映像方式
    • r=cr = c 时,就是全相联映像方式

    组相联映像Cache组织

    在这里插入图片描述

    上面的 tt 只是为了与直接映射比较一下


    某机主存 1MB1MB,每个块 512B512B;Cache 8KB8KB,采用2路组相联映射,试给出主存的地址划分

    主存块数:1MB/512B=2111MB/512B=2^{11}
    Cache行数:8KB/521B=24=168KB/521B=2^4=16
    2路组相联,每组2行,Q=16/2=8Q=16/2=8
    主存区数:211/8=28=2562^{11}/8=2^8=256

    在这里插入图片描述

    Cache 的更新策略

    Cache更新算法:为CPU写操作确保Cache和主存两处内容的一致性而选用的算法

    1. 写贯穿(全写法)(Write through):同时写入Cache和主存。命中时采用
      • 一致性好,方法简单可靠。
      • 时间开销为访存时间,速度会受影响。
    2. 写回法(Copy back):拖后写,先将更新内容写入Cache,并做标记,在特定时间将Cache内容写入主存。命中时采用
      • 算法效率高。
      • 一致性稍差,回写式系统机构比较复杂。
    3. 缺失(未命中):①写分配法:在写入主存的同时将该块调入Cache
      非写分配法:只写主存,不调入Cache

    Cache 的替换算法

    当新的主存块需要调入Cache存储器,而它的可用位置又已被占满时,就产生替换算法问题

    目标:使Cache总保持着使用频率高的数据而获得高的命中率

    常用的替换算法

    1. 随机替换算法RAND):不考虑使用情况,从候选cache行内随机选择一块来替换,性能要差些,但代价低
    2. 先进先出算法FIFO):在地址变换表中设置一个历史位,当替换时,总是把最先调入Cache的主存块替换掉,实现容易且开销小。不能正确反映程序的访问局部性,可能产生较大的缺失率
    3. 最近最少用算法LRU least recently used):把一组中近期最少使用的主存块替换出去。
      • 需随时记录Cache中各个字块的使用情况, Cache中每一块各设置一个计数器。
      • 符合程序访问局部性原理,提高了Cache的命中率。
      • 硬件实现较复杂。
      • LRU是常使用的一种替换算法。

    多层次Cache

    1. 指令Cache数据Cache
    • 开始实现Cache时,将指令和数据存放在同一Cache中——联合cache。
    • 采用联合cache,存取数据的操作经常会与取指令的操作发生冲突,会延迟指令的读取。
    • 趋势:发展趋势是采用分体缓存:将指令Cache和数据Cache分开而成为两个相互独立的Cache。即哈佛结构。L1采用分离方式。
    1. 多级Cache结构
      芯片集成度提高,近年来新设计的快速微处理芯片都将Cache集成在片内。片内cache的读取速度要比片外Cache快得多

    小结

    在这里插入图片描述

    地址总线是单向的,数据总线是双向的

    综合例题

    在这里插入图片描述
    在这里插入图片描述


    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述

    虚拟存储器

    虚拟存储器概述

    • 随着计算机系统软件和应用软件的功能不断增强,某些程序却需要很大的内存才能运行,但是计算机本身的物理内存容量比较小。而且在多用户多任务系统中,多用户或多个任务共享全部主存,要求同时执行多道程序
    • 因此,在程序运行时,分配给每个程序一定的运行空间,由地址转换部件将编程时的地址转换成实际内存的物理地址 (虚实地址的转换)如果分配的内存不够,则只调入当前正在运行的或将要运行的程序块(或数据块),其余部分暂时驻留在辅存中
      • 一个大作业在执行时,其一部分地址空间在主存,另一部分在辅存,当所访问的信息不在主存时,则由操作系统而不是程序员来安排I/O指令,把信息从辅存调入主存。从效果上来看,好像为用户提供了一个存储容量比实际主存大得多的存储器,用户无需考虑所编程序在主存中是否放得下或放在什么位置等问题。称这种存储器为虚拟存储器
      • 虚拟存储器只是一个容量非常大的存储器的逻辑模型,不是任何实际的物理存储器。它是借助磁盘等辅助存储器来扩大主存容量,以透明的方式为用户提供了一个比实际主存空间大得多的程序地址空间,使之为更大或更多的程序所使用

    实地址和虚地址

    • 用户编制程序时使用的地址(虚拟地址由编译程序生成)称为虚地址逻辑地址,其对应的存储空间称为虚存空间逻辑地址空间
    • 计算机物理内存的访问地址则称为实地址物理地址,其对应的存储空间称为物理存储空间主存空间
    • 程序进行虚地址到实地址转换的过程称为程序的再定位

    虚拟存储系统的两大特点

    • 允许用户用比主存空间大得多的空间来访问主存 (每个程序都可以拥有一个虚拟的存储器,它具有辅存的容量和接近主存的访问速度)
    • 每次访存都要自动进行虚实地址的转换

    虚拟存储系统中存在三个存储空间:

    1. 主存空间,它取决于系统中实际使用的主存容量
    2. 虚存空间,它取决于虚地址的长度
    3. 辅存空间,它取决于系统中实际使用的辅存的总容量

    虚拟存储器工作过程

    • 对虚拟存储器来说,程序员按虚存储空间编制程序在直接寻址方式下由机器指令的地址码给出地址。这个地址码就是虚地址,可由虚页号及页内地址组成:
      在这里插入图片描述
    • 虚地址不是辅存的实地址,而是辅存的逻辑地址。以磁盘为例按字编址的实地址 NdN_d 如下:
      在这里插入图片描述

    • 辅存一般按信息块编址,若使一个块的大小等于一个虚页面的大小,就只需把虚页号变换到 NvdN_{vd} 即可完成虚地址到辅存实地址的变换。可采用页表的方式,把由虚页号 NvN_v 变换成辅存实页号 NvdN_{vd} 的表称为外页表,而把由 NvN_v 变换到主存页号的表称为内页表

    段式管理

    • 将程序按逻辑结构分成许多大小不同、相对独立的程序段,任何一个段可从 0 地址开始编址
      • 为了进行地址变换需要为各用户建立一个段表,是程序的逻辑结构段与其在主存中所存放的位置之间的关系对照表,每个程序有一个段表
      • 段表一般驻留在主存,包括段号段起点段长装入位访问权等内容
        • 访问权是指该段所允许的访问形式,便于以段为单位实现存储保护。如程序段只允许执行不许写,数据段只许读写不能执行等
        • 装入位:该段是否已经调入实存
        • 段长:记录该段的实际长度
        • 段起点:在该段已经调入实存的情况下,该段在实存中的首地址
          在这里插入图片描述

    • 优点:段的分界与程序的自然分界相对应。段的逻辑独立性,使它易于编译、管理、修改和保护,也便于多道程序共享
    • 缺点:容易在段间留下许多空余的零碎存储空间造成浪费。另外段的起点和终点不定

    页式管理

    • 信息传送单位定长的页(如4KB),所以虚存和主存的存储空间都被划分为等长的固定页。把前者称为虚页逻辑页,而把后者称为实页物理页

    页表

    • 页表操作系统建立,被用来记录逻辑页号及其所对应的实主存页号,完成虚拟地址到主存实地址的变换:
      • 在页表中,对应每一个虚存页号有一个表目,表目内容至少要包含该虚页所在的主存页面地址(页面号),用它作为实(主)存地址的高字段,与虚拟地址的字地址字段相拼接就产生完整的实主存地址,据此访问主存
      • 通常,在页表的表项中还包括装入位(有效位)、修改位、替换控制位及其他保护项等组成的控制字。
        • 装入位为“1”,表示该虚页已从辅存调入主存。如装入位为 0,则表示对应的虚页尚未调入主存,如访问该页就要产生页面失效中断。启动输入输出子系统,根据外页表项目中查得的辅存地址,由磁盘等辅存中读出新的页到主存中来
        • 修改位指出主存页面中的内容是否被修改过,替换时是否要写回辅存
        • 替换控制位指出需替换的页

    例如某个程序有 5 页(逻辑页号0~4),各页都可以分别装入主存不连续的页面位置,实页和虚页的对应关系存储在页表中

    在这里插入图片描述

    快表(TLB)

    Translation Look-Aside Buffer (TLB)

    • 页表保存在主存中,在访问存储器时首先要查页表,即使页面命中,也得先访问一次主存去查页表,再访问主存才能取得数据,这就相当于主存速度降低了一倍。如果页面失效,要进行页面替换,页面修改,访问主存次数就更多了
    • 采用把页表的最活跃部分存放在快速存储器中组成快表 (A small fully-associative cache of mappings from virtual to physical addresses),这是减少时间开销的一种方法
      • 这个专用于页表缓存的高速存储器部件通常称为转换后援缓冲器(TLB),又称为快表。而保存在主存中的完整页表则称为慢表。快表的作用是加快地址变换
      • 如果在快表中查不到时,那就要费一个访主存时间查慢表,从慢表中查到实页号送入主存地址寄存器,并将此虚页号和对应的实页号同时送入快表。替换快表中某一行内容
        在这里插入图片描述

    段页式管理

    • 将实际存储器等分成固定大小的页,程序则按模块分段,每段又分成与主存页面大小相同的页
      • 虚拟地址应包括基号 DD(用户标志号,适合多个用户同时使用虚拟存储系统)、段号 SS、页号 PP、页内地址 dd
        在这里插入图片描述
    • 虚拟地址转换成物理地址是通过一个段表一组页表来进行定位的:
      • 段表中的每个表目对应一个段,每个表目有一个指向该段的页表的起始地址(页号)及该段的控制保护信息
      • 由页表指明该段各页在主存中的位置以及是否已装入、已修改等标志
        在这里插入图片描述

    • 段页式管理兼有段式和页式的优点:程序按页进行调入和调出操作,但可按段进行编程、保护和共享
    • 缺点:在地址映像过程中需要多次查表:由虚拟地址向实主存地址的变换至少需查两次表(段表与页表)

    虚拟存储器与Cache的比较

    相同点

    • 最终目标:提高系统性能。两者都有容量、速度、价格不同的两个区域
    • 都有大地址、小地址的映像和变换乃至用到替换算法、更新策略等问题
    • 依据局部性原理应用“快速缓存的思想”:将相对活跃的信息放在相对高速的部件

    不同点:

    • 追求性能目标:Cache解决系统速度,虚拟存储器解决系统容量
    • 透明:Cache全由硬件管理,对所有程序员透明;虚拟存储器由硬件和OS共同管理,对应用程序员透明
    • 不命中对性能影响:在虚拟存储器中未命中的性能损失要远大于Cache系统中未命中的损失。主存-硬盘速度差异约10万倍,主存-Cache速度差异约10倍

    外存储器

    主要技术指标

    1. 存储密度
      道密度(TPI):磁盘半径方向单位长度包含的磁道
      位密度(BPI):在每一个磁道内单位长度内所能记录的二进制信息数
    2. 存储容量:外存所能存储的二进制信息总量,一般以字节、扇区或数据块为单位

    一般硬盘制造商会使用十进制单位。例如 500GB 代表 500×109500\times 10^9 字节,转成二进制单位后约为 466GB,这也是为啥硬盘格式化之后容量就“缩水”了…

    1. 数据传输率 DrD_r:外存储器在单位时间内与主机之间传送数据的位数或字节数
      Dr=r×N      (B/s)D_r=r\times N\ \ \ \ \ \ (B/s)其中 rr 为磁盘转速(转/秒),NN 为每条磁道容量
    2. 寻址时间
    • 磁盘存储器采取直接存取方式,寻址时间包括两部分:
      磁头寻找目标磁道所需的找道时间 TsT_s
      找到磁道以后,磁头等待所需要读写的区段旋转到它的下方所需要的等待时间 twt_w
      由于寻找不同磁道和等待相应扇区所需的时间不同。因此取它们的平均值,称作平均寻址时间 TaT_a。它由平均寻道时间 TsaT_{sa}平均等待时间 TwaT_{wa}组成:
      Ta=Tsa+Twa=(Tsmax+Tsmin)/2+(Twmax+Twmin)/2T_a=T_{sa}+T_{wa}=(T_{smax}+T_{smin})/2+(T_{wmax}+T_{wmin})/2

    • 磁盘平均访问时间=平均寻道时间+平均等待时间+传输时间

    硬盘存储器

    在这里插入图片描述

    磁盘驱动器与硬盘控制器

    • 磁盘驱动器的核心部件是磁头组件和盘片组件
      实际运行时, 主轴马达让盘片转动,然后机械手臂可伸展让磁头在盘片上进行读写的动作

    所以,在用电脑时,要避免震动以免伤及硬盘

    在这里插入图片描述

    • 硬盘控制器:主机与磁盘驱动器间的接口,即控制外存与主机总线之间数据交换,并根据主机的命令控制设备的操作

    硬盘的管理结构

    在这里插入图片描述

    • 盘面:每个盘片有上下两面
    • 扇区 (sector) 或数据块号: 对定长格式的硬盘存在扇区的概念,对不定长的硬盘以数据块号(记录号)存储信息。扇区就是磁盘的最小物理储存单位
    • 磁道(track):同一个同心圆的扇区组合成的圆
    • 柱面:由于磁盘里面可能会有多个盘片,因此在所有盘片上面的同一个磁道可以组合成柱面

    技术指标

    • 格式化容量
      ×××磁头数\times柱面数\times每柱面扇区数\times每扇区字节数
    • 硬盘转速:单位:rpmrpm (r/minr/min)
      以5400rpm的硬盘而言,其相应的平均等待时间(转半圈所需时间)为5.6ms
    • **缓冲存储器:硬盘上含有一个缓冲存储器,这个内存主要可以将硬盘内常使用的数据缓存起来,以加速系统的读取性能。 通常这个缓冲内存越大越好,因为缓冲内存的速度要比数据从硬盘盘中被找出来要快的多了


    磁盘组有6片磁盘,每片有两个记录面,最上最下两面不用。存储区域内直径22cm,外直径33cm ,道密度为40道/cm,内层位密度400位/cm,转速2400转/分,问:
    1、共有多少柱面?
    2、盘组总存储容量是多少?
    3、数据传输率多少?
    4、如果某文件长度超过一个磁道的容量,应将它记录在同一个存储面上,还是记录在同一个柱面上?

    1、
    =33/222/2=16.511=5.5cm有效存储区域= 33/2- 22/2 = 16.5-11 = 5.5cm
    =×=40/cm×5.5cm=220柱面数=道密度×有效区域=40道/cm×5.5cm=220道,即 220220 个柱面

    2、
    =3.14×22=69.08cm内道周长=3.14×22=69.08cm
    N=400/cm×69.08cm=27632=3454B道容量N=400位/cm×69.08cm=27632位=3454B
    =3454B×220=759880B每个盘面容量=3454B×220=759880B
    =759880B×10=7598800B7.25MB盘组容量=759880B×10=7598800B≈7.25MB

    3、
    =r×N=2400/60×3454B=40×3454=138160B/S=134.92KB/S磁盘数据传输率=转速r ×道容量N=(2400转/60秒)×3454B =40×3454=138160B/S=134.92KB/S

    4、
    记录在同一个柱面上,因为不需要重新找道,数据读写速度快

    传输接口

    • SCSI (Small Computer System Interface) 接口

      • SCSI 接口的速度不如 SATA,但后来又发展出了 串行式 SCSI (Serial Attached SCSI, SAS)这种接口的速度比 SATA 更快,但是贵啊!
        在这里插入图片描述
    • SATA (Serial Advanced Technology Attachment)(串行高级技术附件)

      • 这种插槽所使用的排线比较窄小, 而且每个设备需要使用掉一条SATA线。因为SATA线比较窄小之故,所以对于安装与机箱内的通风都比较好!因此原本的IDE粗排线接口就被SATA取代了
        在这里插入图片描述
      • 目前主流都是使用 SATA3,这个接口 (理论) 速度可达 600MByte/s (一般极限速度大约在150~200MByte/s)
        在这里插入图片描述

    因为 SATA 传输接口传输时,10 位编码中仅有 8 位为数据,其余 2 位为检验之用。因此带宽的计算上面, 使用的换算 (bit 转 Byte) 为 1:10 而不是 1Byte=8bits

    • USB 接口
      • USB 接口是最常见到的外接式磁盘接口
      • 传统的 USB 2.0 仅有大约 60MBytes/s 的理论传输率
      • 新一代的 USB 3.0 速度就快很多了
        在这里插入图片描述
    • 固态硬盘 (Solid State Disk, SSD)
      • 传统硬盘有个很致命的问题,就是需要驱动马达去转动盘。这会造成很严重的磁盘读取延迟。另外,如果数据放置的比较离散(扇区分布比较广又不连续),那么读写的速度延迟就会更明显
      • 因此, 后来就有厂商拿闪存去制作成大容量的设备,这些设备的连接接口也是通过 SATA 或 SAS,而且外型还做的跟传统磁盘一样!所以, 虽然这类的设备已经不能称为是磁盘 (因为没有磁头与盘片啊!都是内存!)。但是为了方便大家称呼,所以还是称为磁盘!只是跟传统磁盘 (Hard Disk Drive, HDD) 不同, 就称为固态硬盘
      • 固态硬盘最大的好处是,它没有马达不需要转动,而是通过内存直接读写的特性,因此除了数据延迟低且快速之外,还很省电! (几乎可以到达 SATA 的理论极限速度)

    光盘

    组成:光盘盘片、光盘驱动器、控制器等

    • 光道呈平面螺旋状,光道从中心开始旋向外边,只有一条大的螺旋道,共分27~33万个扇区
    • 每个扇区除数据信息外,每个扇区首端还有同步信号和扇区地址,在最后位置上还有校验、纠错信息。光盘恒定线速度每秒75个扇区
    • Mode1方式(扇区数据容量为 2048B2048B
      =(s)×75(/s)60min:(60×60×75)×2048/1024/1024=527.34MB73min:(73×60×75)×2048/1024/1024=650.39MB扇区总数=播放时间(s)\times75(扇区/s)\\ 60min: (60\times60\times75)\times2048 /1024 /1024=527.34MB\\ 73min: (73\times60\times75)\times2048 /1024 /1024=650.39MB
    • Mode2方式-----适合音频、视频、图像等误码率要求不高的数据(扇区数据容量为 2336B2336B
      60min:(60×60×75)×2336/1024/1024=601.50MB73min:(73×60×75)×2336/1024/1024=741.85MB60min: (60\times60\times75)\times2336 /1024 /1024=601.50MB\\ 73min: (73\times60\times75)\times2336 /1024 /1024=741.85MB

    BIOS(Basic Input Output System)

    • BIOS 是写入到主板上某一块 flash 或 EEPROM 的程序,也是系统在开机的时候首先会去读取的一个小程序
    • BIOS 会加载 CMOS 中的参数,并尝试调用存储设备中的引导程序,进一步进入操作系统当中

    主板上面的元件是非常多的,而每个元件的参数又具有可调整性
    举例来说,CPU与内存的频率是可调整的; 而主板上面如果有内置的网卡或者是显卡时,该功能是否要启动与该功能的各项参数, 是被记录到主板上的一个CMOS芯片上,这个芯片需要借着额外的电源来发挥记录功能, 这也是为什么你的主板上面会有一颗纽扣电池

    展开全文
  • 主存的工作方式是按存储单元的地址存放或读取各类信息,统称访问存储器。计算机的存储器可分成内存储器和外存储器。内存储器在程序执行期间被计算机频繁地使用,并且在一个指令周期期间是可直接访问的。外存储器要求...

    存储器是用来存储程序和各种数据信息的记忆部件。存储器可分为主存储器(简称主存或内存)和辅助存储器(简称辅存或外存)两大类。和CPU直接交换信息的是主存。主存的工作方式是按存储单元的地址存放或读取各类信息,统称访问存储器。计算机的存储器可分成内存储器和外存储器。内存储器在程序执行期间被计算机频繁地使用,并且在一个指令周期期间是可直接访问的。外存储器要求计算机从一个外贮藏装置例如磁带或磁盘中读取信息。

    存储器分为易失性存储器和非易失性存储器。易失性存储器分SRAM和DRAM;非易失性存储器以Nor-flash和Nand-flash为典型代表。
    DRAM
    DRAM cell结构由1个MOS和1个电容组成,由电容是否带电荷来区分0和1。不过,由于电容漏电流的原因,DRAM无法长时间保存数据,需要“动态”刷新(刷新周期在亚ms级别)。
    在这里插入图片描述
    SRAM
    SRAM cell有多种不同结构,下图为6个MOS组成的SRAM cell。M1/M2、M3/M4分别为2个反相器,在供电情形下可以锁住0/1信息,不需动态刷新。

    在这里插入图片描述

    Flash
    不管是Nor-flash还是Nand Flash,单位cell的结构都类似如下,为双gate的MOS结构。中间一层floating gate无漏电存在,可以保存住电荷而实现非易失。

    在这里插入图片描述

    Floating gate上电荷转移需要外加电压实现。在Control gate和沟道之间施加的反向电压可以去除电荷,也即擦除erase操作。在Control gate和沟道或source 之间施加正向电压可以将电荷转移到floating gate上。

    在这里插入图片描述

    NOR FLASH的结构和特性
    通过NOR FLASH的结构原理图,可见每个Bit Line下的基本存储单元是并联的,当某个Word Line被选中后,就可以实现对该Word的读取,也就是可以实现位读取(即Random Access),且具有较高的读取速率。

    在这里插入图片描述
    在这里插入图片描述
    (1)基本存储单元的并联结构决定了金属导线占用很大的面积,因此NOR FLASH的存储密度较低,无法适用于需要大容量存储的应用场合,即适用于code-storage,不适用于data-storage。
    (2)基本存储单元的并联结构决定了NOR FLASH具有存储单元可独立寻址且读取效率高的特性,因此适用于code-storage,且程序可以直接在NOR 中运行(即具有RAM的特性)。
    (3)NOR FLASH写入采用了热电子注入方式,效率较低,因此NOR写入速率较低,不适用于频繁擦除/写入场合。
    NAND FLASH的结构和特性
    通过NAND FLASH的结构原理图,可见每个Bit Line下的基本存储单元是串联的,NAND读取数据的单位是Page,当需要读取某个Page时,FLASH 控制器就不在这个Page的Word Line施加电压,而对其他所有Page的Word Line施加电压(电压值不能改变Floating Gate中电荷数量),让这些Page的所有基本存储单元的D和S导通,而我们要读取的Page的基本存储单元的D和S的导通/关断状态则取决于Floating Gate是否有电荷,有电荷时,Bit Line读出‘0’,无电荷Bit Line读出‘1’,实现了Page数据的读出,可见NAND无法实现位读取(即Random Access),程序代码也就无法在NAND上运行。

    在这里插入图片描述
    在这里插入图片描述

    基本存储单元的串联结构减少了金属导线占用的面积,Die的利用率很高,因此NAND FLASH存储密度高,单bit成本低。适用于需要大容量存储的应用场合,即适用于data-storage。
    不同类别存储器在PC系统中的位置
    在这里插入图片描述
    从单bit成本来看:NAND<NOR<DRAM<SRAM
    从读取速度来看:NAND<NOR<DRAM<SRAM

    展开全文
  • PLC和变频器通讯方式

    2020-08-05 13:37:35
    一、PLC可编程控制器的存储器可以分为系统程序存储器、用户程序存储器工作数据存储器等三种。 1、系统程序存储器 系统程序存储器用来存放由可编程控制器生产厂家编写的系统程序,并固化在ROM,用户不能直接更改...
  • stm32启动方式分为(根据boot0,boot1的配置选择): 1)主闪存存储器= 芯片内置的Flash。这也是正常工作模式 2)SRAM = 芯片内置的RAM 区,就是内存啦。 3)系统存储器= 芯片内部一块特定的区域,芯片出厂时在这个...
  • 软考笔记 存储系统

    千次阅读 2020-06-29 21:17:59
    1.存储器的层次结构 cpu内部的通用寄存器组,cpu的Cache(高速缓存),cpu外部的Cache,主板上的主存储器,主板外的联机磁盘存储器及脱机存储器光盘存储器。...按存储器工作方式分类 (1)读写存储器(R...
  • 重叠方式 重叠原理与一次重叠 1个指令周期可以分为三个部分 顺序解释 每条指令之间顺序串行(执行完一条指令后才取下...3、增设采用先进先出方式工作的指令缓冲寄存器(简称指缓)。 一次重叠 取指令的时间可以忽略
  • 2020-11-29

    2020-11-29 22:23:41
    采用并行流水线工作方式 将CPU划分成两个功能部分并设置指令预取队列,实现流水线工作 Ⅱ 存储器寻址方式 对内存空间实行分段管理 将内存分为4个段并设置段地址寄存器,以实现对1MB空间的寻址 Ⅲ 工作模式 支持...
  • 1.采用“存储程序”工作方式 2.计算机由运算器/控制器/存储器/输入设备和输出设备5个基本部件组成 3.存储器不仅可以能存储数据,而且可以存放指令,形式上数据和指令没有区别,但计算机应能区分他们 4.计算机内部以...
  • 电脑基础

    2019-09-18 17:19:35
    电脑分为两套系统:硬件系统、软件系统 硬件系统: 运算器、控制器、存储器、输入系统、... 存储器:内部=内存 基于电的方式工作,不能长期保存数据,速度快 外部=硬盘 基于磁的方式,能长期保存数据,速度慢 ...
  • 7 125 kHz RFID技术

    2020-12-04 09:32:19
    •EEPROM存储器容量为363位,分为11块,每块33位; •具有7块用户数据,每块32位,共224位; •具有块写保护; •采用请求应答(Answer On Request,AOR)实现防碰撞; •可编程选择传输速率(比特率)和编码调制...
  • 物理存储器是指机器实际拥有的内存储器,不包括外存。80386的虚拟地址空间为64TB大。 27.试说明描述符的分类及各描述符的作用。 答:描述符分为三类:存储器段描述符、系统段描述符、门描述符。存储器段描述符由8...
  • Vulkan Programming Guide 第一章(2)

    千次阅读 2017-03-21 00:46:03
    物理设备存在许多情况下,Vulkan设备是与主主机处理器分离的硬件的物理部件,或者工作方式不同,以便以专门的方式访问存储器。 Vulkan中的设备内存指的是设备可访问的内存,可用作纹理和其他数据的后备存储。 内存...
  • (6)ROM分为:ROM只读存储器、PROM一次编程只读存储器、EPROM可擦除(紫外线)/编程只读存储器、E^2PROM可用电擦除的可编程只读存储器 (7)SRAM ①存储元的电路通常由双稳态触发器组成 ②集成度低,功耗大,不需要...
  • SRAM与SDRAM的比较

    2020-11-02 16:27:03
    存在电脑中起着举足轻重的作用,一般采用半导体存储单元,包括随机存储器(RAM),只读存储器(ROM),以及高速缓存...按内存的工作方式,内存又有FPA EDO DRAM和SDRAM(同步动态RAM)等形式。 FPA(FAST PAGE MODE
  • SRAM和SDRAM的区别

    2020-11-08 16:51:42
    存在电脑中起着举足轻重的作用,一般采用半导体存储单元,包括随机存储器(RAM),只读存储器(ROM),以及高速缓存...按内存的工作方式,内存又有FPA EDO DRAM和SDRAM(同步动态RAM)等形式。 FPA(FAST PAGE M..
  • 微机原理(二)

    千次阅读 2018-11-27 20:09:48
    采用并行流水线工作方式 ——通过设置指令预取队列实现(CPU内部结构) 对内存空间实行分段管理 ——将内存分为4个段并设置地址段寄存器,以实现对1MB空间的寻址 -支持协处理器(工作模式) 8088/8086CPU引线功能...
  • 单片机期末考试题目及答案详解

    热门讨论 2009-06-23 10:30:30
    串行数据传送方式分为 和 两种。 27.专用寄存器“串行发送数据缓冲寄存器”,实际上是 寄存器和 寄存器的总称。 28.在串行通讯中,若发送方的波特率为1200bps,则接收方的波特率为 。 29.D/A转换电路之前必须...
  • 12.虚拟存储器工作原理是与程序运行的两个特点有关: 第一,程序执行时有些部分_______。 第二,程序的执行往往_______。 13.Spooling系统由三大部分程序组成:预输入程序、_______和_______。 14.作业控制方式...
  • LED显示屏控制系统是组成LED屏的核心部件,主要负责接收来自计算机串行口或DVI接口的画面及视频信息,置入帧存储器,...LED显示屏同步控制系统控制显示屏的工作方式基本等同于电脑的 监视器,它以至少60帧/秒更新...
  • 操作系统精髓与设计原理答案

    热门讨论 2011-11-19 15:15:08
    答:这些动作分为四类:处理器-寄存器:数据可以从处理器传送到存储器,或者从存储器传送到处理器。处理器-I/O:通过处理器和I/O模块间的数据传送,数据可以输出到外部设备,或者从外部设备输入数据。数据处理,...
  • SRAM与SDRAM的比较--转

    2010-08-21 14:49:00
    <br />  存在电脑中起着举足轻重的作用,一般采用半导体存储单元,包括随机存储器(RAM),只读存储器(ROM),以及高速缓存(CACHE)...  <br />按内存的工作方式,内存又有FPA EDO DRAM和SDRAM
  • 【单选题】关于UNIX中,按照文件的内部构造和处理方式将文件分为普通文件、目录文件和特殊文件。下面说法错误的是()。【单选题】汇编语言源程序须经()翻译成目标程序.【填空题】操作系统的主要功能包括处理器管理、...
  • 总线系统

    2020-05-22 20:59:29
    总线的使用在争用资源的基础上进行工作 1、一个单处理器系统中的总线大致分为三类: ①、内部总线:CPU连接各寄存器及运算器部件之间的总线 ②、系统总线:计算机系统中CPU和其他高速功能部件(存储器、通道)相互...
  • 本文中,对于嵌入式存储器口核的测试,是采用建自测试的方法。首先 分析了存储器常见故障模型以及测试算法,然后对现有的March算法进行扩展 改进,针对SRAM和Flash不同的特点,分别提出M眦h13n和MarchFT算法, ...
  • 全书共分为十二章,每章都附有习题,可作为高等学校非电子类专业学生的教材,微机学习者的自学书籍及从事微机工作的广大工程技术人员的参考书。 作者简介 目录 修订版前言前言第一章 计算机基本知识 1.1 绪论 1.2 ...
  • 16、存储器是计算机存放数据的部件,可分为内存储器(简称内存)和外存储器(简称外存)。 17、内存还分ROM(只读存储器)和RAM(随机存储器)。ROM的信息可读不可写,RAM中的信息随时可读写。关机断电后,ROM中的...

空空如也

空空如也

1 2 3 4 5
收藏数 86
精华内容 34
关键字:

内存储器工作方式分为