精华内容
下载资源
问答
  • 8086/8088微处理器

    千次阅读 2012-12-25 21:15:38
    1. 8086/8088微处理器内部结构 ① 8086/8088微处理器的内部由哪两个工作部件构成?功能分别是什么? EU(指令执行部件)和BIU(总线接口部件)。 EU功能: 执行指令。 BIU功能: 负责与微处理器“外部”的内...

    1. 8086/8088微处理器内部结构

    ① 8086/8088微处理器的内部由哪两个工作部件构成?功能分别是什么?

    EU(指令执行部件)和BIU(总线接口部件)。

    EU功能:

    执行指令。

    BIU功能:

    负责与微处理器“外部”的内存储器I/O端口进行数据传输。

    ② EU包括哪些组成部件?

    包含算术逻辑运算单元(ALU标识寄存器(FLAGS通用寄存器组EU控制器4个部件

    ③ BIU包括哪些组成部件?

    包含地址加法器专用寄存器组指令队列总线控制逻辑4个部件

    2. 8086/8088存储器组织(教材P5

    ① 8086/8088系统的内存大小及地址范围

    内存大小:物理地址用20位二进制表示,所以内存大小为2^20=1M

    地址范围:

    ② 存储器的分段结构

    展开全文
  • 80x86系统微处理器简介

    千次阅读 2016-12-21 17:34:04
    80X86微处理器1.8086/8088简介 8086/8088是Intel系列的16位微处理器,有16根数据引脚,一次可以存取8位或者16位的数据。 数据总线:计算机各个组成部件进行数据传送时的公共通道。8086和8088唯一区别是:8088的外部...

    80X86微处理器

    1.8086/8088简介

    • 8086/8088是Intel系列的16位微处理器,有16根数据引脚,一次可以存取8位或者16位的数据。

    数据总线:计算机各个组成部件进行数据传送时的公共通道。8086和8088唯一区别是:8088的外部数据总线为8位,而8086为16位。
    地址总线:对存储器或IO端口进行访问时,传送由CPU提供的要访问的存储单元或IO端口的地址信息总线。8086有20根地址线,可一次直接访问2^20=1M大小的存储单元。

    2. 8086/8088内部结构

    这里写图片描述

    2.1 总线接口单元BIU

    • 总线接口单元BIU是负责完成CPU和存储器或IO设备之间的数据传送。具体任务如下:
      1. 读指令。当指令队列未满时,BIU从内存取出后续指令,同时不影响执行单元EU的执行,两者并行工作,提高了CPU执行速度。
      2. 读操作数。BIU根据EU给出的地址从内存或者外设端口读取数据供EU使用。
      3. 写操作数。EU将执行结果有BIU送往指定的内存单元或者外设端口。

    2.2总线结构单元的结构

    • 总线接口单元有4个16位段寄存器,分别为代码段寄存器CS(code segment),数据段寄存器DS(data segment),堆栈段寄存器,和附加数据段寄存器ES(extra segment),1个16位的指令指针寄存器*IP(instruction pointer),1个20位的地址加法器,1个6字节指令队列缓冲器*,一个与执行单元EU通信的内部寄存器以及总线控制电路。

    2.2.1 指令指针寄存器IP(instruction pointer)

    • 指令指针寄存器IP用来存放下一条要读取的指令在代码段中的偏移地址
    • IP在程序运行中能自动加1修正,从而使其始终存放下一条要读取的指令在代码段的偏移地址。
    • 用户程序不能读和写的IP的值。

    2.2.2 地址加法器

    地址加法器产生20位的地址信息,以便访问1M大小的内存空间。
    

    - 逻辑地址:表达式为”段地址:段内偏移地址”。段内偏移地址又称为“有效地址”(EA, effective address)。
    1. 在读指令时,段地址由代码段寄存器CS提供,当前要读取指令在代码段中的偏移位置由指令指针寄存器IP提供。
    2. 在读取或存储操作数时,段地址由DS、ES、SS提供,段内偏移地址由指令给出。
    - 物理地址:物理地址 = 段地址 × 10H + 段内偏移地址。段地址乘以10H相当于将其左移4位,在加上四位的段内偏移地址,就可以得到内存的准确物理地址。

    2.2.3 指令队列缓冲器

    8086的指令队列有6个字节,8088有4个字节,当其未满时,则将下一条要执行的指令从内存单元读入指令队列,然后以“先进先出”的原则,按顺序存放并按顺序取到执行单元EU中去执行。

    2.2.4 段寄存器

    8086CPU有20根地址引脚而用来提供地址信息的段寄存器都是16位的,所以8086采用段结构的内存管理方法。

    将指令代码和数据分别存储在代码段,数据端,堆栈段,附加数据段中,分别由CS、DS、SS、ES提供,而代码或数据在段内的偏移地址则由有关寄存器或立即数形式的偏移地址给出。
    
    • CS(code segment)称为代码段寄存器,用来存储程序当前使用的代码段的段地址。CS**左移四位加上指令中存储器IP**的内容就是下一条要读取指令在存储器中的物理位置。 CS复位后的状态为FFFFH
    • DS(data segment)称为数据段寄存器,用来存放程序当前使用的数据段的段地址。DS**左移四位加上指令中存储器的寻址方式给出的偏移地址**得到数据段指定单元进行读写的位置。
    • SS(stack segment)称为堆栈段寄存器,用来存放程序当前使用的堆栈段的段地址。SS按照“先入后出”的原则,用于调用子程序或者执行中断服务程序时保护断点和现场
    • ES(extra segment)称为附加数据段寄存器,用来存放程序当前使用的附加数据段的段地址。附加数据段用来存放字符串操作时的目的字符串。

    3. 8086/8088寄存器结构

    8086/8088CPU内部有14个16为寄存器,分为通用寄存器(8个),段寄存器(4个),控制寄存器(2个)。上面介绍过段寄存器了,下面介绍剩余的寄存器。

    3.1 通用寄存器

    通用寄存器包括4个数据寄存器、两个地址指针寄存器和两个变址寄存器。

    3.1.1 数据寄存器AX、BX、CX、DX

    数据寄存器一般用来存放参与运算的操作数和运算结果。每个寄存器都是16位,但是又可以分为高8位和低8位作为两个寄存器来使用。高8位为AH、BH、CH、DH,低8位分别为AL、BL、CL、DL。虽然这四个数据寄存器都是用来存放数据,但是都有自己的特定用途。

    • AX(Accumulate)称为累加器。用于存放运算结果可使指令简化,提高指令的执行速度。另外,所有的IO指令都使用该寄存器与端口交换信息。
    • BX(Base)称为基址寄存器。用于存放操作数在内存中数据段内的偏移地址。8086 CPU还有一个基址寄存器叫BP(base pointer),用于存放操作数在堆栈段内的偏移地址。
    • CX(Counter)称为计数器。用于存放循环程序的循环次数,可是程序指令简化,提高程序的运行速度。
    • DX(Data)称为数据寄存器。用于存放IO端口地址。还可以与AX一起存放一个双字长的操作数,DX存放高16位。

    3.1.2地址指针寄存器SP、BP

    • SP(stack pointer)称为堆栈指针寄存器。在对堆栈进行操作时,每一次进栈或出栈操作,系统都会将SP的内容减2或者加2,使其始终指向栈顶
    • BP(base pointer)称为基址寄存器。可以用来存放数据,跟重要用来存放堆栈段内的偏移地址。(BX也被称为基址寄存器)

    3.1.3变址寄存器SI、DI

    • SI(source index)称为源变址寄存器。通常存放源串数据段内的偏移地址。
    • DI(destination index)称为目的变址寄存器通常存放目的串附加数据段内的偏移地址。

    3.2控制寄存器

    • 控制寄存器就是指令指针寄存器IP(instruction pointer),用来存放下一条要读取的指令咋代码段内的偏移地址。
    • FLAGES称为标志寄存器,是一个16位的寄存器,只用其中9位,包括6位状态标志位和3位控制标志位
    展开全文
  • 嵌入式硬件系统一般有嵌入式微处理器、存储器、输入、输出部分组成。 其中嵌入式微处理器是嵌入式系统的核心,通常由三部分组成:控制单元、算术逻辑单元和寄存器 控制单元:主要负责取指、译码、去操作数等基本操作...

    2.1嵌入式微处理器的结构和类型

    2.1.1嵌入式微处理器的分类

    嵌入式硬件系统一般有嵌入式微处理器、存储器、输入、输出部分组成。

    其中嵌入式微处理器是嵌入式系统的核心,通常由三部分组成:控制单元算术逻辑单元寄存器

    控制单元:主要负责取指、译码、去操作数等基本操作,并发送主要的控制指令。

    控制单元中包括两个重要的寄存器:程序计数器(PC)和指令寄存器(IR )

    程序计数器用于记录下一条程序指令在内存中的位置,以便控制单元能到正确的内存位置取指;指令寄存器负责存放控制单元所取的指令,通过译码,产生

    必要的控制信号送到算术逻辑单元进行相关的数据处理工作。

    算术逻辑单元:算术单元(加减乘除或者数据的比较)和逻辑单元(与或非、异或等等)

    寄存器:用于存储暂时性的数据



    分类

    按字长

    嵌入式微控制器:4位、8位、16位

    嵌入式处理器:32位、64位

    按用途

    (1 )嵌入式微控制器

    (2 )嵌入式微处理器

    (3 )嵌入式DSP处理器

    (4)嵌入式片上系统

    2.1.2 典型8位微处理器的结构和特点

        1.硬件结构

        2.指令集

        3.MCS-51的寻址方式

    2.1.3 典型16位微处理器的结构和特点

    2.1.4 典型32位微处理器的结构和特点

    2.1.5 DSP处理器的结构和特点

    2.1.6多核处理器的结构和特点

     

     

     


    展开全文
  • Intel微处理器Uncore架构简介

    千次阅读 2020-11-15 21:05:54
    uncore一词,是英特尔用来描述微处理器中,功能上为非处理器核心(Core)所负担,但是对处理器性能的发挥和维持有必不可少的作用的组成部分。处理器核心(Core)包含的处理器组件都涉及处理器命令的运行,包括算术...

    uncore一词,是英特尔用来描述微处理器中,功能上为非处理器核心(Core)所负担,但是对处理器性能的发挥和维持有必不可少的作用的组成部分。处理器核心(Core)包含的处理器组件都涉及处理器命令的运行,包括算术逻辑单元(ALU)、浮点运算单元(FPU)、一级缓存(L1 Cache)、二级缓存(L2 Cache)。Uncore的功能包括QPI控制器、三级缓存(L3 Cache)、内存一致性监测(snoop agent pipeline)、内存控制器,以及Thunderbolt控制器。至于其余的总线控制器,像是PCI-E、SPI等,则是属于芯片组的一部分。

    英特尔Uncore设计根源,来自于北桥芯片。Uncroe的设计是,将对于处理器核心有关键作用的功能重新组合编排,从物理上使它们更靠近核心(集成至处理器芯片上,而它们有部分原来是位于北桥上),以降低它们的访问延时。而北桥上余下的和处理器核心并无太大关键作用的功能,像是PCI-E控制器或者是电源控制单元(PCU),并没有集成至Uncore部分,而是继续作为芯片组的一部分。

    具体而言,微架构中的uncore是被细分为数个模块单元的。uncore连接至处理器核心是通过一个叫Cache Box(CBox)的接口实现的,CBox也是末级缓存(Last Level Cache,LLC)的连接接口,同时负责管理缓存一致性。复合的内部与外部QPI链接由物理层单元(Physical Layer units)管理,称为PBox。PBox、CBox以及一个或更多的内置存储器控制器(iMC,作MBox)的连接由系统配置控制器(System Config Controller,作UBox)和路由器(Router,作RBox)负责管理。

    从uncore部分移出列表总线控制器,可以更好地促进性能的提升,通过允许uncore的时钟频率(UCLK)运作于基准的2.66GHz,提升至超过超频限制值的3.44GHz,实现性能提升。这种时脉提升使得核心访问关键功能部件(像是存储器控制器)时的延时值更低(典型情况下处理器核心访问DRAM的时间可降低10纳秒或更多)。

    Linux会把识别出的Uncore设备列在sysfs中:

    # ls -d /sys/devices/uncore_*
    /sys/devices/uncore_cha_0   /sys/devices/uncore_imc_1
    /sys/devices/uncore_cha_1   /sys/devices/uncore_imc_2
    /sys/devices/uncore_cha_10  /sys/devices/uncore_imc_3
    /sys/devices/uncore_cha_11  /sys/devices/uncore_imc_4
    /sys/devices/uncore_cha_2   /sys/devices/uncore_imc_5
    /sys/devices/uncore_cha_3   /sys/devices/uncore_irp_0
    /sys/devices/uncore_cha_4   /sys/devices/uncore_irp_1
    /sys/devices/uncore_cha_5   /sys/devices/uncore_irp_2
    /sys/devices/uncore_cha_6   /sys/devices/uncore_irp_3
    /sys/devices/uncore_cha_7   /sys/devices/uncore_irp_4
    /sys/devices/uncore_cha_8   /sys/devices/uncore_irp_5
    /sys/devices/uncore_cha_9   /sys/devices/uncore_m2m_0
    /sys/devices/uncore_iio_0   /sys/devices/uncore_m2m_1
    /sys/devices/uncore_iio_1   /sys/devices/uncore_m3upi_0
    /sys/devices/uncore_iio_2   /sys/devices/uncore_m3upi_1
    /sys/devices/uncore_iio_3   /sys/devices/uncore_pcu
    /sys/devices/uncore_iio_4   /sys/devices/uncore_ubox
    /sys/devices/uncore_iio_5   /sys/devices/uncore_upi_0
    /sys/devices/uncore_imc_0   /sys/devices/uncore_upi_1
    

    PMU Tools
    开源项目pmu-tools集成了ucevent(uncore event)的工具,可以查看并跟踪uncore事件。使用ucevnent.py列出支持的uncore events:

    cd pmu-tools/ucevent
    ./ucevent.py
    
    CHA (Home Agent) CACHE Events
      CHA.LLC_DRD_MISS_PCT           LLC DRd Miss Percentage
    
    CHA (Home Agent) HA (Home Agent) REQUEST Events
      CHA.PCT_RD_REQUESTS            Percent Read Requests
      CHA.PCT_WR_REQUESTS            Percent Write Requests
    
    CHA (Home Agent) INGRESS Events
      CHA.AVG_INGRESS_DEPTH          Average Ingress (from CMS) Depth
      CHA.AVG_INGRESS_LATENCY        Average Ingress (from CMS) Latency
      CHA.AVG_INGRESS_LATENCY_WHEN_NE Average Latency in Non-Empty Ingress (from CMS)
      CHA.CYC_INGRESS_BLOCKED        Cycles Ingress (from CMS) Blocked
      CHA.INGRESS_REJ_V_INS          Ingress (from CMS) Rejects vs. Inserts
    
    CHA (Home Agent) TOR (Table of Requests, pending transactions) Events
      CHA.AVG_CRD_MISS_LATENCY       Average Code Read Latency
      CHA.AVG_DEMAND_RD_HIT_LATENCY  Average Data Read Hit Latency
      CHA.AVG_DEMAND_RD_MISS_LOCAL_LATENCY Average Data Read Local Miss Latency
      CHA.AVG_DRD_MISS_LATENCY       Average Data Read Miss Latency
      CHA.AVG_IA_CRD_LLC_HIT_LATENCY Average Code Read Latency
      CHA.AVG_RFO_MISS_LATENCY       Average RFO Latency
      CHA.AVG_TOR_DRDS_MISS_WHEN_NE  Average Data Read Misses in Non-Empty TOR
      CHA.AVG_TOR_DRDS_WHEN_NE       Average Data Reads in Non-Empty TOR
      CHA.FAST_STR_LLC_HIT           Fast String operations
      CHA.FAST_STR_LLC_MISS          Fast String misses
      CHA.LLC_CRD_MISS_TO_LOC_MEM    LLC Code Read Misses to Local Memory
      CHA.LLC_CRD_MISS_TO_REM_MEM    LLC Code Read Misses to Remote Memory
      CHA.LLC_DRD_MISS_TO_LOC_MEM    LLC Data Read Misses to Local Memory
      CHA.LLC_DRD_MISS_TO_REM_MEM    LLC Data Read Misses to Remote Memory
      CHA.LLC_DRD_PREFETCH_HITS      DRd Prefetches that Hit the LLC
      ...
    

    比如跟踪10秒内不同Socket上的PCI带宽:

    # ucevent.py -I 2000  CBO.PCIE_DATA_BYTES sleep 10
    S0-CBO.PCIE_DATA_BYTES
    |      S1-CBO.PCIE_DATA_BYTES
    384.00 256.00
    0.00   256.00
    0.00   0.00
    0.00   0.00
    

    再比如跟踪某个应用在内存控制器(iMC)上统计获得的缺页次数,一般情况下,这个指标可以用来衡量内存延时:# ucevent.py iMC.PCT_REQUESTS_PAGE_MISS my-workload

    PCM (Processor Counter Monitor)

    PCM提供了一些监控LLC, PCI,QPI的工具。其中,pcm.x可以监控core, cache miss/hit和各个socket的upi带宽:

    ./pcm.x
    ...
    
    Detected Intel(R) Xeon(R) Gold 5118 CPU @ 2.30GHz "Intel(r) microarchitecture codename Skylake-SP" stepping 4 microcode level 0x2000043
    
     EXEC  : instructions per nominal CPU cycle
     IPC   : instructions per CPU cycle
     FREQ  : relation to nominal CPU frequency='unhalted clock ticks'/'invariant timer ticks' (includes Intel Turbo Boost)
     AFREQ : relation to nominal CPU frequency while in active state (not in power-saving C state)='unhalted clock ticks'/'invariant timer ticks while in C0-state'  (includes Intel Turbo Boost)
     L3MISS: L3 (read) cache misses
     L2MISS: L2 (read) cache misses (including other core's L2 cache *hits*)
     L3HIT : L3 (read) cache hit ratio (0.00-1.00)
     L2HIT : L2 cache hit ratio (0.00-1.00)
     L3MPI : number of L3 (read) cache misses per instruction
     L2MPI : number of L2 (read) cache misses per instruction
     READ  : bytes read from main memory controller (in GBytes)
     WRITE : bytes written to main memory controller (in GBytes)
     L3OCC : L3 occupancy (in KBytes)
     TEMP  : Temperature reading in 1 degree Celsius relative to the TjMax temperature (thermal headroom): 0 corresponds to the max temperature
     energy: Energy in Joules
    
    
     Core (SKT) | EXEC | IPC  | FREQ  | AFREQ | L3MISS | L2MISS | L3HIT | L2HIT | L3MPI | L2MPI |   L3OCC | TEMP
    
       0    0     0.01   0.37   0.04    1.17      36 K    103 K    0.54    0.63    0.00    0.00      576     47
       1    1     0.00   0.88   0.00    1.17    4602       13 K    0.64    0.68    0.00    0.00      432     56
       2    0     0.01   0.82   0.01    1.17      20 K     61 K    0.57    0.70    0.00    0.00      384     48
       3    1     0.01   0.87   0.01    1.17      16 K     41 K    0.56    0.72    0.00    0.00     2016     57
       4    0     0.01   0.78   0.01    1.17      18 K     66 K    0.67    0.66    0.00    0.00      672     49
       5    1     0.00   0.51   0.01    1.17      14 K     31 K    0.51    0.62    0.00    0.00     1152     58
       6    0     0.01   0.65   0.01    1.17      21 K     72 K    0.65    0.61    0.00    0.00     1968     50
       7    1     0.00   0.82   0.00    1.17    6567       13 K    0.45    0.60    0.00    0.00      480     58
    ...
    
    Intel(r) UPI data traffic estimation in bytes (data traffic coming to CPU/socket through UPI links):
    
                   UPI0     UPI1    |  UPI0   UPI1
    ---------------------------------------------------------------------------------------------------------------
     SKT    0       43 M     43 M   |    0%     0%
     SKT    1       32 M     31 M   |    0%     0%
    ---------------------------------------------------------------------------------------------------------------
    ...
    

    pcm.memory.x可以用来监控各个内存通道的读写带宽:

    # ./pcm-memory.x
    
     Processor Counter Monitor: Memory Bandwidth Monitoring Utility  ($Format:%ci ID=%h$)
    
     This utility measures memory bandwidth per channel or per DIMM rank in real-time
    
    Number of physical cores: 24
    Number of logical cores: 48
    Number of online logical cores: 48
    Threads (logical cores) per physical core: 2
    Num sockets: 2
    Physical cores per socket: 12
    Core PMU (perfmon) version: 4
    Number of core PMU generic (programmable) counters: 4
    Width of generic (programmable) counters: 48 bits
    Number of core PMU fixed counters: 3
    Width of fixed counters: 48 bits
    Nominal core frequency: 2300000000 Hz
    Package thermal spec power: 105 Watt; Package minimum power: 64 Watt; Package maximum power: 231 Watt;
    Socket 0: 2 memory controllers detected with total number of 6 channels. 2 QPI ports detected.
    Socket 1: 2 memory controllers detected with total number of 6 channels. 2 QPI ports detected.
    
    Detected Intel(R) Xeon(R) Gold 5118 CPU @ 2.30GHz "Intel(r) microarchitecture codename Skylake-SP" stepping 4 microcode level 0x2000043
    Update every 1 seconds
    |---------------------------------------||---------------------------------------|
    |--             Socket  0             --||--             Socket  1             --|
    |---------------------------------------||---------------------------------------|
    |--     Memory Channel Monitoring     --||--     Memory Channel Monitoring     --|
    |---------------------------------------||---------------------------------------|
    |-- Mem Ch  0: Reads (MB/s):    18.91 --||-- Mem Ch  0: Reads (MB/s):    16.60 --|
    |--            Writes(MB/s):    23.22 --||--            Writes(MB/s):    18.96 --|
    |-- Mem Ch  1: Reads (MB/s):    18.98 --||-- Mem Ch  1: Reads (MB/s):    16.80 --|
    |--            Writes(MB/s):    23.39 --||--            Writes(MB/s):    19.15 --|
    |-- Mem Ch  2: Reads (MB/s):    18.77 --||-- Mem Ch  2: Reads (MB/s):    16.35 --|
    |--            Writes(MB/s):    23.05 --||--            Writes(MB/s):    18.71 --|
    |-- Mem Ch  3: Reads (MB/s):    17.89 --||-- Mem Ch  3: Reads (MB/s):    15.75 --|
    |--            Writes(MB/s):    22.94 --||--            Writes(MB/s):    18.44 --|
    |-- Mem Ch  4: Reads (MB/s):    17.87 --||-- Mem Ch  4: Reads (MB/s):    15.88 --|
    |--            Writes(MB/s):    22.78 --||--            Writes(MB/s):    18.55 --|
    |-- Mem Ch  5: Reads (MB/s):    18.04 --||-- Mem Ch  5: Reads (MB/s):    16.80 --|
    |--            Writes(MB/s):    22.93 --||--            Writes(MB/s):    19.64 --|
    |-- NODE 0 Mem Read (MB/s) :   110.47 --||-- NODE 1 Mem Read (MB/s) :    98.18 --|
    |-- NODE 0 Mem Write(MB/s) :   138.31 --||-- NODE 1 Mem Write(MB/s) :   113.46 --|
    |-- NODE 0 P. Write (T/s):      18728 --||-- NODE 1 P. Write (T/s):      18732 --|
    |-- NODE 0 Memory (MB/s):      248.78 --||-- NODE 1 Memory (MB/s):      211.63 --|
    |---------------------------------------||---------------------------------------|
    |---------------------------------------||---------------------------------------|
    |--                 System Read Throughput(MB/s):        208.65                --|
    |--                System Write Throughput(MB/s):        251.77                --|
    |--               System Memory Throughput(MB/s):        460.42                --|
    |---------------------------------------||---------------------------------------|
    

    numa带宽监控

    ./pcm-numa.x


    Detected Intel® Xeon® Gold 5118 CPU @ 2.30GHz “Intel® microarchitecture codename Skylake-SP” stepping 4 microcode level 0x2000043
    Update every 1.0 seconds
    Time elapsed: 1000 ms
    Core | IPC | Instructions | Cycles | Local DRAM accesses | Remote DRAM Accesses
    0 0.37 30 M 81 M 41 K 90 K
    1 0.71 10 M 14 M 90 K 20 K
    2 0.64 14 M 22 M 20 K 59 K
    3 1.10 79 M 71 M 7264 21 K
    4 0.82 26 M 31 M 33 K 48 K
    5 0.95 12 M 13 M 8131 27 K
    6 0.37 13 M 35 M 306 K 111 K
    7 1.00 7417 K 7432 K 9991 9136
    8 0.76 12 M 15 M 13 K 6833
    9 1.03 14 M 13 M 10 K 19 K
    10 0.56 6269 K 11 M 42 K 50 K
    11 0.92 26 M 29 M 60 K 85 K
    12 0.87 14 M 16 M 17 K 10 K
    13 0.64 4130 K 6504 K 5615 40 K
    14 0.88 32 M 36 M 57 K 51 K
    15 0.88 10 M 11 M 8689 16 K

    展开全文
  • 微处理器, 中央处理器的概念

    千次阅读 2011-07-13 21:41:16
    微处理器微处理器用一片或少数几片大规模集成电路组成的中央处理器(与传统的中央处理器相比,具有体积小,重量轻和容易模块化等优点)CPU: 中央处理器(Central Processing Unit), 包括运算逻辑部件、寄存器...
  • 1、嵌入式硬件系统一般由嵌入式微处理器、存储器和输入/输出部分组成。 2、嵌入式微处理器是嵌入式硬件系统的核心,通常由控制单元、算术逻辑单元和寄存器 A、控制单元:主要负责取指、译码和取数等基本操作并发送...
  • 80x86微处理器结构及其工作模式

    千次阅读 2016-07-18 15:06:52
    微型计算机:微型计算机是指以微处理器为核心,配上存储器、输入/输出接口电路等所组成的计算机(又称为主机)。微型计算机系统是指以微型计算机为中心,配以相应的外围设备、电源和辅助电路(统称硬件)以及指挥...
  • 2.1嵌入式微处理器的结构和类型

    千次阅读 2017-09-20 00:35:36
    1、嵌入式硬件系统一般由嵌入式微处理器、存储器和输入/输出部分组成。 2、嵌入式微处理器是嵌入式硬件系统的核心,通常由控制单元、算术逻辑单元和寄存器 A、控制单元:主要负责取指、译码和取数等基本操作并...
  • 第三章-80x86微处理器

    千次阅读 2018-04-02 01:17:51
    1、80x86微处理器简介 2、8086/8088微处理器 3、8086/8088存储器和I/O组织 学习要求: 一,80x86微处理器简介 80x86微处理器是美国Intel 公司生产的系列微处理器。该公司成立于1968年,1969年就设计了4位...
  • Intel-8088/8086微处理器

    千次阅读 2019-05-24 17:35:48
    8086微处理器也被称为x86,开创了X86架构时代,同时也成就了英特尔、AMD、微软等国际企业。 简介 前言历史 1972年4月,由霍夫与费金研制的世界上最早的8位微处理器英特尔8008(8位)芯片问世。在13.8平方毫米的芯片...
  • 32位嵌入式微处理器一览

    千次阅读 2010-08-11 17:29:00
    由于嵌入式系统的专用型与定制性,与全球PC市场不同,没有一种微处理器或者微处理器公司可以主导嵌入式系统。本文分析了当前市场上主流的一些32位嵌入式微处理器的特点和应用场合,并对其未来发展做一些展望。这里...
  • 微处理器走进多内核时代

    千次阅读 2012-01-18 15:51:09
    一、概述  内核(Core)是指位于处理器芯片中间、...它是微处理器的最重要组成部分。内核结合系统外围,例如缓存、内存管理单元、执行单元、指令级单元、定时器以及I/O端口等组成完整的处理器。当今各种嵌入设备
  • https://juejin.im/user/5aa1f89b6fb9a028bb18966a 微博:https://weibo.com/5458277467/profile?topnav=1&wvr=6&is_all=1 GitHub:github.com/saint-000 CSDN: https://me.csdn.net/qq_40531974 微处理器系统结构与...
  • 32位嵌入式微处理器(processor)一览

    千次阅读 2016-01-18 20:18:55
    32位嵌入式微处理器(processor)一览 由于嵌入式系统的专用型与定制性,与全球PC市场不同,没有一种微处理器或者微处理器公司可以主导嵌入式系统。本文分析了当前市场上主流的一些32位嵌入式微处理器的特点和...
  • 【ARM汇编】第二章:ARM微处理器

    千次阅读 2020-04-25 01:57:22
    文章目录嵌入式系统概述基本概念嵌入式系统的发展发展历史发展趋势组成结构设备驱动层硬件抽象层HAL板级支持包BSP设备驱动程序实时操作系统RTOSOS的应用程序接口API应用程序APP嵌入式处理器微处理器微控制器DSPSOC...
  • ARM Cortex-M4F微处理器

    千次阅读 2017-06-23 14:12:59
    1.1 ARM体系结构及微处理器器 1.1.1 ARM的商业模式 ARM(Advance RISC(Reduced Instruction set Computer) Machine 高级精简指令集机器)公司自身不制造处理器硬件,而是设计处理器,并将其设计授权给商业...
  • Intel-4004微处理器(MCS-4微机)

    千次阅读 2019-05-23 21:30:57
    Intel 4004微处理器最初是Intel专门为日本一家名为Busicom的公司设计制造,用于该公司的计算器产品。 Intel还曾开发出4001(动态内存DRAM)、4002(只读存储器ROM)、4003(Register),用4004芯片,配上4001(40字节...
  • Intel-80386微处理器(IA-32架构)

    千次阅读 2019-05-25 09:09:20
    1985年10月,Intel公司发布了其第一片32位微处理器80386。80386是一种与80286相兼容的高性能的全32位微处理器,它是为需要高性能的应用领域和多用户、多任务操作系统而设计的。 在80386芯片内部集成了存储器管理部件...
  • 嵌入式微处理器结构与应用

    千次阅读 2009-10-09 10:46:00
    1) 嵌入式微处理器结构与应用: 这是一门嵌入式硬件基础课程,嵌入式是软硬件结合的技术,搞嵌入式软件的人应对ARM处理器工作原理和接口技术有充分了解,包括ARM的汇编指令系统。 若不了解处理器原理,怎么能控制...
  • Intel 80386 微处理器的系统结构

    千次阅读 2015-05-25 13:38:16
    一、Intel 80X86微处理器系列  1.从8080/8085到8086  (1)8086 有16位寄存器和16位外部数据总线,20位地址总线,寻址为1MB的地址空间;8080/8085有只有8位,寻址地址空间为64K。  (2)8086有一个初级流水线结构...
  • 基本概念:MPU/CPU(微处理器、中央处理器)由控制单元CU,算数/逻辑运算单元ALU和存储单元MU三大部分组成。 基本原理:指令控制,CPU从内存中取出指令,译码后产生多个操作信号送往不同的部件,控制这些部件按要求...
  • ARM 嵌入式微处理器指令集(上)

    千次阅读 2017-12-08 11:23:17
    ARM 嵌入式微处理器指令集ARM 处理器实现的指令集 32 位的 ARM 指令集和 16 位的 Thumb 指令集 ARM 处理器允许在 ARM 状态和 Thumb 状态之间进行切换和互操作,保证用户在运算性能和代码密度之间的选择的灵活性 采用...
  • Intel 80386 微处理器的存储器管理

    千次阅读 2009-06-13 23:32:00
    一、存储器的管理 存储器的管理是一种硬件机制,微处理器在总线地址上对物理存储器进行寻址。但是,为了给程序提供比物理存储器容量更大的空间,就引入了虚拟存储器的概念,它在外存(比如磁盘)的支持来下实现,通常...
  • 现代微处理器-90分钟指南

    千次阅读 2011-05-03 09:27:00
    翻译为学习之用,没有核对校正,觉得不准确有错误的地方请看原文http://www.lighterra.com/papers/modernmicroprocessors/现代微处理器-90分钟指南By Jason Patterson, last updated Jan 2011 (orig Feb 2001)一、 ...
  • BITCS2016程序设计 | 29. 微处理器模拟

    千次阅读 2016-11-26 18:32:25
    29. 微处理器模拟 成绩 10 开启时间 2016年09月22日 星期四 12:00 折扣 0.8 折扣时间 2016年09月27日 星期二 23:55 允许迟交 否 关闭时间 2016年10月10日 星期一 23:55 描述 考虑一个...
  • 我们首先来了解一下微处理器的结构:(原谅我把微处理器称为单片机,叫法有问题,我明天改,里面最核心运算单元称为cpu,可能这样术语不是很准确或者比较俗气,但是我都是为了我更加通熟易懂的解释清楚这些问题) ...
  • 介绍 Intel Xeon E5-2600 v2内部开发代码是Ivy Bridge-EP,或者Ivytown。它的前一代是Sandy Bridge-... 非核心子系统由多种组件组成,从CBox缓存代理(CBox caching agent)到电源控制单元(PCU),集成内存控制(iM
  • Intel 80486微处理器功能结构

    千次阅读 2010-10-08 14:16:00
    浮点协处理器 FPU。如下图所示: <br />  <br /> ● 内部64位总线连接EU和FPU;  ● 可以禁止分页, 所以SU输出可直接送到Cache;  ● SU和PU首先寻址Cache, 不命中才寻址内存。   ...
  • 8086/8088微处理器的存储器管理

    千次阅读 2010-05-11 17:20:00
    8088/8086CPU有20条地址总线,有220=...8086微处理器是一个16位结构,用户可用的寄存器均为16位。显然,用一个寄存器是无法形成寻址1MB存储器空间所需的地址码的。  8086/8088把1M主存空间划分为若干段。每个段由连

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 36,527
精华内容 14,610
关键字:

内存是微处理器的组成