1、时序不同
 
也就是响应时间不同，单位为时钟周期。
 
2、性能不同
 
其他条件相同的情况下，数字越小性能越好。
 
3、价格不同
 
其他条件相同的情况下，数字越小价格越高。
 
4、颗粒不同
 
内存中使用的颗粒不同，数字越小颗粒越好，超频的潜力越高。
 
5、间距不同
 
C14和C16是卡槽间距不一样。
 
 
 
 
时序表图示：
 
 
 
扩展资料
 
内存时序包含描述同步动态随机存取存储器（SDRAM）性能的四个参数：CL、TRCD、TRP和TRAS，它们的单位为时钟周期。它们通常被四个用破折号分隔开的数字表示，例如16-16-16-36。
 
CAS延迟(CL)：发送一个列地址到内存与数据开始响应之间的周期数。这是从已经打开正确行的DRAM读取第一比特内存所需的周期数。与其他数字不同，这不是最大值，而是内存控制器和内存之间必须达成的确切数字。    
 
RAS到CAS(TRCD)：打开一行内存并访问其中的列所需的最小时钟周期数。从DRAM的非活动行读取第一位内存的时间是TRCD+ CL。    
 
RAS预充电(TRP)：发出预充电命令与打开下一行之间所需的最小时钟周期数。从一个非正确打开行的DRAM读取内存第一比特的时间是TRP+ TRCD+ CL。    
 
周期时间(TRAS)：行活动命令与发出预充电命令之间所需的最小时钟周期数。这是内部刷新行所需的时间，并与TRCD重叠。在SDRAM模块中，它只是TRCD+ CL。否则，约等于TRCD+ 2×CL。
 
内存条的作用
 
内存是电脑（PC机、单片机）必不可少的组成部分。与可有可无的外存不同，内存是以总线方式进行读写操作的部件；内存决非仅仅是起数据仓库的作用。
 
除少量操作系统中必不可少的程序长驻内存外，我们平常使用的程序，如Windows、Linux等系统软件，包括打字软件、游戏软件等在内的应用软件，虽然把包括程序代码在内的大量数据都放在磁带、磁盘、光盘、移动盘等外存设备上，但外存中任何数据只有调入内存中才能真正使用。
 
电脑上任何一种输入（来自外存、键盘、鼠标、麦克风、扫描仪，等等）和任何一种输出（显示、打印、音像、写入外存，等等）无一不是通过内存才可以进行。
 
 
 
内存的分类
 
DDR内存条
 
内存分为DRAM和ROM两种，前者又叫动态随机存储器，它的一个主要特征是断电后数据会丢失，我们平时说的内存就是指这一种；
 
后者又叫只读存储器，我们平时开机首先启动的是存于主板上ROM中的BIOS程序，然后再由它去调用硬盘中的Windows，ROM的一个主要特征是断电后数据不会丢失。
 
根据内存条上的引脚多少，我们可以把内存条分为30线、72线、168线等几种。30线与72线的内存条又称为单列存储器模块SIMM，(SIMM就是一种两侧金手指都提供相同信号的内存结构，)168线的内存条又称为双列存储器模块DIMM。
 
30线内存条已经没有了；前两年的流行品种是72线的内存条，其容量一般有4兆、8兆、16兆和32兆等几种；市场的主流品种是168线内存条，
 
168线内存条的容量一般有16兆、32兆、64兆、128兆等几种，一般的电脑插一条就OK了，不过，只有基于VX、TX、BX芯片组的主板才支持168线的内存条。
 
 
 
EDO和SDRAM
 
前面我们已经按引脚数的多少把内存条分为30、72和168线等几种，其实，它们在结构和性能上还有着本质的区别。
 
譬如，72线内存条是一种EDO内存，而现今主流的168线内存条几乎清一色又都是SDRAM内存；EDO内存的存取速度基本保持在60纳秒左右，能够适应75兆赫兹的外频，但跑83兆赫兹则有点勉为其难了；而SDRAM内存的存取速度一般能达到10纳秒左右，能够适应100兆赫兹以上的外频。
 
所以从97年底起EDO内存已逐步被SDRAM所取代，至今，几乎已无人再用EDO来装机了，只有升级扩充旧电脑内存时还用得着它。
 
其实，EDO内存被SDRAM所取代有其必然性，因为，市场上主流CPU的主频已高达2G赫兹，未来CPU的主频还会越来越高。但由于传统内存条的读写速度远远跟不上CPU的速度，迫使CPU插入等待指令周期，从而大大降低了电脑的整体性能。
 
为了缓解这个内存瓶颈的问题，我们就必须采用新的内存结构，即SDRAM。因为，从理论上说，SDRAM与CPU频率同步，共享一个时钟周期。
 
SDRAM内含两个交错的存储阵列，当CPU从一个存储阵列访问数据的同时，另一个已准备好读写数据，通过两个存储阵列的紧密切换，读取效率得到成倍提高。最新的SDRAM的存储速度已高达5纳秒，所以，SDRAM已成为内存发展的主流。
 
 

 序言
 
 　　随着时间的推移，时至今日，新一代Z170、B150主板平台价格已经较为平稳，且较亲民，已经逐渐取代了上一代的Z97与B85主板平台，随之而来的自然也有内存条的新老换岗。
 
 　　新一代DDR4内存条功耗更低、发热更小、容量更大，而且现在在价格已经趋于平稳，显然DDR4内存的性价比更高。单条16GB内存条的价格是要低于2*8GB内存条的，那么想必更换平台，更换内存条的广大发烧友心中都会有这样的犹豫，究竟是选择双8GB组建双通道的16GB（之后简称为双通道16GB），还是选择直接单条16GB就够用了呢？笔者将在此用客观事实为您答疑解惑。
 
 　　
 
 　　测试平台介绍与测试方法说明
 
 　　为了能够客观公正的完成此次测试，为了尽可能的保证测试结果的准确，排除其它因素的影响，本次测试只有内存条的更换，其他软硬件采用完全相同的配置。且笔者选用了同品牌同型号同容量的单、双通道不同内存条。
 
 　　
 
 　　6代的酷睿i系列的cpu—core i7-6700，14nm工艺新架构（Skylake），四核心八线程，频率达到4.0-4.2GHz。
 
 　　
 
 　　本次测试硬件全家福。
 
 　　
 
 　　
 
 　　单16G，还是双8G？
 
 　　
 
 　　测试平台配置一览
 
 　　本次测试使用的显卡性能较差，游戏中仅开启部分特效，且每个游戏并没有采用相同的画面设置，部分测试软件和游戏的帧数可能较低，不过这并不影响对比，我们保持所有的配置与游戏设置不变，尽可能的突出单通道16GB与双通道16GB的对比结果。
 
 　　
 
 　　单通道16GB VS双通道16GB，鹿死谁手？
 
 　　
 
 　　CPU-Z检测下的双通道16G内存
 
 　　
 
 　　单通道16G容量内存
 
 　　这里内存均使用2400MHz的频率，使得单双通道以外的因素尽可能的保持一致。
 
 　　基础频率测试
 
 　　AIDA64内存带宽、延迟测试。AIDA64是一款测试软硬件系统信息的工具，它可以详细的显示出PC的每一个方面的信息，且可以对系统内存的性能进行全面评估。
 
 　　
 
 　　双通道16GB测试成绩
 
 　　
 
 　　单通道16GB测试成绩
 
 　　以上是AIDA64自带内存测试工具的测试情况，我们从测试数据上可以看出双通道16GB的读取，写入，复制分别为33.9GB/s、35.7GB/s、32.5GB/s，延迟为67.0ns（延迟越低越好）。
 
 　　单通道16GB的读取，写入，复制分别为18.6GB/s、17.9GB/s、18.7GB/s，延迟为60.4ns。
 
 　　双通道16GB的读取、写入和拷贝带宽均大幅高于单通道16GB，非常明显。
 
 　　
 
 　　双通道16GB测试结果
 
 　　
 
 　　单通道16GB测试结果
 
 　　在测试中，双通道16GB内存的总体内存性能为26.13GB/s；而单通道16GB内存的总体内存性能为14GB/s。总体内存性能差异很大，此项测试双通道16GB完爆单通道16GB。
 
 　　通过基础频率测试看出单通道16GB与双通道16GB内存条在性能参数，读取、写入、拷贝、复制，延迟及总体内存性能方面，还是存在着很大差距的。
 
 　　应用程序测试
 
 　　本项测试笔者采用Winrar压缩工具测试。WinRAR是非常好的压缩工具，使用方便，压缩率和速度都很不错。
 
 　　
 
 　　双通道16GB的测试结果
 
 　　
 
 　　单通道16GB的测试结果
 
 　　这里需要提到一下单通道16GB的当前速度为7779KB/秒，是由于测试阶段的最后零点几秒出现了一点变动，不影响整体结果，我们以已处理的速度为准。
 
 　　如测试所见双通道16GB的已处理速度为9848 KB/秒，在1分钟的时间内处理了580MB；单通道16GB的已处理速度为8996KB/秒，在1分钟的时间内处理了532MB。在单位时间里双通道16GB依然占有优势。
 
 　　在应用程序测试中在解压缩文件方面双通道16GB的处理速度要比单通道16GB快接近1M/S，还是有很大优势的，但是并不是无法忽视。
 
 　　3D MARK测试
 
 　　现今的3D MARK已不仅仅是一款衡量显卡性能的软件，其已渐渐转变成了一款衡量整机性能的软件。
 
 　　
 
 　　双通道16GB的测试成绩
 
 　　
 
 　　单通道16GB的测试成绩
 
 　　2364的总分对比2330的总分，双通道16GB对整机性能还是有所提升，就这个测试结果来说，单双通道的更换对显卡以及实际游戏体验方面影响并不明显。
 
 　　PC MARK8 Creative测试
 
 　　笔者采用的是PC MARK8 Creative测试，这项测试是PC MARK8所有分项测试中对电脑的负载最高的一项，Creative的测试中包含了“网页浏览、照片编辑、海量照片编辑、视频编辑、媒体运行、高端游戏和视频会议”这七项不同的子测试项。通过这个高负载的测试环境来得到更准确的测试数据。
 
 　　
 
 　　双通道16GB的测试成绩
 
 　　单通道16GB的测试成绩
 
 　　PC MARK8 Creative测试中“海量照片编辑、视频编辑、高端游戏、视频会议”这几个高负载测试模拟，然而4847的双通道16GB的测试成绩与4831的单通道16GB的测试成绩相差并不多。
 
 　　PC MARK8是新一代的整机测试工具，两个测试总分相差并不多，笔者理解为双通道16GB与单通道16GB的更换对PC整机的整体影响并不大。
 
 　　在3D MARK、PC MARK 8测试中可以看出单通道16GB与双通道16GB在配合整机工作量的应用中影响并不明显，微乎其微。
 
 　　游戏性能测试
 
 　　本篇文章的重头戏终于到了，游戏性能测试！
 
 　　为了确定同16GB，单通道与双通道的不同是否会对玩家的游戏体验造成影响，到底是应该购买双通道16GB，还是购买单通道16GB等待日后增加内存条，为此笔者特意选取了十款当下主流的游戏来进行测试，想必大家已经等不及了吧！
 
 　　《GTA5》帧数测试
 
 　　GTA5这个大型沙盒类游戏想必有很多人喜欢，这款游戏巨作有内涵，内容丰富且可玩性极高，玩单机游戏，怎么能不玩GTA5呢。
 
 　　
 
 　　笔者通过FRAPS软件来测试进行游戏60秒的FPS帧数，汇聚成折线图表供大家直观的对比童16GB，单、双通道不同的内存条。
 
 　　
 
 　　单通道16GB与双通道16GB内存在《GTA5》游戏中的帧数变化。
 
 　　《巫师3：狂猎》帧数测试
 
 　　
 
 　　《巫师》系列游戏作品的第三部，玩过二代和一代的这代也绝对不容错过，即使没玩过《巫师》系列游戏，这款游戏拥有极大的自由度以及能给玩家强烈代入感，也是完全值得一试的。
 
 　　
 
 　　单通道16GB与双通道16GB内存在《巫师3》游戏中的帧数变化。
 
 　　《刺客信条：枭雄》帧数测试
 
 　　
 
 　　由育碧Quebec打造的刺客信条：枭雄是刺客信条的第六部，其场景设定在维多利亚时代伦敦，两位主角由一名刺客抚养长大，男主名为雅各·弗莱，他将被卷入维多利亚女王统治下的罪恶伦敦。
 
 　　
 
 　　单通道16GB与双通道16GB内存在《刺客信条：枭雄》游戏中的帧数变化。
 
 　　《彩虹六号：围攻》帧数测试
 
 　　
 
 　　彩虹六号是育碧蒙特利尔工作室专为新一代游戏主机研发的一款反恐题材射击游戏，这个游戏具有多个场景与多个地图，还可以进行联机游戏，可玩性很高。
 
 　　
 
 　　单通道16GB与双通道16GB内存在《彩虹六号：围攻》游戏中的帧数变化。
 
 　　Steam联机游戏《进化(Evolve)》帧率测试
 
 　　现今Steam正版游戏已经受到越来越多的人的认可，更多人的参与到Steam游戏中，下面笔者特意选取了三款能够在Steam平台上联机进行的游戏进行测试，以便更加全面的了解单、双通道16GB内存在不同游戏中的差距如何。
 
 　　
 
 　　进化(Evolve)是一款以科幻世界观为主题的科幻策略复合类在线多人FPS游戏，简单的说就是四个猎人对付一个怪兽的游戏，这五个角色将都由玩家了扮演。这款游戏近期在Steam平台已经免费，想玩的朋友们不要错过。
 
 　　
 
 　　单通道16GB与双通道16GB内存在《进化(Evolve)》游戏中的帧数变化。
 
 　　《Rust》、《BrainBread2》帧率测试
 
 　　Rust、BrainBread2皆是Steam中可联机游戏中的一份子，其中RUST尤为火爆。
 
 　　
 
 　　单通道16GB与双通道16GB内存在《RUST》游戏中的帧数变化。
 
 　　
 
 　　单通道16GB与双通道16GB内存在《BrainBread 2》游戏中的帧数变化。
 
 　　流行网络游戏《守望先锋》帧率测试
 
 　　对于一个十分热衷游戏的玩家来说，单机游戏测试了那么多，怎么能没有网络游戏。下面笔者选取当下流行的三种不同类型的网络游戏进行测试。
 
 　　
 
 　　守望先锋overwatch是一款由暴雪开发的第一人称团队射击游戏，其多样的人物，多样的搭配，酷炫的格调和美工，一经出品即风靡全球，完美的诠释了“暴雪出品，必属精品”。
 
 　　
 
 　　单通道16GB与双通道16GB内存在《守望先锋》游戏中的帧数变化。
 
 　　《FIFA OL3》、《英雄联盟》帧率测试
 
 　　FIFA OL3与英雄联盟这两款游戏皆由腾讯游戏运营，由以后者更为出名，LOL是当今世界最具人气和影响力的网络游戏之一。
 
 　　
 
 　　单通道16GB与双通道16GB内存在《FIFA OL3》游戏中的帧数变化。
 
 　　
 
 　　单通道16GB与双通道16GB内存在《英雄联盟》游戏中的帧数变化。
 
 　　游戏测试小结：
 
 　　通过以上十款游戏的测试，笔者求得了其中FPS的平均数值，以更方便玩家进行直观对比，图表如下
 
 　　
 
 　　通过图表不难发现，无论是网络游戏还是单机游戏，双通道16GB对比单通道16GB都要有着一些提升，但是这个提升并不明显，在实际使用中并不能明显的感觉出来。
 
 　　总结
 
 　　通过以上的一系列测试，不难看出单通道16GB与双通道16GB还是有一些差别的，究竟如何决择，笔者给大家分析一下。
 
 　　通过基础频率测试看出单通道16GB与双通道16GB内存条在性能参数、读取、写入、拷贝、复制、延迟及总体内存性能方面，还是存在着很大差距的；通过应用程序测试看出双通道16GB在解压缩方面比单通道16GB的速度要快接近1M/s，同理可以看出在双通道16GB在处理海量照片，视频软件等专业软件的能力要高出单通道16GB一些，在某些专业领域，双通道16GB是单通道16GB无法比拟的；在实际性能测试与游戏测试中，在整机不变的情况下，双通道16GB对比单通道16GB的提升并不明显，对于普通的电脑使用者与玩家来说单通道16GB已经足够。
 
 　　因此，笔者以为， 对于普通使用电脑的人群与热衷于玩游戏的玩家来说，购买单通道16GB就已足够，而且单通道16GB的价格要低于双通道16GB，性价比更高；对于某些经常使用照片编辑，音视频软件的专业领域工作人员，还是要选择双通道16GB的。

内存条的逻辑BANK和RANK（物理BANK）概念
 
在内存上有一个参数：2R X16,1R X16, 1R X8…..
 
这里的R就是Rank 既物理BANK，X16，X8，是指芯片位宽
 
何谓内存BANK:
 
内存的BANK其实分为两部分，逻辑BANK和物理BANK。
 
 
 
    1.先来讲讲逻辑BANK。芯片的内部，内存的数据是以位(bit)为单位写入一张大的矩阵中，每个单元格我们称为CELL，只要指定一个行(Row)，再指定一个列(Column)，就可以准确地定位到某个CELL，这就是内存芯片寻址的基本原理。这样的一个阵列我们就叫它内存的逻辑BANK(Logical BANK)。
 
   由于工艺上的原因，这个阵列不可能做得太大，所以一般内存颗粒中都是将内存容量分成几个阵列来制造，也就是说在内存颗粒中存在多个逻辑BANK，随着芯片容量的不断增加，逻辑BANK数量也在不断增加，目前从32MB到1GB的芯片基本都是4个,只有早期的16Mbit和32Mbit的芯片采用的还是2个逻辑BANK的设计，譬如三星的两种16MB芯片：K4S161622D （512K x 16Bit x 2 BANK）和K4S160822DT（1M x 8Bit x 2 BANK）。芯片组本身设计时在一个时钟周期内只允许对一个逻辑BANK进行操作，而不是芯片组对内存芯片内所有逻辑BANK同时操作。逻辑BANK的地址线是通用的，只要再有一个逻辑BANK编号加以区别就可以了（BANK0到BANK3）。一个逻辑BANK有8M个单元格（CELL），一些厂商（比如现代/三星）就把每个逻辑BANK的单元格数称为数据深度（Data Depth），每个单元格由8bit组成，那么一个逻辑BANK的总容量就是64Mbit（8M×8bit），4个逻辑BANK就是256Mbit，因此这颗芯片的总容量就是256Mbit（32MB）。 
 　　一般内存芯片厂家在芯片上是标明容量的，我们可以芯片上的标识知道，这个芯片有几个逻辑BANK，每个逻辑bank的位宽是多少，每个逻辑BANK内有多少单元格（CELL），比如64MB和128MB内存条常用的64Mbit的芯片就有如下三种结构形式： 

 ①16 M x 4 (4 M x 4 x 4 banks) [16M X 4] 
 ②8 M x 8 (2 M x 8 x 4 banks) [8M X 8] 
 ③4 M x 16 (1 M x 16 x 4 banks) [4M X 16] 
 　　表示方法是：每个逻辑BANK的单元格数×逻辑BANK数量×每个单元格的位数（芯片的位宽）。芯片逻辑BANK位宽目前的工艺水平只能最多做到16位，因此大家看到几乎所有的芯片逻辑BANK位宽只可能4/8/16三者之一。
 
2. RANK（物理Bank）  目前以SDRAM系统为例，CPU与内存之间（就是CPU到DIMM槽）的接口位宽是64bit，也就意味着CPU一次会向内存发送或从内存读取64bit的数据，那么这一个64bit的数据集合就是一个内存条BANK，很多厂家的产品说明里称之为物理BANK（Physical BANK），目前绝大多数的芯片组都只能支持一根内存包含两个物理BANK，要准确知道内存条实际物理BANK数量，我们只要将单个芯片的逻辑BANK数量和位宽以及内存条上芯片个数搞清楚。各个芯片位宽之和为64就是单物理BANK，如果是128就是双物理BANK。 　
 
　586以上电脑的数据总线宽度都是64bit，即每次读取内存为64bit，SDRAM内存条的设计带宽也是64bit，内存条的带宽为条上各个内存芯片的带宽之和，基本条件为带宽之和应等于64bit或其倍数。假如出现了各个芯片位宽之和等于128。则分成两个64位,当读取一个64位部分时，另一个64位部分就不能读取，通常很多厂家就分别将这两部分放在内存的两面上。这就造成了许多人的错觉：双面是两个BANK的，单面是一个BANK的。实际根本不能这样认识，比如大度256MB内存，尽管两面16个芯片，但是由于内存芯片的位宽是4位（32Mbit×4）,所以必须要有4×16=64才能达到系统所要求的位宽。这时由于芯片大小的限制，不可能将16颗芯片都放在一面上，所以只能设计成双面。对于64Mbit芯片 (4M*16) 来说，芯片带宽16bit，8颗芯片带宽=16＊8=128bit（即两个BANK），4颗芯片带宽=16＊4=64bit（即一个BANK）。两个物理BANK的情况只有出现在位宽超出了64位的情况下（即位宽出现了富余），由于芯片组任一时刻只能处理一个64位，所以才分成两个物理BANK。
 
3、 芯片位宽   每个内存芯片有自己的位宽，即每个传输周期能提供的数据量。理论上，完全可以做出一个位宽为64bit的芯片来满足P-Ban k的需要，但这对技术的要求很高，在成本和实用性方面也都处于劣势。所以芯片的位宽一般都较小。台式机市场所用的SDRAM芯片 位宽最高也就是16bit，常见的则是8bit。这样，为了组成P-Bank所需的位宽，就需要多颗芯片并联工作。对于16bi t芯片，需要4颗（4×16bit=64bit）。对于8bit芯片，则就需要8颗了。
 
以上就是芯片位宽、芯片数量与P-Bank的关系。P-Bank其实就是一组内存芯片的集合，这个集合的容量不限，但这个集合的 总位宽必须与CPU数据位宽相符。随着计算机应用的发展，一个系统只有一个P-Bank已经不能满足容量的需要。所以，芯片组开 始可以支持多个P-Bank，一次选择一个P-Bank工作，这就有了芯片组支持多少（物理）Bank的说法。而在Intel的 定义中，则称P-Bank为行（Row），比如845G芯片组支持4个行，也就是说它支持4个P-Bank。另外，在一些文档中 ，也把P-Bank称为Rank（列）。
 
 
 
 
 
 
 
 
3、与芯片位宽相关的DIMM设计  已经知道P-Bank的位宽是固 定的，也就是说当芯片位宽确定下来后，一个P-Bank中芯片的个数也就自然确定了，而前文讲过P-Bank对芯片集合的位宽有 要求，对芯片集合的容量则没有任何限制。高位宽的芯片可以让DIMM的设计简单一些（因为所用的芯片少），但在芯片容量相同时， 这种DIMM的容量就肯定比不上采用低位宽芯片的模组，因为后者在一个P-Bank中可以容纳更多的芯片。比如上文中那个内存芯 片容量标识图，容量都是128Mbit，合16MB。如果DIMM采用双P-Bank+16bit芯片设计，那么只能容纳8颗芯 片，计128MB。但如果采用4bit位宽芯片，则可容纳32颗芯片，计512MB。DIMM容量前后相差出4倍，可见芯片位宽 对DIMM设计的重要性。因此，8bit位宽芯片是桌面台式机上容量与成本之间平衡性较好的选择，

知识改变命运，储备成就未来。
 
计算机组成原理
 
1.第一台电子计算机何时何地诞生？英文全称？
 1946年2月14日 美国宾夕法尼亚大学
 ENIAC：电子数字积分计算机
 Electronic（电子的） Numerical（数字的） Integrator（综合者） And Calculator（计算器）
 
2.冯·诺依曼型计算机组成、思想？
 计算机组成：
 运算器、控制器、存储器、输入设备、输出设备。
 思想：
 采用二进制的形式表示数据和指令，将数据和指令事先保存在存储器中，按照顺序执行程序来控制计算机工作运行。
 
3.现代计算机硬件系统与冯·诺依曼型计算机组成有什么不同？
 相同点：
 现代计算机仍是冯·诺依曼体系结构。
 不同点：组成形式改变很大
 （1）逻辑元件组装成电路高度集成，把运算器、控制器集成到一块CPU芯片上。
 （2）存储器分为三级：高速缓冲存储器Cache,主存储器(内存)，外部存储器；
 其中Cache现在都集成在CPU里，主存由内存条卡实现，外部存储器主要有机械硬盘、固态硬盘等；
 （3）输出与输入设备主要有显示器、鼠标、键盘。
 显示器有专门显示接口（集成或独立显卡）连接CPU或主存，键盘和鼠标也通过集成接口连接CPU。此外还配置集成网卡和声卡。
 （4）USB多种连接接口实现网络与多媒体连接。整个系统采用多级总线结构组成。
 
4.CPU的性能公式、性能指标，如何评价？
 性能公式：
 一个程序的CPU时间 （指令周期）＝ 指令数/程序 × CPI × 时钟周期
 性能指标：
 (1)主频:也就是CPU的时钟频率，一个时钟周期完成的指令数是固定的，所以主频越高，CPU的速度也就越快了。
 (2)外频,CPU的基准频率，CPU的外频决定着整块主板的运行速度。
 (3)总线频率直接影响CPU与内存直接数据交换速度。
 (4)位和字长
 
在计算机系统中，数值一律用补码来表示（存储）。
 
5、相对于原码补码表示有什么好处？
 
可以将符号位和其它位统一处理，减法运算转换成加法运算,简化运算。
无正零和负零之分，补码机器0就是真值0。
另外，两个用补码表示的数相加时，如果最高位（符号位）有进位，则进位被舍弃。
 
6.移码与补码在形式上有什么异同？
 符号位取反，其他数值位不变。
 如： +101 1111 -101 1111
 补码为 0101 1111 1010 0001
 移码为 1101 1111 0010 0001
 
7.英文字母的编码是什么？占几个字节？
 7位ASCII（美国信息交换标准代码 ），占1个字节。
 
8.国标码用于表示什么？如何表示与存储？
 国标码用于表示汉字，每个汉字占用2个字节，四位十六进制数表示。
 在计算机内部,存储时要转换成机内码，转换方法：
 34 73 +80 80 = B4 F3
 
习题：
 1、写出十进制数-35的8位补码定点数
 X= - 35D = - 10 0011B
 [X]原 = 1010 0011B；高位补0，符号位负数为1
 [X]反 = 1101 1100B；除符号位，其余各位取反
 [X]补 = 1101 1101B；反码+1
 补码的存储格式：11011101
 
2、写出十进制数（-49/64）的8位补码定点数。
 （-49/64）D=[- (110001)/(1000000)]B=-(0.1100010)B
 真值：-1100010
 原码：11100010
 补码：10011110
 补码的存储格式：10011110
 
3、写出8位补码(B6)H所对应的定点整数十进制真值。（提示：补码的补码为原码）
 补码：(B6)H=（10110110）B
 反码：11001001
 原码：11001010
 真值：（-1001010）B=（-74）D
 整数十进制真值为：（-74）D
 
4、将十进制数(-86/128)D表示成32位的754 标准浮点数。
 (-86/128)D=[(-1010110)/(10000000)]B=(-0.1010110)B=-1.01011*2的-1次方
 S（符号位）1位：负数为1
 E（实际指数）8位：E=e+127=126D=(01111110)B
 M（尾数小数部分）23位：01011
 【提示：E（实际指数）=e(有偏移指数)+127(偏移值)】
 标准浮点数SEM为：1011 1111 0010 1100 0000 0000 0000 0000（一共32位）
 
5、将32位的754 标准浮点数(C2FC0000)H表示成十进制数。
 (C2FC0000)H=（1100 0010 1111 1100 0000 0000 0000 0000)B
 S=1
 E=(10000101)B=(133)D
 M=11111000000000000000000
 十进制数=（-1）S次方×（1+M）×2（E-127)次方
 =-1×1.11111×2*6次方
 =-11111110
 =-126D
 【提示：为什么1+M？前面的“1”从隐含位而来；e=E-127；】
 所以该浮点数十进制为：-126D
 
9.存储器的功能及主要技术指标
 存储器的功能：
 存储程序和各种数据，并能在计算机运行过程中高速、自动地完成程序或数据的存取。
 主要技术指标：
 （1）存储容量：一个存储器中可以容纳的二进制存储位总数。
 （2）存取时间：又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。
 （3）存储周期：连续两次独立的存储器操作（如连续两次读或写操作）所需间隔的最小时间。
 （4）存储器带宽：存储器在单位时间内的数据传输速率。
 
10.存储器(Memory)为什么要分层？主存、辅存、Cache？
 为了解决大容量、高速度、低成本的均衡，所以才将存储系统分为各个层次，
 让需要高速度的用贵的存储器，让需要大空间的用便宜的存储器，主要利用了程序局部性原理，大大的提高了主存的效能。
 主要两个层次：cache和主存、主存和辅存，其实这两种分层方式都是为了服务于主存从而提高计算机整体的存取速度。
 
11、三级存储器层次结构
 (1)主存(Main Memory)：存储当前需要执行的程序和数据，直接与CPU通信。
 (2)外存/辅存(Auxiliary Memory)：提供备份存储,不能与CPU直接通信。如：固态硬盘
 (3)Cache(Very-high-speed memory)：用于补偿主存的访问速率与CPU的执行速率之间的差异。
 
12.SRAM如何存储信息？DRAM如何存储信息？
 DRAM利用电容存储信息，DRAM 只能将数据保持很短的时间，为了保持数据，所以必须隔一段时间刷新（refresh）一次，如果存储单元没有被刷新，存储的信息就会丢失。
 SRAM利用晶体管的状态存储信息，内部基本单元电路是触发器(flip-flops)，只要有电源，就可以长久保存信息。
 【DRAM(dynamic random access memory[即动态随机存取存储器])–最为常见的系统内存
 SRAM(static random access memory[静态随机存取存储器])】
 
13.比较SRAM与DRAM
 前者使用方便，读写周期较短；
 后者功耗小，单个存储芯片存储容量大。
 
习题：
 6、哪种逻辑运算可用来清“0”数据位？
 逻辑与(&)用来清“0”数据位；
 哪种逻辑运算可以用来置“1”数据位？
 逻辑或(|)用来置“1”数据位。
 
7、ALU是运算器的核心部件，它主要完成什么操作？
 ALU主要完成加、减法等算术运算及逻辑与、或、非、异或等逻辑运算功能。
 
8、说明程序和数据在Cache、主存、辅存中的存储分配
 （1）Cache中保存CPU近期最频繁执行的程序和数据；
 （2）主存保存将被或正在被CPU执行的程序和数据，包括Cache中的部分；
 （3）那些不被CPU执行的程序和数据保存在辅存中(当然主存中的程序和数据也在辅存中)。
 
9、上述三个存储器以谁为中心？
 以主存为中心。
 
14、比较RAM与ROM的异同
 相同点：
 访问方式相同，都是随机访问。
 不同点：
 RAM是可读可写的存储器芯片，ROM是只读(不写)的存储器芯片；
 RAM是易失的,断电其存储的信息就失去了；ROM是非易失的，断电后再次上电，存储的信息不会改变；
 RAM存放大部分程序和可以修改的数据；ROM存储永久性驻留的程序及随计算机出厂就固定的参数。
 
15、bootstrap loader是什么程序？存储在什么存储芯片中？
 bootstrap loader是引导装载程序；是上电后首先执行的程序；存储在ROM中。
 
以PC机为例说明它在计算机中起什么作用？
 PC机中称之为BIOS，开机的执行，由它来将磁盘上的操作系统引导程序装载RAM主存的固定位置，然后将控制权转交给操作系统引导程序，完成操作系统的引导。
 
问题：
 1、为什么需要存储器容量扩展？位容量与字容量扩展有什么不同？
 存储器容量扩展是解决芯片容量与系统容量匹配问题。
 当芯片数据线位数少于系统数据位数时，需要位扩展；单芯片地址位数少于系统地址位数时。需要字扩展。
 
2、计算机字长16位，其存储容量为32MB，若按双字编址，它的寻址范围是多少？
 寻址范围是：32M×8位（字节）/32位=8M
 000 0000 0000 0000 0000 0000—111 1111 1111 1111 1111 1111
 
3、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目各为多少？
 地址线:64K=26K=2*16次方
 地址线和数据线数目分别为：16，16。
 【提示：数据线数目=位数】
 
4、设计一个容量为2KB的存储器需要几片128×8位的存储芯片？ 画出其容量扩展框图。
 2K×8位/128×8位 = 211次方/27次方=2*4次方= 16
 需要16片
 
第一片128×8位的存储芯片寻址范围是：
 000 0000 0000 ～000 0111 1111
 第二片： 000 1000 0000 ～000 1111 1111
 第三片： 001 0000 0000 ～001 0111 1111
 …
 第十六片:111 1000 0000 ～111 1111 1111
 
5、设计一个容量为16K×16位的存储器需要几片4K×8位的存储芯片？ 画出其容量扩展框图。
 16K×16位/4K×8位=8
 需要8片扩展
 
6、按照小端及大端存放规则，写出数据 12345678H在连续4个内存单元（00050H?00053H）中的存放结果。
 小端规则 大端规则
 0050 78 0050 12
 0051 56 0051 34
 0052 34 0052 56
 0053 12 0053 78
 
内存地址 -> 0x1(最小存储地址） 0x2 0x3 0x4
 大端法 -> 12（最高有效字节） 34 56 78
 小端法 -> 78（最低有效字节） 56 34 12
 可见，大端法和小端法是相反的。大端法最高有效字节在前，小端法最低有效字节在前。
 
问题：
 1.设置Cache的目的是什么？CPU如何访问Cache与主存？
 设置Cache的目的：
 为了提高CPU访问主存的速度，cpu速度太快，硬盘和内存的速度无法跟上，就必须弄出几级cache来暂存数据。
 否则，cpu把数据处理完毕，但硬盘上的数据和内存中的数据却还没有送达到cpu，导致cpu空转，影响整个系统的效率
 CPU如何访问Cache与主存：
 CPU发出访问主存的地址，Cache也同时收到，若目标数据在Cache中(命中)则Cache将先于主存把数据送往CPU，若Cache没命中则主存迟早会把目标数据送往CPU
 
2.Cache的主要性能指标是什么？如何计算？
 主要性能指标：命中率
 设Nc表示cache完成存取的总次数，Nm表示主存完成存取的总次数，h定义为命中率，则有
 h=Nc/(Nc+Nm)
 
3.主存与Cache的地址映射方式有哪几种？它们如何将主存的块映射到Cache块中？
 三种方式进行映射：直接、全相联、组相联 ?
 (1).全相联的映射方式—主存块可以拷贝到Cache任意块
 (2).直接映射方式—主存j块固定映射拷贝到Cache的i块
 (3).组相联映射方式 将Cache所有行分组，把主存块映射到Cache固定组的任一行中。即：组间模映射、组内全映射
 
4.有一处理机，主存容量1MB，字长1B，块大小16B；Cache容量64KB，若cache采用直接映射，给出主存地址分段结构，并指出映射到cache同一块的2个不同的主存地址。
 解：根据题意：
 字长1B，块大小16B,16B/1B=24
 字号：4位
 块数= 64KB/16B=216B/24B=212
 块号：12位
 Cache: 64KB=216B , 每个块大小16B=24B
 主存容量1MB，地址20位, 分区数=1MB/64KB= 220/216= 2*4
 标记：4位
 区号：标记位=4位(或直接20-12-4=4得出)
 主存地址:标记4位，块号12位，字号4位
 
5.一台计算机按字节寻址，其内存为1M。数据块的大小是16个字节，Cache的大小是64K字节。采用两路组相联映射，给内存地址为F0010H和CABBEH两个地址对应的标记、组号和字号。
 解:按字节寻址,数据块为16个字节
 字号:16B/1B=24,4位
 采用两路组相联映射(每组内只有2块):64KB/2=32KB=215B
 组号：15-4=11位
 内存为1M,地址20 位:20-11-4=5位
 标记位,区号：5位
 地址： 标记5位， 组号11位， 字号4位
 F0010H: 11110 00000000001 0000B
 CABBEH:11001 01010111011 1110B
 
6.一个组相联Cache由64个块组成，每组4块(4路组相联)。主存储器包含4K个块，每块16个字。请表示主存地址格式。给内存地址为F001H和CABBH两个地址对应的标记、组号和字号。
 解：
 块大小16字=24字 ，字号=4位
 每组的块数=4
 组数= 64/4=16=24 ，组号=4位
 主存的块数4K=2*12 ，标记=12-4=8位
 主存地址格式（16进制）：
 标记 8位 组号4位 字号4位
 F001H F0 0 1
 CABBH CA B B
 
问题：
 1.什么是指令系统？为什么说指令系统是计算机中软 件和硬件分界面？
 指令系统是计算机硬件的语言系统，也叫机器语言(Machine Language)。
 它的下面层次是硬件逻辑实现，上面层次是系统软件与应用软件。所以指令系统是一个软件和硬件分界面。
 
2.什么是操作码？什么是操作数？
 操作码就是指令序列号，用来告诉CPU需要执行哪一条指令
 操作数(地址码 A)是操作码的操作对象。
 
3.操作数为什么又被称为地址码？指令中常用的操作数的个数是多少？
 操作数字段的除了立即寻址直接给出操作数本身外，其他的绝大多数寻址方式都是直接或间接地给出操作数地址或地址索引。所以称之为地址码。
 指令中常用的操作数的个数是：三个、二个、一个及零个。
 
4.指令中的操作数通常来源于哪里？
 来源于：
 （1）立即数—操作数即指令代码中的地址码部分；
 （2）寄存器—操作数在寄存器中（即指令代码中的地
 址码部分所指出的寄存器中的内容）；
 （3）内存单元—操作数在内存单元中（即指令代码中
 的地址码部分所指出的内存单元中的内容）；
 （4）I/O端口（I/O接口中存放信息的寄存器—操作数在
 I/O端口中）。
 
哪种操作数寻址方式能最快得到操作数？哪种最慢得到操作数？
 立即寻址方式取出指令立即得到操作数，所以最快；
 间接寻址方式取出指令后还需要两次访问存储器才能得到操作数，所以最慢。
 
习题：
 1.寄存器寻址与寄存器间接寻址有什么不同？请根据实验计算机指令说明之。
 操作数位置与寻址过程不同。
 例如：
 （1）MOV A,R1 ；R1指示寄存器寻址，操作数在R1中；
 寻址过程是直接用R1访问寄存器得到操作数；
 （2）MOV A,@R1 ；@R1指示寄存器间接寻址，操作数在主存中；
 寻址过程用R1访问寄存器得到操作数的主存地址，然后用该地址访问存储器得到操作数。
 
2.立即数寻址与直接寻址在汇编指令形式上有什么不同？他们的操作数都源于哪里？请根据实验计算机指令说明之。
 立即寻址要在操作数前面加上标记：#
 如：
 MOV A,#01H ; #01H 就是立即寻址，操作数就在指令中；
 直接寻址要直接给出主存地址
 如：
 MOV A,01H ; 01H 是直接寻址，操作数在01H指向的存储单元中。
 
3.零地址指令是否有操作数？如果有，操作数采用何种寻址方式？请解释这种寻址方式。
 零地址指令可以有，也可以没有操作数，视指令功能需求而定。如果有操作数，该操作数采用隐含寻址方式，这种寻址方式操作数的位置是固定的，比如在累加器、在堆栈里面。通过操作码确定具体位置。
 如：
 NOP 是空操作，就没有操作数；
 IN 是输入指令，两个操作数一个在输入寄存器里，一个在累加器里。
 
问 题：
 1.基本的指令类型有哪些？实验计算机指令集都有哪些类指令？
 (1) 数据传送类指令
 (2) 运算类指令
 (3) 程序控制类指令：跳转指令、分支指令、子程序调用返回、中断系统
 (4) 输入和输出指令
 (5) 其他指令: 空操作NOP或者软件的调试
 
2.RICS与CISC各有什么特点？
 CISC：复杂指令计算机
 （1）指令系统复杂庞大，各种指令使用频度相差大；
 （2）指令长度不固定、指令格式种类多、寻址方式多；
 （3）访存指令不受限制。
 
RISC：精简指令集计算机
 （1）选用使用频度较高的一些简单指令，复杂指令的功能由简单指令来组合；
 （2）指令长度固定、指令格式种类少、寻址方式少；
 （3）只有 LOAD / STORE 指令访存。其余指令的操作均在寄存器之间进行。
 
3.实验计算机的有2个标志位RCy和Rz，各代表什么含义？那类指令的执行会对它们起作用？
 RCy：CPU的累加器ACC直通门进位表示位
 Rz： CPU的累加器ACC直通门的清零标志位
 
4.处理器的主要功能？
 （1）处理指令(Processing instructions)
 （2）执行操作(Perform an action)：根据指令的功能，产生相应的操作控制信号，发给相应的部件，从而控制这些部件按指令的要求进行动作。
 （3）控制时间(Control time):对各种操作实施时间上的定时。
 （4）处理数据(Processing data)：对数据进行算术运算和逻辑运算，或进行其他的信息处理。
 
5.根据实验计算机各种指令的微操作执行过程分析，哪步微操作是所有指令都相同的还是必须的？那类指令操作影响标志位RCy和Rz，如何影响？
 M[PC]->IR :这步微操作是所有指令都相同且必须的；
 运算类会影响标志位RCy和Rz，有进位或者借位时标志位RCy为1，否则为0，运算后直通门数据为0时Rz为1，否则为0
 
6.微操作执行过程依据什么分步？最长多少步？最短多少步？
 IR:存放从存储器中取出的指令
 最长4步；最短2步
 
习题：
 以单微指令步骤运行下列指令，分析每一步微操作的相同与不同。有PC+1操作的指令字长与没有的有区别吗？
 有PC+1操作的指令是双字指令，没有这个操作的是单字指令
 
1.ADD A,#12H的微指令分为3步
 指令地址 机器码 汇编码
 00 1C12 ADD A,#12H
 微操作步骤
 （1）M[PC]→IR
 （2）PC+1,M[PC]→W
 （3）A+W→D→A ?
 
2.MOV A,#20H的微指令分为2步
 指令地址 机器码 汇编码
 02 7C20 MOV A,#20H
 微操作步骤
 （1）M[PC]→IR
 （2）PC+1,M[PC]→A
 
3.MOV R0,#60H的微指令分为2步
 指令地址 机器码 汇编码
 04 8C60 MOV R0,#60H
 微操作步骤
 （1）M[PC]→IR
 （2）PC+1,M[PC]→R0
 
4.MOV @R0,A的微指令分为3步
 指令地址 机器码 汇编码
 06 84 MOV @R0,A
 微操作步骤
 （1）M[PC]→IR
 （2）PC+1,(R0)→MAR
 （3）A→D→M[MAR]
 
5.SUB A,60H的微指令分为4步
 指令地址 机器码 汇编码
 07 3860 SUB A,60H
 微操作步骤
 （1）M[PC]→IR
 （2）PC+1,M[PC]→MAR
 （3）M[MAR]→W
 （4）A-W→D→A
 
6.MOV R1,#30H的微指令分为2步
 指令地址 机器码 汇编码
 09 8D30 MOV R1,#30H
 微操作步骤
 （1）M[PC]→IR
 （2）PC+1,M[PC+1]→R1
 
7.SUB A,R1的微指令分为3步
 指令地址 机器码 汇编码
 0B 31 SUB A,R1
 微操作步骤
 （1）M[PC]→IR
 （2）R1→ W
 （3）A-W → A
 
8.MOV A,#00H的微指令分为2步
 指令地址 机器码 汇编码
 0C 7C00 MOV A,#00H
 微操作步骤
 （1）M[PC]→IR
 （2）PC+1,M[PC]→ A
 
9.ADDC A,R1的微指令分为3步
 指令地址 机器码 汇编码
 0E 21 ADDC A,R1
 微操作步骤
 （1）M[PC]→IR
 （2）R1→ W
 （3）A+W+Rcy → A
 
1.计算机存储字长64位，存储容量为16GB，若按半字编址，求编址单元数目？
 解：存储字长64位，半字就是32位；16GB = 16G × 8位
 所求编址单元数目 = 16G × 8位 / 32位= 4G
 
2.某SRAM芯片，其存储容量为1024K×16位，该芯片的地址线和数据线数目各为多少？
 解：1024K =1M = 220，
 所以地址线数目20；数据线数目为16。
 
3.设计一个容量为256K×16位的存储器，可选存储器芯片为8K×8位。如何扩展？需要扩展的芯片数目各是多少？
 解：需要字、位双向扩展。
 字扩展的芯片数目 = 256K /8K = 32片
 位扩展的芯片数目 = 16位 /8位 = 2片
 
4.有一处理机，主存容量64K块，块大小16个字；Cache容量4K块，若Cache采用直接映射，写出主存地址结构；并给出2个不同标记的内存地址，它们映射到同一个cache行。
 解：块大小16=24，字号位数=4位
 分区数=64K/4K =216/212=24，标记位数=4位
 Cache块数=4K=212，块号位数=12位
 主存地址结构(20位)为：标记4位，块号12位，字号4位
 主存地址60010H(标记6)与70010H(标记7)都映射到cache的001H块。
 
5.输入输出方式有几种？都是什么方式？
 有4种方式，分别是：
 (1)无条件传送方式；(2)程序查询方式 ； (3)程序中断方式； (4)DMA方式
 
 
哪种方式是程序控制方式？哪种方式仅通过硬件控制输入输出？
 (1)、(2)、(3)方式是程序控制方式；(4)方式仅通过硬件控制输入输出。
 
 
查询方式如何实现？有什么缺点？
 查询方式传送前，CPU必须先对外设进行状态检测。缺点是耗费CPU时间，外设多的情况CPU轮番查询更耗时，响应速度也不及时。
 
 
8.程序查询方式与程序中断方式的主要区别是什么？
 前者CPU主动查询I/O接口；后者I/O接口主动请求CPU。
 
9.中断方式与DMA方式在控制I/O数据传输方面的的主要区别是什么？
 前者通过中断服务程序控制I/O数据传输，一次传 送一个数据字；后者以硬件方式由DMA控制器直接控制I/O 数据传输，一次可以传送一个数据块。
 
10.试比较中断方式与DMA方式的优缺点。
 前者优点是软件控制，不局限于I/O数据传输，可以应用到任何随机突发事件；缺点是I/O数据传输较慢。后者的优点是I/O数据传输较快；缺点是硬件控制只局限于I/O数据传输。
 
11.何谓中断向量？
 中断向量即中断服务程序的入口地址。在某些计算机中，中断向量的位置存放一条跳转到中断服务程序入口地址的跳转指令。
 
12.列举引发中断的三种事件？操作系统的多任务调度靠哪种实现
 如I/O中断、定时中断、控制台中断等。操作系统中的多任务调度靠定时中断实现。
 
13.中断处理通过硬件还是软件实施，分为哪4个步骤？
 中断处理过程通过软件实施，大致分为四个阶段：
 (1)保存被中断程序的现场；(2)分析中断原因；
 (3)转入相应处理程序进行处理；
 (4)恢复被中断程序现场（即中断返回）
 
14.按照总线传输的信息，总线可分为哪三类？
 按照所传输信息的性质分类：
 地址总线 （单向）
 数据总线 （双向）
 控制总线 （双向）
 
15.总线的性能指标与什么因素有关？何谓总线带宽？如何计算？
 与总线的位宽、总线的时钟频率及总线的数据传输速率相关。
 总线的最高数据传输速率称为总线带宽。
 总线带宽＝总线位宽×总线工作频率/8
 
16.为什么总线上的部件常常需要与三态逻辑门连接？
 为解决总线上连接的部件发送冲突问题，总线与其上所挂的部件在物理是连通的，但是从逻辑上有输入、输出、断开三种状态， 所以连接总线上的部件需要通过三态逻辑门接口与总线连接。