精华内容
下载资源
问答
  • 本文分析研究了该处理器多核DSP结构及应用开发方法,并对多核间的协调工作及负载情况进行了测试分析。
  • 基于多核DSP处理器的插值和抽取滤波器的设计,熊鹏鹏,,插值和抽取滤波器被广泛应用于现代通信系统中,然而基于传统DSP或者FPGA的滤波器,具有数据率低和占用资源多的缺点。为了克服这些��
  •  Intel公司的副总裁,负责数据中心集团的总经理Kirk Skaugen表示:“Intel的至强的处理器,以及我们这次隆重展示的Intel超多核架构产品将一起帮助科学家推进科学研究和科学计算的新篇章。推出MIC架构的产品,将...
  • TI的OMAP-L138(DSP C674x + ARM9)、AM5708(DSP C66x + ARM Cortex-A15)SoC处理器等; Xilinx的ZYNQ(ARM Cortex-A9 + Artix-7/Kintex-7可编程逻辑架构)SoC处理器等。 2.异构多核SoC处理器有什么优势 相对于...

    1.什么是异构多核SoC处理器

    顾名思义,单颗芯片内集成多个不同架构处理单元核心的SoC处理器,我们称之为异构多核SoC处理器,比如:

    1. TI的OMAP-L138(DSP C674x + ARM9)、AM5708(DSP C66x + ARM Cortex-A15)SoC处理器等;
    2. Xilinx的ZYNQ(ARM Cortex-A9 + Artix-7/Kintex-7可编程逻辑架构)SoC处理器等。

     

    2.异构多核SoC处理器有什么优势

    相对于单核处理器,异构多核SoC处理器能带来性能、成本、功耗、尺寸等更多的组合优势,不同架构间各司其职,各自发挥原本架构独特的优势。比如

    1. ARM廉价、耗能低,擅长进行控制操作和多媒体显示;
    2. DSP天生为数字信号处理而生,擅长进行专用算法运算;
    3. FPGA擅长高速、多通道数据采集和信号传输。

    同时,异构多核SoC处理器核间通过各种通信方式,快速进行数据的传输和共享,可完美实现1+1>2的效果。

     

    3.常见核间通信方式

    要充分发挥异构多核SoC处理器的性能,除开半导体厂家对芯片的硬件封装外,关键点还在于核间通信的软硬件机制设计,下面介绍几种在TI、Xilinx异构多核SoC处理器上常见的核间通信方式。

    • OpenCL

    OpenCL(全称Open Computing Language,开放运算语言)是第一个面向异构系统通用目的并行编程的开放式、免费标准,也是一个统一的编程环境,便于软件开发人员编写高效轻便的代码,而且广泛适用于多核心处理器(CPU)、图形处理器(GPU)、Cell类型架构以及数字信号处理器(DSP)等其他并行处理器,在能源电力、轨道交通、工业自动化、医疗、通信、军工等应用领域都有广阔的发展前景。

    在异构多核SoC处理器上,OpenCL将其中一个可编程内核视为主机,将其他内核视为设备。在主机上运行的应用程序(即主机程序)管理设备上的代码(内核)的执行,并且还负责使数据可用于设备。设备由一个或多个计算单元组成。比如,在TI AM5728异构多核SoC处理器中,每个C66x DSP都是一个计算单元。

     

    OpenCL运行时,一般包含如下两个组件

    1. 主机程序创建和提交内核以供执行的API
    2. 用于表达内核的跨平台语言

    参考开发资料:

    http://downloads.ti.com/mctools/esd/docs/opencl

    https://training.ti.com/sites/default/files/docs/Introduction_to_OpenCL_slides.pdf

    • DCE

    DCE(Distributed Codec Engine)分布式编解码器引擎,是TI基于AM57x异构多核SoC处理器的视频处理框架,提供的完整Gstreamer插件框架。

    DCE由三部分硬件模块组成,分别为MPU核心、IPU2核心以及IVA-HD硬件加速器,其主要功能如下:

    MPU:基于ARM用户空间Gstreamer应用,控制libdce模块。libdce模块在ARM RPMSG框架上实现与IPU2的IPC通信。

    IPU2:构建DCE server,基于RPMSG框架与ARM实现通信,使用编解码器引擎和帧组件控制IVA-HD加速器。

    IVA-HD:实现视频/图像编解码的硬件加速器。

     

     

    • IPC

    IPC(Inter-Processor Communication)是一组旨在促进进程间通信的模块。通信包括消息传递、流和链接列表。这些模块提供的服务和功能可用于异构多核SoC处理器中ARM和DSP核心之间的通信。

     

    如下为TI异构多核SoC处理器常用的核间通信方式的优缺点比较:

     

    方式

    优点

    缺点

    OpenCL

    1. 易于在设备之间移植
    2. 无需了解内存架构
    3. 无需担心MPAX和MMU
    4. 无需担心一致性
    5. 无需在ARM和DSP之间构建/配置/使用IPC
    6. 无需成为DSP代码、架构或优化方面的专家
    1. 无法控制系统内存布局等以处理优化的DSP代码

    DEC

    1. 加速多媒体编解码处理
    2. 在与Gstreamer和TI Gstreamer插件连接时简化多媒体应用程序的开发
    1. 不适合非编解码算法
    2. 需要努力添加新的编解码算法
    3. 需要DSP编程知识

    IPC

    1. 完全控制DSP配置
    2. 能够进行DSP代码优化
    3. 在多个TI平台上支持相同的API
    1. 需要了解内存架构
    2. 需要了解DSP配置和编程
    3. 仅限于小型消息(小于512字节)
    4. TI专有API

     

    • AXI

    AXI(Advanced eXtensible Interface)是由ARM公司提出的一种总线协议,Xilinx从6系列的FPGA开始对AXI总线提供支持,目前使用AXI4版本。

     

    ZYNQ有三种AXI总线:

    (A)AXI4:(For high-performance memory-mapped requirements.)主要面向高性能地址映射通信的需求,是面向地址映射的接口,允许最大256轮的数据突发传输。

    (B)AXI4-Lite:(For simple, low-throughput memory-mapped communication.)是一个轻量级的地址映射单次传输接口,占用很少的逻辑单元。

    (C)AXI4-Stream:(For high-speed streaming data.)面向高速流数据传输,去掉了地址项,允许无限制的数据突发传输规模。

    AXI协议的制定是要建立在总线构成之上的。因此,AXI4、AXI4-Lite、AXI4-Stream都是AXI4协议。AXI总线协议的两端可以分为分为主(master)、从(slave)两端,他们之间一般需要通过一个AXI Interconnect相连接,作用是提供将一个或多个AXI主设备连接到一个或多个AXI从设备的一种交换机制。

    AXI Interconnect的主要作用是:当存在多个主机以及从机器时,AXIInterconnect负责将它们联系并管理起来。由于AXI支持乱序发送,乱序发送需要主机的ID信号支撑,而不同的主机发送的ID可能相同,而AXI Interconnect解决了这一问题,他会对不同主机的ID信号进行处理让ID变得唯一。

    AXI协议将读地址通道、读数据通道、写地址通道、写数据通道、写响应通道分开,各自通道都有自己的握手协议。每个通道互不干扰却又彼此依赖。这是AXI高效的原因之一。

     

    4.IPC核间通信开发

    下面以创龙AM57x(AM5728/AM5708)评估板源码为例,讲解IPC核间通信开发。

     

    开发环境说明

    • RTOS Processor-SDK 04.03.00.05
    • Linux-4.9.65/Linux-RT-4.9.65内核
    • IPC开发包版本3.47.01.00

    IPC(Inter-Processor Communication)提供了一个与处理器无关的API,可用于多处理核心环境中的核间通信、与同一处理核心上的其他线程的通信(进程间)和与外围设备(设备间)的通信。IPC定义了以下几种通信组件,如下表所示,这些通信组件的接口都有以下几个共同点:

     

     

    Notify

    MessageQ

    ListMp

    GateMp

    HeapBufMp

    FrameQ(通常用于raw视频数据)

    HeapMemMp

    RingIO(通常用于音频数据)

     

    1. 所有IPC通信组件的接口都由系统规范化命名。
    2. 在HLOS端,所有IPC接口需要使用_setup()初始化,使用_destroy()销毁相应的IPC Module;部分初始化还需要提供配置接口_config()。
    3. 所有的实例化都需要使用_create()来创建,使用_delete()来删除。
    4. 在更深层次使用IPC时需要用_open()来获取handle,在结束使用IPC时需要用_close()来回收handle。
    5. IPC的配置多数都是在SYS/BIOS下完成配置的,对于支持XDC配置的则可以使用静态配置方法。
    6. 每个IPC模块都支持trace信息用于调试,而且支持不同的trace等级。
    7. 部分IPCs提供了专门的APIs来用于提取分析信息。

     

    小节主要演示MessageQ通信组件的运用。

     

    MessageQ机制

    • MessageQ模块特点
    • 支持结构化发送和接收可变长度消息。
    • 一个MessageQ都将有一个读者,多个编写者。
    • 既可用于同构和异构多处理器消息传递,也可用于线程之间的单处理器消息传递。
    • 功能强大,简单易用。

     

    • MessageQ机制代码解释

    MessageQ的传输,主要区分为发送者,跟接收者,下述为常用API的功能描述:

    1. MessageQ_Handle MessageQ_create (String name, MessageQ_Params *params):创建消息队列,创建队列名称将成为后面MessageQ_open的依据。
    2. Int MessageQ_open(String name , MessageQ_QueueId * queueId):打开创建的消息队列,获取队列ID值(ID值应为唯一值,所以创建消息队列时名称要唯一)。
    3. MessageQ_Msg MessageQ_alloc(UInt16 heapId, UInt32 size):申请消息空间,从heap中申请,所以需要先打开heap获取heapID,消息由MessageQ_Msg结构体长度规定。
    4. MessageQ_registerHeap(HeapBufMP_Handle_upCast(heapHandle),HEAPID):注册堆,分配heapID给这个堆,作为一个唯一标识符。
    5. Int MessageQ_put(MessageQ_QueueId queueId, MessageQ_Msg msg):发送消息到queueId对应的消息队列。
    6. Int MessageQ_get(MessageQ_Handle handle,MessageQ_Msg *msg,UInt timeout):从消息队列中接收消息。
    7. MessageQ_free(MessageQ_Msg *msg):释放msg空间,注意不用的消息空间需要释放,不然会导致内存问题。

     

    以ex02_messageq例程为例,说明MessageQ机制的使用过程:

     

    例程运行流程图如下:

     

    结合实际代码分析上述流程:

    ARM

    a)创建host消息队列,打开slave消息队列。

     

    b)发送消息至slave消息队列,监听host消息队列,等待返回信息 

     

    c)发送shutdown消息至slave队列。

     

    DSP

    a)创建slave消息队列。

     

    b)监听slave消息队列,并返回消息至host端。

     

    c)接收shutdown消息,停止任务。

     

    内存访问与地址映射问题

    • 地址映射

    首先,对于DSP/IPU子系统和L3互连之间的存储器管理单元(MMU)都用于将虚拟地址(即DSP/IPU子系统所查看的地址)转换为物理地址(即从L3互连中看到的地址)。

    DSP:MMU0用于DSP内核,MMU1用于本地EDMA

    IPU:IPUx_UNICACHE_MMU用于一级映射,IPUx_MMU用于二级映射。

    rsc_table_dspx.h,rsc_table_ipux.h资源表中,配置了DSP/IPU子系统的映射关系,在固件启动前,该映射关系将会写入寄存器,完成映射过程。

     

     

     

    物理地址跟虚拟地址之间的映射关系查看:

    DSP1:(默认配置mmu1的配置与mmu2的配置是一样的)

    cat /sys/kernel/debug/omap_iommu/40d01000.mmu/pagetable

    cat /sys/kernel/debug/omap_iommu/40d02000.mmu/pagetable

     

    DSP2:(默认配置mmu1的配置与mmu2的配置是一样的)

    cat /sys/kernel/debug/omap_iommu/41501000.mmu/pagetable

    cat /sys/kernel/debug/omap_iommu/41502000.mmu/pagetable

     

    IPU1:

    cat /sys/kernel/debug/omap_iommu/58882000.mmu/pagetable

     

    IPU2:

    cat /sys/kernel/debug/omap_iommu/55082000.mmu/pagetable

     

    Resource_physToVirt(UInt32pa,UInt32*da);

    Resource_virtToPhys(UInt32da,UInt32*pa);

    • 内存访问

    CMA内存

    CMA内存,用于存放IPC程序的堆栈,代码以及数据段。

    dts文件中,预留了几段空间作为从核的段空间(DDR空间):

     

    IPC-demo/shared/config.bld:用于配置段空间的起始地址,以及段大小。

     

    以DSP1为例,说明DMA中的内存映射关系:

     

    通过系统中查看虚拟地址表左边da(device address)对应的为虚拟地址,右边对应的为物理地址,那么虚拟地址的0x95000000的地址映射到的应该是0x99100002的物理地址

    cat /sys/kernel/debug/omap_iommu/40d01000.mmu/pagetable

     

    共享内存

    共享内存:其实是一块“大家”都可以访问的内存。

    CMEM是一个内核驱动(ARM),是为了分配一个或多个block(连续的内存分配),更好地去管理内存的申请(一个或多个连续的内存分配block),释放以及内存碎片的回收。

    CMEM内存:由linux预留,CMEM驱动管理的一段空间。

    arch/arm/boot/dts/am57xx-evm-cmem.dtsi中定义了CMEM,并预留了空间出来作为共享内存(DDR & OCMC空间)。

     

    cmem{}中最大分配的block数量为4个,cmem-buf-pools的数量没有限制。

    实际使用上,DSP与IPU访问的都是虚拟地址,所以还要完成虚拟地址到物理地址的映射关系。

    dsp1/rsc_table_dsp1.h定义了虚拟地址到物理地址的映射表,虚拟地址(0x85000000)到物理地址0xA0000000的映射,那么在DSP端访问0x85000000的地址时,实际上通过映射访问的物理地址应是0xA0000000。

     

     

    cat /sys/kernel/debug/omap_iommu/40d01000.mmu/pagetable

     

    实际应用:

    a)初始化cmem

     

    b)申请内存空间,并转换为物理地址(msg传输的时候传输的是物理地址,否则传输虚拟地址有不确定性)

     

    DSP端的处理:接收物理地址,转换为虚拟地址进行操作,发送操作完成的结果。这里DSP需要将地址返回给ARM的话,那应该将虚拟地址转换为物理地址,再传给ARM端。

     

     

    展开全文
  • 1什么是异构多核SoC处理器 ...TI的OMAP-L138(DSP C674x + ARM9)、AM5708(DSP C66x + ARM Cortex-A15)SoC处理器等; Xilinx的ZYNQ(ARM Cortex-A9 + Artix-7/Kintex-7可编程逻辑架构)SoC处理器等。
  • 嵌入式应用中采用多处理系统所面临的主要难题是多处理器内核之间的通信。对KeyStone架构TMS320C6678处理器的多核间通信机制进行研究,利用处理器间中断和核间通信...对设计多核DSP处理器的核间通信有一定的指导价值。
  • 本节我们将运行第一个多核DSP程序,熟悉CCS开发环境,学会使用CCS调试工具,主要内容如下: (1)新建CCS项目 (2)导入Target 仿真模块 (3)使用调试工具 一、新建CCS项目 选择File/New/CCS Project 二、新建...

    原创文章

    转载请注册来源 http://blog.csdn.net/tostq

    教程目录:http://blog.csdn.net/tostq/article/details/51245979

    本节我们将运行第一个多核DSP程序,熟悉CCS开发环境,学会使用CCS调试工具,主要内容如下:

    (1)新建CCS项目
    (2)导入Target 仿真模块
    (3)使用调试工具


    一、新建CCS项目

    选择File/New/CCS Project

    二、新建项目对话框
    (1)Project name: 指项目名称,这里要注意的项目名称不区分大小写
    (2)Output type: 输出类型,Executable指可执行文件(一般为.out格式,可直接下载到DSP内运行),Static Library指静态库(输出格式一般为.lib文件),我们这里的程序需要直接在DSP内运行,所以选择Executable格式
    (3)Use default location: 是指项目存放的目录
    (4)Device: 确定我们程序需要在什么型号的DSP下运行,如果我们选择的型号是通用型号如Generic C66xx Device,只能进行软仿真,但是如果我们有硬件评估板之类如EVMC6747,此时下面的Connection会高亮,可以选择需要硬件仿真器,如下所示:


    (5)Project templates and example: 可以选择项目模板,有空项目也有许多DSP自带例子,这里我们先选择Empty Project
    关于项目模板的创建和使用可以参考这个文档: http://processors.wiki.ti.com/index.php/Project_Templates_in_CCS
    (6)Advance setting,保持默认就可以了
    (7)点击Finish,完成项目创建,之后我们可以在Project Explorer看到工程项目,当前项目中只有一个Includes文件夹,项目名称旁边的[Active - Debug]是指当前项目是工作项目,当Project Explorer有多个项目时,同一时间只能有一个项目是有效的,通过单击项目就能实现切换。 
    三、新建与添加文件
    (1)新建文件helloworld.c,选择当前项目,右键单击,选择/New/File,得到新建文件对话框,输入文件名后Finish

    (2)编辑文件内容,双击文件,就可以进行编辑了,DSP的语法同C语言基本一致。这里的DNUM是在c6x.h中定义,表明当前核的ID号。
    (3)导入Linker文件(或叫链接命令文件),其是.cmd格式的,是项目必须的,主要是给处理器安排内存、堆、栈等方面的分配,可以自己手动生成,也可以到Ti官网上根据不同的处理器下载不同Linker文件:http://processors.wiki.ti.com/index.php/Linker_CMD_Files_for_CCS 。这里我们假设处理器平台为C6678,因此下载对应的C6678链接命令文件。
           下载后C6678.cmd文件后,回到项目上,右击选择Add Files...,将C6678.cmd导入到项目中,此时出现如下对话框:
           选择Copy files是将导入的文件复制到项目目录下,而Link to files只是相当于快捷方式,这里我们选择Copy files,此时我们完成了项目的文件导入,如下,还有一种导入方法,是直接将文件复制到项目目录下,然后刷新Project Explorer后就能自动导入项目需要的文件。

    三、编译项目
    当源文件、链接命令文件、头文件就位后,就可以进行项目编译了。项目编译有如下几种方法:
    (1)右击当前项目,选择Build Project
    (2)选择菜单栏Project,点击Build Project
    (3)选择工具栏上的小锤子,此时还可以切换Debug/Release
           点击编译后,可能会得到如下提示,这里Console是控制命令窗口,Problems是提示错误和警告,这里的编译结果是没有错误和警告。
    四、项目仿真
           这里仿真是软件仿真,我们需要首先生成一个Target文件,这个文件主要目的是定义仿真器
           点击选择Target Configuration File,键入目标配置文件名称后,Finish完成安装
           此时Project Explorer中多了一个.ccxml文件,我们可以看到这个文件上多了一个红色小叉,这个标记说明了当前文件有错误,因为当前我们还没有配置目标仿真器,所以会出现错误。
           我们选择C6678 Device Functional Simulator, Little Endian,单击Save,完成目标配置,此时我们也可以发现文件上红色小叉也消失了。
           目标配置文件完成后,就可以开始仿真了,这里同项目编译一样也有三种方式,不过这里我们推荐直接点击工具栏上的小虫,点击仿真后,因为这里的C6678是多核DSP,所以会现在如下选择DSP核的对话框。这里全选完成。
           仿真调试窗口如下:
           这里如果有部分窗口没有出现,也没关系我们可以在窗口中选择
    (1)单核运行,我们选择一个核,点击运行,在控制台窗口可以看到结果

    (2)多核运行,我们通过Shift全选所有核,右击选择Groups cores,然后点击运行,在控制台窗口可以看到多个核运行的结果

           这里如果没有出现预期的结果,可以重新导入程序,重新测试下,这里导入的执行文件是前面编译过程生成的.out文件

           完成调试后,我们点击红色小方块停止调试,重新返回到我们原来的界面
    这里我们就完成了第一个多核DSP项目,是不是很简单,这里关于相关调试工具的使用,我们放到后面进行讲解~_~
    五、参考文献
    Ti官网资料
    关于创建项目:http://processors.wiki.ti.com/index.php/GSG:Creating_projects_v5

    关于调试项目:http://processors.wiki.ti.com/index.php/GSG:Debugging_projects_v5

    例程:https://github.com/tostq/EasyMulticoreDSP/tree/master/1.HelloWorldtest

    展开全文
  • 多核DSP”也许对大多数人而言并不是个陌生的概念,早在几年前,为了提升性能、降低功耗,在处理器中增加内核已经成为计算和嵌入式处理器产业的标准作法。  然而,正当多内核技术在处理器领域发展得红红火火之时,...
  • 快速、实时地进行点云解算以及获取三维坐标信息是当前遥感应用的发展趋势。...最后,利用机载激光雷达系统获取的数据对设计的多核DSP并行处理架构进行了验证,并比较分析了同平台下单核和多核处理器的运行效率。
  • 本文分析了多核DSP必须面临的挑战,介绍了一些常见的多核DSP产品。 数字信号处理器(DSP)是对数字信号进行高速实时处理的专用处理器。在当今的数字化的背景下,DSP以其高性能和软件可编程等特点,已经成为电子工业...
  • 由于多核DSP具有较快的数据处理能力,对外设接口的时钟要求较高。当多个接口协同工作时,对时钟的同步要求较高。本文介绍了多核数字信号处理器丁MS320C6678的时钟设计,通过时钟芯片CDCM6208提供多路不同工作频率的...
  • 程序并行化优化目前在PC平台上有一定运用,但在嵌入式平台上还很少,另外,嵌入式多核处理器与PC平台多核处理器有很大不同,因此不能直接将PC平台的并行化优化方法应用到嵌人式平台。本文分别从任务并行和缓存优化两...
  • 7系列FPGA设计的TL665xF-EasyEVM开发板是一款DSP+FPGA高速大数据采集处理平台,主要描述:C66x多核DSP TMS320C665x + Xilinx Artix-7 FPGA处理器硬件详解
  • 针对MIMO雷达多通道回波信号处理的同步性和实时性需求,在分析MIMO雷达信号处理的特点及多核DSP硬件结构的基础上,提出了一种基于多核处理器TMS320C6678的并行实现方法,并解决了使用过程中的诸多关键技术。...
  • 系统选用TI多核DSP作为图像数据运算的主处理器, 用以实现数字图像实时处理的核心算法。系统选用 XILINX 公司 Virtex 系列高端 FPGA作为协处理器和系统的主控制单元,用来协调系统中各个外设功能模块,并完 成图像...
  • ASAAC多核DSP处理板卡

    千次阅读 2016-11-21 11:05:13
    ASAAC多核DSP处理板卡由4颗 TMS320C6678处理器组成,主频1.0GHz,2GB DDR3内存,该计算机板卡处理能力强、传输带宽高、扩展丰富,广泛用于DSP性能验证,信号仿真平台,图像处理分析,网络数据收发等。

    ASAAC多核DSP处理板卡


    泛腾科技高性能多核DSP(ASAAC)处理板卡由4颗 TMS320C6678处理器组成,主频1.0GHz,2GB DDR3内存,该计算机板卡处理能力强、传输带宽高、扩展丰富,广泛用于DSP性能验证,信号仿真平台,图像处理分析,网络数据收发等。


    产品特点

    4颗 TMS320C6678处理器
    主频1.0GHz
    每片DSP独享
    2GB DDR3 1333MB
    128KB I2C EEPROM
    128Mb SPI FLASH

    连接
    板内连接:
    6路SRIO 4x 速率5Gbps/2.5Gbps
    4路PCIE 2x 速率5Gbps/2.5Gbps
    背板接口:
    6路SRIO 4x 速率5Gbps/2.5Gbps
    4路PCIE 2x 速率5Gbps/2.5Gbps
    4个SGMII接口
    1个千兆以太网接口


    软件开发环境
    Code Composer Studio
    ACME6x C6678软件开发调试系统


    展开全文
  • 本文档主要讲:创龙嵌入式TI KeyStone C66x多核DSP TMS320C665x开发板处理器硬件提供核心板引脚定义、可编辑底板原理图、可编辑底板PCB、芯片Datasheet,缩短硬件设计周期;
  • 随着新一代数字信号处理器(DSP)的推出,特别是多核DSP的推出,开发人员将拥有高性能、低成本的低功耗备选方案,实现检查应用的实时影像处理实施。  今天,在各种因素推动下,工业检查系统需要越来越高的处理性能...
  •  多核处理器在同一个芯片中植入了多个处理器引擎,这就可以提供更高的CPU性能、功能特性和分区能力。一般说来,多核有两种实现形式。  第一,SMP( Symmetric multiprocessing,对称多处理)。在这种情况下,开发...
  • Internet爆炸性的增长,线路网络与分组网络的加速融合,对通信设备和应用提出了一系列新的要求。目前的线路交换技术是在Internet时代之前很久设计的,由于它们只对通话业务进行优化,已不能支持当今成指数增长的数据...
  • 基 于 TI 推 出 的 高 性 能 8 核 处 理 器TMS320C6678 ,以大点数 FFT 算法分解及并行实现为例,介绍了多核 DSP 的 KeyStone 架构特点,多核处理器的任务管理和分配方式,快速内存访问...
  • DSP是对数字信号进行高速实时处理的专用处理器。在当今的数字化的背景下,DSP以其高性能和软件可编程等特点,已经成为电子产业领域增长最迅速的产品之一,人们对其性能、功耗和本钱也提出了越来越高的要求,迫使DSP...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 2,086
精华内容 834
关键字:

多核dsp处理器平台