精华内容
下载资源
问答
  • 基于QA3000的VDMOS芯片RG测试技术改造.pdf
  • 芯片测试术语

    千次阅读 2017-07-13 14:58:20
    芯片测试术语CP测试CP是把坏的Die挑出来,可以减少封装和测试的成本。可以更直接的知道Wafer 的良率。FT是把坏的chip挑出来;检验封装的良率。 现在对于一般的wafer工艺,很多公司多把CP给省了;减少成本。 CP对...

    芯片测试术语

    芯片测试分为如下几类:
    1. WAT:Wafer AcceptanceTest,wafer level 的管芯或结构测试;
    2. CP:chip probing,wafer level 的电路测试含功能;
    3. FT:Final Test,device level 的电路测试含功能。

    CP测试

    CP是wafer level的chip probing,是整个wafer工艺,包括backgrinding和backmetal(if need),对一些基本器件参数的测试,如vt(阈值电压),Rdson(导通电阻),BVdss(源漏击穿电压),Igss(栅源漏电流),Idss(漏源漏电流)等,一般测试机台的电压和功率不会很高;

    CP 测试对Memory来说还有一个非常重要的作用,那就是通过MRA计算出chip level 的Repair address,通过Laser Repair将CP测试中的Repairable die 修补回来,这样保证了yield和reliability两方面的提升。

    CP是对wafer进行测试,能把坏的Die挑出来,可以减少封装和测试的成本。可以更直接的知道Wafer 的良率。CP测试可检查fab厂制造的工艺水平。

    现在对于一般的wafer工艺,很多公司多把CP给省了;减少成本。

    FT测试

    FT是packaged chip level的Final Test,主要是对于这个(CPpassed)IC或Device芯片应用方面的测试,有些甚至是待机测试;FT是把坏的chip挑出来;检验封装的良率。通过FT可检验封装厂制造的工艺水平。

    而FT则对封装好的Chip来测试。CP Pass 才会去封装。然后FT,确保封装后也Pass。

    WAT

    WAT是Wafer AcceptanceTest,对专门的测试图形(test key)的测试,通过电参数来监控各步工艺是否正常和稳定;

    对于测试项来说,有些测试项在CP时会进行测试,在FT时就不用再次进行测试了,节省了FT测试时间;但是有些测试项必须在FT时才进行测试(不同的设计公司会有不同的要求)
    一般来说,CP测试的项目比较多,比较全;FT测的项目比较少,但都是关键项目,条件严格。但也有很多公司只做FT不做CP(如果FT和封装yield高的话,CP就失去意义了)。
    在测试方面,CP比较难的是探针卡的制作,并行测试的干扰问题。FT相对来说简单一点。还有一点,memory测试的CP会更难,因为要做redundancy analysis,写程序很麻烦。
    CP在整个制程中算是半成品测试,目的有2个,1个是监控前道工艺良率,另一个是降低后道成本(避免封装过多的坏芯片),其能够测试的项比FT要少些。最简单的一个例子,碰到大电流测试项CP肯定是不测的(探针容许的电流有限),这项只能在封装后的FT测。不过许多项CP测试后FT的时候就可以免掉不测了(可以提高效率),所以有时会觉得FT的测试项比CP少很多。
    应该说WAT的测试项和CP/FT是不同的。CP不是制造(FAB)测的!
    而CP的项目是从属于FT的(也就是说CP测的只会比FT少),项目完全一样的;不同的是卡的SPEC而已;因为封装都会导致参数漂移,所以CP测试SPEC收的要比FT更紧以确保最终成品FT良率。还有相当多的DH把wafer做成几个系列通用的die,在CP是通过trimming来定向确定做成其系列中的某一款,这是解决相似电路节省光刻版的最佳方案;所以除非你公司的wafer封装成device是唯一的,且WAT良率在99%左右,才会盲封的。
    据我所知盲封的DH很少很少,风险实在太大,不容易受控。

    CP 一般是在测试晶圆,封装之前看,封装后都要FT的。不过bumpwafer是在装上锡球,probing后就没有FT
    FT是在封装之后,也叫“终测”。意思是说测试完这道就直接卖去做application。
    CP用prober,probe card。FT是handler,socket
    CP比较常见的是roomtemperature=25度,FT可能一般就是75或90度
    CP没有QA buy-off(质量认证、验收),FT有
    CP两方面
    监控工艺,所以呢,觉得probe实际属于FAB范畴
    控制成本。Financial fate。我们知道FT封装和测试成本是芯片成本中比较大的一部分,所以把次品在probe中reject掉或者修复,最有利于控制成本

    终测通常是测试项最多的测试了,有些客户还要求3温测试,成本也最大。
    至于测试项呢,如果测试时间很长,CP和FT又都可以测,像trim项,加在probe能显著降低时间成本,当然也要看客户要求。
    关于大电流测试呢,FT多些,但是我在probe也测过十几安培的功率mosfet,一个PAD上十多个needle。
    有些PAD会封装到device内部,在FT是看不到的,所以有些测试项只能在CP直接测,像功率管的GATE端漏电流测试Igss
    CP测试主要是挑坏die,修补die,然后保证die在基本的spec内,functionwell。
    FT测试主要是package完成后,保证die在严格的spec内能够function。
    CP的难点在于,如何在最短的时间内挑出坏die,修补die。
    FT的难点在于,如何在最短的时间内,保证出厂的Unit能够完成全部的Function。

    展开全文
  • 沟通测试结果 QA工程师习惯从质量层面表达测试结果,例如泄漏缺陷或缺陷的严重程度。但是基于机器算法的模型验证产生的是近似结果,而非精确结果。工程师和相关人员需要在一个特定范围内为每个结果确定可接受的安全...
    全文共 1834字,预计学习时长 4分钟
    d08213a92b0ebef48e00754c9be1f38f.png

    图片来源:unsplash.com/@hauntedeyes

    智能手机、智能音箱、智能汽车、智能咖啡机……物品被赋予智能的例子不胜枚举,似乎周围的一切都获得了生命和智慧。

    由于人类长期以来对机器人统治世界充满恐惧,这类的科幻小说也备受欢迎。但尽管如此,智能设备绝不是反乌托邦式的——它们的存在实际上是为了让我们的生活更方便,让我们有更多时间专注重要事务,而不用操心单调忙碌的工作。

    科技公司深知发展自动化是未来的必经之路,一如当年福特率先推出汽车流水线。人工智能(AI)和机器学习(ML)这样先进的技术正在为史上最振奋人心的创新赋能——想一想无人驾驶汽车、虚拟现实和增强现实、自动化投资、医学成像等等创新吧。这些先进技术的优势日益凸显,众多公司争先恐后地采用这些技术,并将其应用到自己的产品中。

    f4215f59b19ddf576245585e768eb265.png

    图片来源:unsplash.com/@bekirdonmeez

    随着先进技术越来越广泛应用于汽车、医疗、金融等高敏感、高风险领域,开发运营团队的QA测试(即QUALITY ASSURANCE TEST,质量监督测试)至关重要。如果公众安全、客户的生计或病人的数据有可能面临风险,那么即使最智能的算法也必须经过人类工程师反复检查。

    在深入探讨智能设备的测试方法之前,我们需要先区分一下人工智能和机器学习。虽然这两个术语经常互换使用,但它们之间还是存在一些主要区别。

    b5c4c8a19da90c60665076904fdce0c8.png

    简单来说,人工智能系统以人类认为聪明或高效的方式执行任务,而机器学习系统则是利用已有数据进行自动的连续的自我训练。

    d3cbd18da94c497b9688aac531dbbceb.png

    测试人工智能系统

    挑战和潜在并发症

    · 大量收集的数据会带来存储和分析方面的挑战——清除这些数据可能耗费很多时间。

    · 数据收集可能发生在意外事件或情况下,这使收集数据并将其用于训练变得困难重重。

    · 训练和测试数据集中可能会出现个人偏见。

    · 在人工智能系统中,系统缺陷会迅速恶化并变得更加复杂。

    测试的主要方面

    数据校验

    人工智能系统取得成功的关键是精确无误的数据。在将数据提供给人工智能系统之前,应该对数据进行过滤、清理和验证。QA团队应该警惕个人偏见以及多样性问题出现,这可能使系统对数据的解释变得复杂——想一想汽车导航系统或智能手机助手试图理解一种不常见的口音时的场景吧。

    算法原理

    算法是人工智能的核心,算法可以处理数据并生成观念。一些常见的算法涉及到易学性(即Netflix或Amazon学习用户偏好并提供新推荐的能力)、语音识别(智能扬声器)和现实世界的传感器检测(无人驾驶汽车)等技术。

    (这些技术应通过模型验证、易学性成功率、算法有效性和核心理解力等方面的全面测试。)算法如果在某一方面出现问题,都必将产生更为严重的后果。

    性能和安全性测试

    1f945d4336f22df426dca90b581429aa.png

    图片来源:unsplash.com/@atlas_ke

    与任何其他软件平台一样,人工智能系统也需要性能和安全性的强化测试以及法规遵从性测试。未经过恰当测试,利基安全漏洞(利用语音录音欺骗语音识别软件或控制聊天机器人)出现概率将会更高。

    系统集成测试

    建立人工智能系统目的在于接入其他系统,在更大的场景中解决问题。为使所有集成环节运行正常,有必要对人工智能系统及其各个连接点进行完整评估。随着越来越多系统吸收了人工智能系统的特性,对这些系统进行仔细测试至关重要。

    d3cbd18da94c497b9688aac531dbbceb.png

    测试机器学习系统

    机器学习系统的目标是在不进行显式编程的情况下独立获取知识。实现该目标要求系统有持续的数据流输入——此方法动态性更强,传统测试正是基于此(固定输入=固定输出)。因此,QA专家需要从不同角度思考如何为机器学习系统实施测试策略。

    训练数据和测试数据

    训练数据是用于训练系统模型的一组数据。此数据集包括输入的数据以及预期输出的数据。数据集准备阶段通常是以半自动的方式收集数据来完成。

    测试数据是训练数据的子集,逻辑上来看,建立测试数据是为了测试所有可能的组合并确定模型的训练情况。根据测试数据集的结果,对模型进行微调。

    模型验证

    为验证系统模型,应创建测试套件。主算法分析所有提供的数据,寻找特定模式,使用测试结果开发最优参数,以此建立模型。在此基础上,随着迭代次数和数据丰富性的增加,主算法将得到细化。

    沟通测试结果

    QA工程师习惯从质量层面表达测试结果,例如泄漏缺陷或缺陷的严重程度。但是基于机器算法的模型验证产生的是近似结果,而非精确结果。工程师和相关人员需要在一个特定范围内为每个结果确定可接受的安全等级。

    8a8f507019dc322fa86efb4d12bc2129.png

    留言 点赞 关注

    我们一起分享AI学习与发展的干货

    欢迎关注全平台AI垂类自媒体 “读芯术”

    展开全文
  • 2019年即将过去了,这几天好好回顾了过去一年软件质量保证(QA)和软件测试领域所经历的大事件,以及其中涌现的新思想、新方法或新技术、新工具等,从而梳理出八大关键词 1. “敏捷化” 虽然敏捷开发模式开始流行...

    2019年即将过去了,这几天好好回顾了过去一年软件质量保证(QA)和软件测试领域所经历的大事件,以及其中涌现的新思想、新方法或新技术、新工具等,从而梳理出八大关键词

    1. “敏捷化

    虽然敏捷开发模式开始流行,但在国内不到60%的公司在推行敏捷开发模式,还有40%的公司依旧采用传统的开发模式,如V模型。因此,全面推行敏捷测试还不现实,而在这快节奏、竞争激烈的商业环境中,每个公司都在追求研发速度,希望能早日交付产品,所以“测试敏捷化”更具普适价值,所以年初“测试敏捷化白皮书”正式发布,参考:

     

    2. “业务安全性

    今天所处移动互联时代,网络应用已是常态,安全性是人们普遍关注的质量属性之一,安全性涉及面广,从芯片开始到操作系统、网络、程序代码等各个层次都涉及安全性,在这些层次上会有大量的安全专业厂商提供帮助,但业务安全性就不一样,只有自己最清楚,谁也救不了你,只能靠自己。参考:

     

    3. “书单

    在经济相对不景气情况下,许多年轻人的确有一种焦虑感,特别是对IT的年轻人,“35岁”常常是一个很致命的门槛,许多人可能就倒在这个年龄段上,更何况IT技术日新月异,学习能力成为IT人的最重要的能力。虽然学习有各种各样的途径,在线视频、在线专栏、线下培训、技术沙龙、技术会议等等,但读书是一种经济实惠、有效的学习方法,那么选择一本好书就挺关键。参考:

     

    4. “思维

    “思维”和“学习”是孪生兄弟,会学习首先必须会思维,会思维的人一般会学习。今天,我们要成为T型人才,不仅要有专业,而且需要要有较广的知识面,更需要软技能,包括沟通能力、思维能力。对SQA和测试人员,思维能力很关键,不仅要具备分析性思维、批判性思维和创造性思维能力,而且还应该具备产品思维、用户思维、工程思维等。

     

    5. “智能

    2019年,人工智能是最热的,对软件测试影响很大,无论是TiD、Top100 Summit还是MTSC、 云栖大会等,将人工智能技术应用于软件测试都是热门话题或track,将2019年定为“中国人工智能测试元年”都不为过。

     

    6. “中台

    2019年,不仅是智能测试的元年,也是“测试中台”的元年,腾讯WeTest推出了测试中台 ,积极响应全社会流行的“中台战略”。参考:

    DOIS2019大会,腾讯 DevOps 测试中台探秘!

     

    7. “左移

    之前,人们也关注和实施“测试左移”和“测试右移”,但从2019年开始,人们更关注“测试左移”的价值,开始尝试ATDD、BDD、测试驱动设计等优秀实践。

     

    8. “开发

    2019年,不仅测试开发的职位更火,随着测试敏捷化的深入,测试人员转“开发”的人数也在增加。而且,大家特别关注质量与开发的关系、测试与开发的关系,深知质量是构建出来的,“开发”对质量的贡献更大,应把更多的质量责任赋予开发,从需求开始构建高质量的产品。其次,处理好“测试与开发”的关系比处理夫妻间关系都难,但很重要,关系到研发效率和团队的凝聚力,甚至伴随许多测试人员的整个职业生涯。


    最后, 友情赠送三篇文章:

     

    最后,祝大家新年步步高升、发大财!

    展开全文
  • 芯片测试术语 ,片内测试(BIST),ATE测试

    万次阅读 多人点赞 2019-09-24 18:26:48
    芯片测试分为如下几类: 1. WAT:Wafer AcceptanceTest,wafer level 的管芯或结构测试; 2. CP:chip probing,wafer level 的电路测试含功能; 3. FT:Final Test,device level 的电路测试含功能。 CP测试 CP是...

    芯片测试分为如下几类:
    1. WAT:Wafer AcceptanceTest,wafer level 的管芯或结构测试;
    2. CP:chip probing,wafer level 的电路测试含功能;
    3. FT:Final Test,device level 的电路测试含功能。

    CP测试

    CP是wafer level的chip probing,是整个wafer工艺,包括backgrinding和backmetal(if need),对一些基本器件参数的测试,如vt(阈值电压),Rdson(导通电阻),BVdss(源漏击穿电压),Igss(栅源漏电流),Idss(漏源漏电流)等,一般测试机台的电压和功率不会很高;

    CP 测试对Memory来说还有一个非常重要的作用,那就是通过MRA计算出chip level 的Repair address,通过Laser Repair将CP测试中的Repairable die 修补回来,这样保证了yield和reliability两方面的提升。

    CP是对wafer进行测试,能把坏的Die挑出来,可以减少封装和测试的成本。可以更直接的知道Wafer 的良率。CP测试可检查fab厂制造的工艺水平。

    现在对于一般的wafer工艺,很多公司多把CP给省了;减少成本。

    FT测试

    FT是packaged chip level的Final Test,主要是对于这个(CPpassed)IC或Device芯片应用方面的测试,有些甚至是待机测试;FT是把坏的chip挑出来;检验封装的良率。通过FT可检验封装厂制造的工艺水平。

    而FT则对封装好的Chip来测试。CP Pass 才会去封装。然后FT,确保封装后也Pass。

    WAT

    WAT是Wafer AcceptanceTest,对专门的测试图形(test key)的测试,通过电参数来监控各步工艺是否正常和稳定;

    对于测试项来说,有些测试项在CP时会进行测试,在FT时就不用再次进行测试了,节省了FT测试时间;但是有些测试项必须在FT时才进行测试(不同的设计公司会有不同的要求)
    一般来说,CP测试的项目比较多,比较全;FT测的项目比较少,但都是关键项目,条件严格。但也有很多公司只做FT不做CP(如果FT和封装yield高的话,CP就失去意义了)。
    在测试方面,CP比较难的是探针卡的制作,并行测试的干扰问题。FT相对来说简单一点。还有一点,memory测试的CP会更难,因为要做redundancy analysis,写程序很麻烦。
    CP在整个制程中算是半成品测试,目的有2个,1个是监控前道工艺良率,另一个是降低后道成本(避免封装过多的坏芯片),其能够测试的项比FT要少些。最简单的一个例子,碰到大电流测试项CP肯定是不测的(探针容许的电流有限),这项只能在封装后的FT测。不过许多项CP测试后FT的时候就可以免掉不测了(可以提高效率),所以有时会觉得FT的测试项比CP少很多。
    应该说WAT的测试项和CP/FT是不同的。CP不是制造(FAB)测的!
    而CP的项目是从属于FT的(也就是说CP测的只会比FT少),项目完全一样的;不同的是卡的SPEC而已;因为封装都会导致参数漂移,所以CP测试SPEC收的要比FT更紧以确保最终成品FT良率。还有相当多的DH把wafer做成几个系列通用的die,在CP是通过trimming来定向确定做成其系列中的某一款,这是解决相似电路节省光刻版的最佳方案;所以除非你公司的wafer封装成device是唯一的,且WAT良率在99%左右,才会盲封的。
    据我所知盲封的DH很少很少,风险实在太大,不容易受控。

    CP 一般是在测试晶圆,封装之前看,封装后都要FT的。不过bumpwafer是在装上锡球,probing后就没有FT
    FT是在封装之后,也叫“终测”。意思是说测试完这道就直接卖去做application。
    CP用prober,probe card。FT是handler,socket
    CP比较常见的是roomtemperature=25度,FT可能一般就是75或90度
    CP没有QA buy-off(质量认证、验收),FT有
    CP两方面
    监控工艺,所以呢,觉得probe实际属于FAB范畴
    控制成本。Financial fate。我们知道FT封装和测试成本是芯片成本中比较大的一部分,所以把次品在probe中reject掉或者修复,最有利于控制成本

    终测通常是测试项最多的测试了,有些客户还要求3温测试,成本也最大。
    至于测试项呢,如果测试时间很长,CP和FT又都可以测,像trim项,加在probe能显著降低时间成本,当然也要看客户要求。
    关于大电流测试呢,FT多些,但是我在probe也测过十几安培的功率mosfet,一个PAD上十多个needle。
    有些PAD会封装到device内部,在FT是看不到的,所以有些测试项只能在CP直接测,像功率管的GATE端漏电流测试Igss
    CP测试主要是挑坏die,修补die,然后保证die在基本的spec内,functionwell。
    FT测试主要是package完成后,保证die在严格的spec内能够function。
    CP的难点在于,如何在最短的时间内挑出坏die,修补die。
    FT的难点在于,如何在最短的时间内,保证出厂的Unit能够完成全部的Function。

     


     

     


    DFT是design for test的缩写,意为可测性设计。
    从广义上讲DFT包含两个范畴:一个是设计范畴,一个是测试模式生成(ATPG)范畴。
    设计范畴的DFT设计技术常用的有两种:扫描设计和内建自测试(BIST)。
    扫描设计就是将普通的触发器替换为具有扫描功能的扫描触发器并将它们连接起来
    形成扫描链。这就是通常意义上的测试综合。
    BIST则要求片上生成测试模式和进行测试响应分析,synopsys的工具还不具有BIST
    控制器的自动生成,MENTOR则有相应BIST控制器的自动生成工具,不过也可以自己
    写一个BIST控制器,bist一般用于存储器的测试。

    BIST一般分为logic BIST和memory BIST。现在logic BIST
    还处于研究阶段,没有真正的工业应用;memory BIST是用
    于测试memory的工作是否正常,芯片内部有一个bist
    controller,用于产生memory测试的各种pattern和预期的
    结果,并比较memory的读出结果和预期结果。目前较常用的
    memory BIST算法有March算法及其变种。工业界常用的工具
    有Mentor Graphics的MBIST Architecture.

    总结一下:
    JTAG( JOINT TEST ACTION GROUP):原本就是用来作芯片测试,无论是管脚和板子的连接
    还是内部逻辑的测试都可以通过JTAG实现
    JTAG在片内由TAP控制实现各种功能,TAP可以扩展作很多事情,除了上面的基本测试任务
    芯片设计者,可以充分利用JTAG有限的管脚作很多额外的工作。

    JTAG(或者更通俗的称 边界扫描BST)关键有两个部分组成,
    一个是一条由边界扫描寄存器组成的串行边界扫描链,位于外部引脚和内部
    逻辑之间,用于采集/施加 内部逻辑或外部引脚的信号。另外一个就是所谓
    的状态控制器TAP了,用来控制JTAG口的状态。这俩部分都是嵌入在符合JTAG
    规范的芯片内部的。

    JTAG最初主要应该还是是针对测试提出的一种方式:由于他的边界扫描寄存器
    位于内部逻辑和外部引脚之间,如果让它替代外部引脚作为内部逻辑的输入/输
    出,可以检查芯片逻辑的实现正确与否,就是所谓的内测试INTEST;如果让边界
    扫描寄存器替代内部逻辑作为外部引脚的输入/输出, 来检查外部引脚连接的可
    靠性,这就是所谓的外测试EXTEST。许多复杂的ICE/ICD程序似乎都是基于这两个
    基本的测试来开发的。

    当然,真正的JTAG口远不止一个边界扫描寄存器,为了配合菊花链,增加了BYPASS
    寄存器,某些芯片(比如基于EEPROM的CPLD)也增加了ISP寄存器用于编程。为了
    选择这些不同的寄存器,还需要一个专门的指令寄存器。

    而且,JTAG口也不再仅仅只用来测试了。比如利用他的外部测试EXTEST特性,将芯
    片内部逻辑和芯片外部引脚隔离开来,通过JTAG口串行的把信号/数据移位进入BSR,
    然后同时从芯片的外部引脚上发送出去,可以实现对相联芯片的操作。如果这个相联
    的外部芯片是一个存储器,如FLASH,是否就可以实现对外存的编程?Intel的JFLASH
    程序就是这样来烧写FLASH的。而如果串行数据流先移入的一个寄存器和内部EEPROM
    或SRAM的CELLs相连,是否也可以对内部的存储器编程?ISP或程序下载就是酱紫的。
    Lattice的吹得很牛的什么isPAC模拟器件ISP,好象也是酱紫的。

    芯片设计初期加入JTAG口可能是为了DFT,可是后来它的功能似乎又远不止这些了。

    另外本人水平有限,很多东西也没有自己真正动手作过,大家一起讨论,今天先说一些有关
    测试,测试仪器方面的,往后再慢慢往前端设计走
    1.什么是ATE?
    Automatic test equipment. 是用来给测试芯片提供测试模式,分析芯片对测试模式
    的响应来检测芯片是好还是坏的测试系统。ATE通常由工作站或是PC机控制(以工作站,
    sun平台居多,我注:) 有一个或多个CPU。 测试系统有一个或多个测试头(test he
    aders), 包含了到被测芯片的电路。
    2.how to test chips?
    基本原则:施加激励(测试向量),测量芯片响应输出(response), 与事先预测
    的结果比较,若符合,芯片是好的。 基本原理图如下:
    input patterns ---->> ----------------> output response
    DUT
    ----------

    ----------
    stored correct
    response ----->> COMPARATOR<-------------
    ----------

    V
    test result
    3.测试种类?
    按目的分,主要有四种
    (1) characterization. 或是design debug / verifaction testing. 应用于一个新
    的设计量产之前,验证设计是否正确和符合spec. 功能测试,AC/DC测试都会做。在这一
    过程中诊断和修改设计错误,测量最终spec用的芯片特性,并且开发一个量产用的测试
    程序。
    (2) production. (量产) 每个芯片均需经此测试。测试向量相对第一种而言
    要简化,但必须保证对错误模型的一个较高的覆盖率。这里面主要考虑是成本因素,因
    为每个芯片都要经过测试,要求测试时间短,只做go/no-go测试,不做错误诊断。 这是
    一个out-going inspection test.
    (3) Burn-in.主要用于测试可靠性(reliability). 器件失效模型-
    浴盆曲线。 采用各种加速因子来模拟器件长期的失效模型,常用的有加高温,加高出其
    额定电压的电压等。
    (4)Incoming inspection. 系统厂商所为。一般是抽样进行的,过程可象上
    面的测试,主要目的是为了防止在系统中使用坏的芯片,这引进的成本要远远高出inco
    ming inspection的成本。
    按测试特性分主要是功能测试(funcional tests)和电气参数测试(parametric
    tests)。 Parametric tests 有DC 和AC测试,DC 主要是短路(short),开路(open
    ),最大电流(maximmum current),漏电流(leakage),输出驱动电流(output dr
    ive current),开启电平(threshold)测试等。AC主要包括传输延时(propagation d
    elay test),建立和保持时间(setup & hold),速度测试(functional speed),访问
    时间(access time), 等等。这些通常跟工艺有关。 功能测试主要是输入测试向量和响
    应的一致性。功能测试可以覆盖极高比例的逻辑电路的失效模型。
    4.test specification & test plan:
    Specification 应该包括以下一些内容:functional characteristics;
    types of devices-逻辑电路,微处理器,存储器,模拟器件等;physical characteri
    stics - 封装,引脚;工艺 - cmos, gate-array, standard cell等; evironmental
    characteristics - 工作电压范围,供电电压等;reliability可靠性 - DPM( defecti
    ve parts per million), 1000小时失效率,噪声特性等。
    在test plan 中,指定测试系统和所需的测试。
    5.test programming
    当芯片已经放到测试系统上,做测试需要三个东西:1.test program; 2,
    digital test vectors; 3. analog test waveforms. test program 包括了tester 做
    测试所需的一系列指令,举个例子,一个简单的可以是:加电压(apply power), 加时
    钟信号和输入向量(apply clock and input vectors) , 测量输出引脚(probe output
    pins),比较输出和预期响应(compare output response with stored expected resp
    onse).
    6. 测试数据分析
    主要三个目的:accept/reject; provide info about fab process; provide
    info about design weakness.
    7. T6682简介
    T6682 tester是advantest非常昂贵的高端测试系统,它的测试能力你参看它的网址,这里
    就不说了(http://www.advantest.com.cn/Chinese/t6682.htm)。主要功能模块如下:
    ALPG
    (option--> ----------------- -----------
    SCPG Pin Data Selector--> Formatter ---
    (option)-> ----------------- -----------<- PMU's (MDC/UDC)
    ^ ^ ^ ^ A
    ___________________
    Rater generator --> Timing
    ----------------- generator V
    ---> PE <--> DUT --
    ---
    Test V
    Device Power Supplies
    Controller--> SQPG \ --^----> timing Memory
    \ /
    TTB -V-----> waveform Memory ---

    Data Fail memory <----- Digital compare<<BR>
    AFM(w/ALPG) <----------

    This column is "Frame processor"---->>>>>>>>> VVV
    测试向量产生:SQPG - standard pattern generator;
    ALPG - algorithmic pattern generator;



    BIST

    介绍了SoC片上嵌入式微处理器核的一种测试技术——片内测试(BIST)。讲述了片上系统的由来以及两个重要特点。与传统的测试方法比较后,讨论了MereBIST、LogicBIST等常用BIST测试技术的结构和特点,分析了这几种测试方法的优缺点。

    引 言
       
    随着科技的不断发展,集成电路的制造工艺和设计水平得到了飞速提高,设计者能够将非常复杂的功能集成到硅片上。将PCB板上多块芯片的系统集成到一块芯片内部,这个芯片就是系统级芯片,即SoC(System on Chip)。SoC芯片的特点主要有两方面:第一是其高度的复杂性,第二是大量运用可重用的IP(Intellectual Property)模块。以往的芯片设计往往只专注于某个特定功能的模块设计,例如压缩/解压、无线模块、网络模块等。而一块SoC芯片的功能可能是多个独立模块的总和。另外,芯片的制造需要经历化学、冶金、光学等工艺过程,在这些过程中可能引入物理缺陷导致其不能正常工作。因此对芯片的测试成为必不可少的环节。可测性设计(Design ForTest,DFT)是在芯片的设计阶段就考虑以后测试的需要,使芯片测试更加容易和充分,并降低测试成本。一个SoC包含各种可复用的功能IP核,其中嵌入式微处理器核是其中的关键部分,大部分都嵌有一个或多个微处理器核以获得最好的性能。所以,对微处理器核可测性问题的研究越来越迫在眉睫。

    1 传统测试方法
        20世纪七八十年代之前,集成电路还都是小规模电路时,测试大都通过加入激励,探测相应的方式来完成。这种方式在电路规模不大并且频率不快的情况下还是可行的,但是随着集成电路规模的增长,功能验证内容增多,或者需要使用异步激励信号时,这样的测试方式就存在局限性。为了提高故障点的测试覆盖率,出现了自动向量生成(ATPG)工具。运用ATPG算法以及强大的计算机,可以检测到尽可能多的故障点。随着芯片规模的增长,芯片门数相对于引脚数目的比例变得太悬殊,只通过输入/输出引脚进行测试的方法几乎不能再应用了,于是出现了另外一种基于扫描的测试技术——DFT。但当扫描链很长而且数量很多时,单芯片测试时间还是很长。同时高级测试仪器的价格急速攀升,使得BIST(Built-In Self-Test)即片内测试方法的产生成为必然。

     

    2 几种常用的BIST方法及其优缺点
        片内测试是节省芯片测试时间和成本的有效手段,外部测试的测试速度以每年12%的幅度增长,而片内芯片的速度以每年30%的幅度增长,这一矛盾进一步推动了BIST的应用。由于SoC芯片内部的IP种类繁多,对不同的IP核采用不同的BIST测试方法。采用BIST技术的优点在于:降低测试成本、提高错误覆盖率、缩短测试时间、方便客户服务和独立测试。目前BIST测试方法主要有MemBIST和LogicBIST。
    2.1 MemBIST
        MemBIST是面向嵌入式芯片存储器的测试方式,用于测试存储器工作是否正常。芯片内部有一个BISTController,用于产生存储器测试的各种模式和预期的结果,并比较存储器的读出结果和预期结果。MemBIST可分为RAMBIST和ROMBIST。目前较常用的存储器BIST算法有March算法及其变种。业界常用的工具有Mentor Graphics的MBIST Architecture。
    2.1.1 RAMBIST测试结构
        用RAM实现的数据Cache和指令Cache均使用普通的BIST方法。因为这两个RAM的结构完全相同,因此为了减少面积消耗,只使用一组测试电路。在测试时有外部信号TE0、TE1分别控制RAM1、RAM2是否处于测试状态,TE0、TE1不能同时有效。测试电路结构如图1所示。

     

        控制器在外部输入信号BIST的控制下,产生读写控制信号、访问地址和测试码,对RAM的相应数据进行压缩分析,并将得到的特征值与存放在芯片中的标准特征值比较。通过两个I/O口报告测试结果,还实现了初步的故障诊断功能。当发现有故障时,通过TAP控制器,可以将出错的地址移出芯片,为进一步的故障诊断和修复提供信息。
    2.1.2 ROMBIST测试结构
        通常使用循环冗余校验(CRC)电路实现ROM的测试,这种方法虽然测试结果很可靠,但是需要逐位读取信息,而对ROM的访问是每次32位,如果使用该方法则需要一个缓冲机制,并且速度会很慢。在此仍使用RAM测试中并行的数据压缩,故障覆盖率能够达到要求,测试电路也比CRC电路简单。测试电路如图2所示。

     

        BIST测试信号由TAP控制器的TDT口输入,是整个测试电路的使能信号,测试过程经过触发后,完全在电路内部完成,结束后通过一个I/O口报告测试结果。多输入寄存器(MISR)作为TAP控制器的数据寄存器,测试初始化时设置为初始状态。
    2.2 LogicBIST
        LogicBIST方法是利用内部的向量产生器逐个地产生测试向量,将它们施加到被测电路上,然后经过数字压缩和鉴别产生一个鉴别码,将这个鉴别码同预期值进行比较。LogicBIST通常用于测试随机逻辑电路,一般采用伪随机测试图形生成器来产生输入测试图形,应用于器件内部机制;采用MISR作为获得输出信号产生器。由于MI-SR的结构和多输入序列的鉴别码的固有特点,这是一个多对一的映射关系。不同的输入序列通过MISR之后可能产生相同的鉴别码,这被称之为alias。
        LogicBIST测试只能得到芯片能否通过测试的结果。一旦芯片不能通过测试,该如何确定芯片内部的故障点在何处呢?这就是诊断工作,不过LogicBIST对故障诊断的支持太弱,如果一块芯片未能通过,单单凭错误的鉴别码是很难确定故障点在何处的。有时会出现芯片内部多个故障点的共同作用使得鉴别码反而是正确的现象,这被称之为漏测试。它产生的概率非常小,也有算法来尽量减小漏测试发生的概率。其中一种方法是将正确的序列输入,和正确的鉴别码作单一映射,其他的错误输人一定得到错误的鉴别码。这种方法对MISR、PRRG以及CUT都需要具体分析,以改变其结构或者PRPG的生成顺序。

    结 语
        本文介绍了SoC片上嵌入式微处理器核可测性技术的研究现状;介绍了设计时在电路中植入相关功能电路,用于提供自我测试功能的技术,以降低器件测试对自动测试设备(ATE)的依赖程度。BIST技术可以实现自我测试,也可以解决很多电路无法直接测试的问题(因为它们没有外部引脚)。
        可以预见,在不久的将来即使最先进的ATE也无法完全测试最快的电路,这也是采用BIST的原因之一。但是BIST也存在一些缺点,如额外的电路会占用宝贵的面积,会产生额外的引脚和可能出现测试盲点等。BIST技术正成为高价ATE的替代方案,但是目前还无法完全取代ATE,他们将在未来很长一段时间内共存。



    ATE

    自动测试设备ATE Primer

    自动测试或自动测试设备广泛用于生产测试中,以便在最短的时间内完成最佳测试:有几种不同类型可用。

    自动测试设备,ATE包括:

    ATE基础知识自动光学检测,AOI自动X射线检测,AXI在线测试,ICT功能测试,FATE开发测试策略

    ATE自动测试设备是当今电子测试领域的重要组成部分。自动测试设备可以进行印刷电路板测试,并且可以非常迅速地进行设备测试 - 比手动测试设备测试速度快得多。由于生产人员的时间是电子设备项目的总生产成本的主要因素,因此必须尽可能缩短生产时间。这可以通过使用ATE,自动测试设备来实现。

    自动测试设备一般情况下很昂贵,因此必须确保使用正确的原理和正确的类型或方式的自动测试设备。只有正确使用适用的自动测试设备才能获得最大的收益。

    有多种不同的方法可用于自动测试设备。每种类型都有自己的优点和缺点,在某些情况下可以起到很好的互补作用。在选择ATE系统时,有必要全面地了解不同类型的系统并能够正确应用它们。

    ATE自动测试系统的类型

    可以使用各种类型的ATE系统。 当他们以各种不同的方式检测电子产品,他们通常适合生产测试周期的不同阶段。 目前使用最广泛的ATE形式的自动测试设备如下:

    l PCB检测系统:PCB检测是任何生产过程中的关键要素,人工检查多年前使用过,但总是不可靠和不一致。现在印刷电路板复杂得多,人工检查不是一个可行的选择。因此使用自动化系统:

    l AOI,自动光学检测:广泛用于许多制造环境。它本质上是一种检查形式,是自动方式实现的。与手动检查相比,这提供了更高程度的可重复性和速度。 AOI,自动光学检测,当它位于生产焊接板的生产线末端时特别有用。在这里,它可以快速定位生产问题,包括焊接缺陷,以及是否正确的组件和安装,以及他们的方向是否正确。由于AOI系统通常位于PCB焊接工艺之后,因此在太多印刷电路板受到影响之前,可以快速解决任何焊接工艺问题。

    AOI自动光学检测需要一些时间来设置和测试设备以学习电路板。一旦设置,它可以非常快速和轻松地处理板。它是大批量生产的理想选择。尽管人工干预水平较低,但正确设置需要时间,并且测试系统本身也需要大量投资。

    l 自动X射线检测,AXI:自动X射线检测与AOI有许多相似之处。然而,随着BGA封装的出现,必须能够使用一种可以查看光学上看不到的物品的检查形式。自动X射线检测,AXI系统可以查看IC封装并检查封装下方的焊点以评估焊点。

    l ICT在线测试:在线测试,ICT是ATE的一种形式,已经使用多年,是一种特别有效的印刷电路板测试形式。这种测试技术不仅可以查看短路,开路,元件值,还可以检查IC的工作情况。

    ICT测试.jpg

    尽管在线测试中,ICT是一种非常强大的工具,但由于大多数设计中的高密度轨道和组件导致无法访问电路板,因此它受到限制。用于与节点接触的探针必须非常精确地放置在非常精细的节距的位置,并且可能不总是良好接触。鉴于这一点以及今天在许多电路板上发现的节点数量不断增加,它的使用量比往年少,尽管它仍然被广泛使用。

    制造缺陷分析仪,MDA是印刷电路板测试的另一种形式,它实际上是ICT的简化形式。然而,这种形式的印刷电路板测试仅测试制造缺陷,查看短路,开路并查看某些元件值。因此,这些测试系统的成本远低于完整ICT的成本,但故障覆盖率较低。

    l ·JTAG边界扫描测试:边界扫描是近年来出现的一种测试形式。边界扫描也称为JTAG,联合测试行动小组或其标准IEEE 1149.1,与传统的测试形式相比具有明显的优势,因此已成为自动测试的主要工具之一。

    开发边界扫描测试的主要原因是为了克服无法访问电路板和集成电路进行测试的问题。边界扫描通过在大型集成电路中具有特定的边界扫描寄存器来克服这一点。在电路板设置为边界扫描模式的情况下,集成电路中的串行数据寄存器将数据传递给它们。响应以及从串行数据链传出的数据使测试人员能够检测到任何故障。由于能够以非常有限的物理测试访问来测试电路板甚至IC,因此Boundary Scan / JTAG已经得到了广泛的应用。

    l ·功能测试:功能测试可被视为执行电路功能的任何形式的电子测试。根据电路类型(RF,数字,模拟等),所需的测试程度,可以采用许多不同的方法。主要方法概述如下:

    功能自动测试设备,FATE:该术语通常指特殊设计的控制台中的大型功能自动测试设备。这些自动测试设备系统通常用于测试数字板,但是目前这些大型测试仪并未得到广泛应用。现在许多电路板运行的速度越来越快,这些测试仪无法容纳测试板和测试仪测量或激励点之间的导线会导致大电容,从而降低操作速度。除了治具(工装)以外,程序开发也很昂贵。尽管存在这些缺点,但这些测试仪仍可用于生产量高且速度不是特别高的区域。它们常见于测试数字板,以及模拟电路板。

    1533885256.jpg

    l 使用GPIB总线的系统集成和堆叠测试设备:可以测试板或单元本身的一种方法是使用一堆远程控制的测试设备。

    尽管GPIB总线标准有很多年,许多机架安装或台架测试设备仍然具有GPIB功能。尽管GPIB相对较慢并且已经存在超过30年,但它仍然被广泛使用,因为它提供了非常灵活的测试方法。 GPIB的主要缺点是速度和编写程序的成本,尽管像LabView这样的测试执行程序包可用于帮助程序在测试环境中生成和执行。固定装置或测试接口也很昂贵。

    l ·基于机箱或机架的测试设备:GPIB机架和堆叠自动测试设备方法的主要缺点之一是它占用大量空间,并且运行速度受到GPIB速度的限制。为了克服这些问题,已经开发了包含更加复杂的测试系统在内的多种测试标准。

    虽然ATE有可以使用的自动测试设备的各种方法,这些是一些比较流行的系统。他们都可以使用LabView等测试管理软件来协助运行各个测试。这样可以实现测试排序,结果收集和打印输出以及结果记录等功能。

    l ·组织测试(Combinational test):目前没有一种测试方法能够提供完整的解决方案。为了帮助克服这一点,各种ATE自动测试设备系统采用了各自测试方法。这些组合测试仪通常用于印刷电路板测试。通过这样做,单个电子测试设备能够对印刷电路板测试获得更高水平的访问,并且测试覆盖率更高。此外,组合测试仪能够进行各种不同类型的测试,而无需将电路板从一个测试仪移动到另一个测试仪。通过这种方式,单组测试可能包括在线测试以及一些功能测试,然后是一些JTAG边界扫描测试。

    每种类型的自动测试理念都有其优势,因此有必要为所设想的测试选择正确类型的测试方法。

    结束语:

    通过适当地利用所有不同的测试技术,可以使ATE自动测试设备得到最充分的利用。 这将使测试能够迅速执行,同时仍然提供高水平的覆盖。 包括AOI和X射线检查在内的检查技术可与在线测试和JTAG边界扫描测试一起使用。 也可以使用功能测试。 虽然可以使用不同类型的测试,但有必要确保产品不会过度测试,因为这会浪费时间。当然,这应排除互补性质的测试。 例如,如果使用AOI或X射线等光学检查,则还可针对它们无法检测的盲点加一步对电路板上元器件电气特性的检测-ICT在线测试,检测元器件电气特性的好坏如缺件、极反等。 还应考虑JTAG边界扫描测试的位置。 通过这种方式,可以定义最有效的测试策略
     

    展开全文
  • 渗透测试 QA 收集

    2020-07-24 16:19:33
    62、XSS 1、XSS原理 2、DOM型和反射型的区别 3、DOM型和XSS自动化测试或人工测试 4、如何快速发现XSS位置 5、对于XSS怎么修补建议 6、XSS蠕虫的生产条件 63、CSRF 1、CSRF原理 2、防御 3、token和referer做横向对比...
  • 在一家做基带芯片的通信公司,一般会招聘软件开发QA,要求会软件开发流程(IPD/CMMI/敏捷);那这样的人来这类公司具体是负责什么工作的呢,请教大咖给讲解,最好是用...
  • 目录一、视频SDK概述含义目标二、测试准备工作语言基础原理逻辑三、测试重点建议1、保证基本功能2、业务回调交互3、可选功能测试4、整体性能测试四、日常反馈问题问题1、视频播放有画无声问题2、硬解播放卡住、花屏...
  • 挑出来,可以减少封装和测试的成本。可以更直接的知道 Wafer 的良率。   FT 是把坏的 chip 挑出来;检验封装的良率。 8 %  现在对于一般的 wafer 工艺,很多公司多吧 CP 给省了;减少成本。     CP   对整片...
  • CP是把坏的Die挑出来,可以减少封装和测试的成本。可以更直接的知道Wafer 的良率。FT是把坏的chip挑出来;检验封装的良率。 现在对于一般的wafer工艺,很多公司多把CP给省了;减少成本。 CP对整片Wafer的每个Die来...
  • @[TOC]生产测试中的CP wafer的单片测试时间计算以及UPH 在半导体生产链的CP测试过程中,当工程师确认了一个touchdown的测试时间,如何预估一片wafer的测试时间和UPH等信息呢? 如下我们搜集 了4个deivce : 1.单片...
  • QA

    2009-03-27 14:02:00
    评审完了以后就要做测试计划方案和写测试用例了,在这里一系统测试为例:在对需求评审完了以后,根据已经基线化了的需求规格说明书写测试计划,然后再制定测试方案,接着根据测试方案以及系统测试用例的设计方法来...
  • 测试大纲主要介绍FocalTech CTP QA测试目的、测试标准和测试方法
  • 集成电路测试培训

    千次阅读 2019-03-29 10:26:07
    测试作为集成电路行业的关键技术之一,是行业相关从业人员必须要掌握的重点内容,随着芯片设计和制造技术向高集成化、小型化发展,深亚微米、人工智能等技术的日趋成熟给相应测试技术带来现实的挑战,既要提高测试...
  • 其中,测试机是检测芯片功能和性能的专用设备,分选机和探针台是将芯片的引脚与测试机的功能模块连接起来的专用设备,与测试机共同实现批量自动化测试。受益于国内封装测试业产能扩张,半导体测试设备市场快速发展。...
  • 4, 电气测试参数 CPK半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab...
  • 了解 ARM Coretex-A 系列芯片

    千次阅读 2017-10-10 13:56:55
    芯片信息整理,个人手打内容,有疑问请与本人交流。
  • 测试基础

    2021-04-14 13:35:04
    测试基础简述测试流程二级目录 简述测试流程 软件测试的流程包括: 1、测试需求分析阶段; 2、测试计划阶段; 3、测试设计阶段; 4、测试执行阶段; 5、测试评估阶段。 具体而言: 1、测试需求分析阶段:阅读需求,...
  • 软件测试面试题

    2020-07-20 16:37:01
    1.测试与调试的区别是什么?测试是由测试人员来进行,主要目标是发现、报告和跟踪缺陷。调试是由开发人员进行,主要目标是定位缺陷位置,分析缺陷原因,修复缺陷 2.IEEE是什么意思?国际电气电子工程师协会 4GB是什么意思?...
  • 测试基础(0)

    2021-05-27 23:48:10
    目录 Chapter 1 软件测试质量 Chapter 2 软件测试概念 Chapter 3 软件测试原则 Chapter 4 软件测试对象 Chapter 5 软件测试模型 Chapter 6 软件测试分类 ...1.6 QC与QA的区别 1.7 ISO与ISO9000族标准的产生 1.8 CMMI 1
  • MT7612芯片技术资料解析,MT7612处理器简介 这里有更多MT7612的资料下载 简介: MT7612是一款高度整合式Wi-Fi单芯片,支持866 Mbps PHY速率。它完全符合IEEE 802.11ac标准,提供高标准而功能丰富的无线连接,...
  • 对于软件测试来说,怎么样才算测够了?如何评价测试的有效性?那么多测试用例,以后怎么删?在软件测试中会遇到非常多的问题,阿里研究员、软件测试工程师郑子颖分享了18个他总结出的难题以及相关看法,希望对同学们...
  • 软件测试总结——常见的面试问题(一)

    万次阅读 多人点赞 2019-10-12 18:40:58
    1.软件测试级别? 单元测试:单元测试是...(测试内容:模块接口测试、局部数据结构测试、路径测试、错误处理测试、边界测试) 集成测试:(集成测试也称联合测试、组装测试,将程序模块采用适当的集成策略组装起...
  • 软件测试基础词汇

    2021-08-02 19:02:54
    Alpha Testing α测试assertion 断言architecture 架构 B BIOS(Basic-input-OutputSystem)基本输入输出系统back 前一步 Browser 浏览器B/S(Browser/Server)浏览器/服务器binary 二进制 bug 虫子、问题 bug fix...
  • 软件测试初学者

    千次阅读 2011-04-21 10:51:00
    单元测试,集成测试和系统测试 5.测试工具: 6. 软件测试中的基本词汇 7. 软件测试步骤 8.我想问到底软件测试的流程是什么? 9.请问Bug曲线是怎么会事? 10.负载测试与压力测试有何区别? 11.如何设计编制软件...
  • 软件测试面试题汇总

    2019-02-20 17:17:29
    测试技术面试题 1、什么是兼容性测试?兼容性测试侧重哪些方面? 2、我现在有个程序,发现在Windows上运行得很慢,怎么判别是程序存在问题还是软硬件系统存在问题? 3、测试的策略有哪些? 4、正交表测试用例...
  • 阿里研究员:软件测试中的18个难题

    千次阅读 多人点赞 2020-08-10 11:41:59
    简介:对于软件测试来说,怎么样才算测够了?如何评价测试的有效性?那么多测试用例,以后怎么删?在软件测试中会遇到非常多的问题,阿里研究员郑子颖分享了18个他总结出的难题以及相关看法,希望对同学们有所启发。...
  • 简介:系统介绍什么是软件测试,从软件测试的定义、原则以及测试阶段、测试模式、测试手段和测试类型分别详细说明软件测试中的各种测试概念,帮助你深入、清晰地理解软件测试。 文章目录软件测试基础-概念篇第1章 ...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 1,331
精华内容 532
关键字:

qa芯片测试