精华内容
下载资源
问答
  • 2019-01-02 11:09:04

    USB有 “主设备” 和 “从设备” 之分。 “主设备” 通常写为 “USB HOST”或“USB OTG” ,而“从设备”一般写为“USB DEVICE” 。STM32F103系列的芯片只能做“USB DEVICE” ,STM32F105和STM32F107系列才可以做“USB OTG” 。

    USB信号是差分信号,信号线为D+、 D-。  在USB HOST端,  D+、 D-各接一个15kohm的下拉电阻。

    而在USB DEVICE端,这时就有高速低速设备的区别了。USB1.0、1.1、2.0协议中 都有定义高低速设备以满足不同情况的需求,这些在硬件上的区别就是:

    高速设备:D+ 接一个1.5K的上拉电阻,D-不接;  低速设备则相反:

    这就是为什么板上的USB接口的D+上接一个1.5K的上拉电阻到3.3V的原因。
    在这里插入图片描述

    这样当USB DEVICE插入到USB HOST中时,如果是高速设备,则D+被拉高,D-不 变;低速设备则与之相反。这个上拉过程需要大概2.5us的时间,USB HOST在这个时间  内便检测到了该信号,即可判断有USB DEVICE plug in,和该device的类型,然后开始通讯、枚举等。 所以,USB协议虽然非常复杂,一般人不太好掌握,但USB硬件却是非常简单的:如果是USB HOST,例如PC机,那么在USB接口的D+、D-差分线上都接一个15K电阻到地就可以了;如果是USB DEVICE,例如我们的STM32开发板,那么在USB接口的D+接一个1.5K的上拉电阻到3.3V就可以。

    综上所述:当你的USB是作为从设备(类似U盘,USB键盘)时,需要在D+(或者D-)接上拉1.5K电阻;反之,你的USB是作为主机,用来外接USB键盘、U盘时,电路只需要在D+/-上接下拉电阻;

    另外,在高速USB传输时,需要考虑信号的完整性问题,即阻抗匹配。阻抗匹配是指在能量传输时,要求负载阻抗要和传输线的特征阻抗相等,此时的传输不会产生反射,这表明所有能量都被负载吸收了。反之则在传输中有能量损失。下图中的 R55、R56的22欧姆电阻是阻抗匹配电阻。

    在这里插入图片描述

    更多相关内容
  • USB接口3.0设计指南
  • 1.USB引脚接线定义 USB接口的物理上的对应的引脚和对应含义等,对于四线制的USB,即USB1.0、USB1.1、USB2.0。 引脚 名称 电缆颜色 ...低速USB设备硬件设计原理 低速设备端在D-上集成1.5K上

    目录

    1.USB引脚接线定义

    2.低速USB设备硬件设计原理

    3.全速、高速USB设备硬件设计原理

    4.USB设备插入检测和速度检测

    4.1低速设备连接检测时序图

    4.2全速设备连接检测时序图。

    4.3设备断开时序图


    1.USB引脚接线定义

    对于四线制的USB,即USB1.0、USB1.1和USB2.0,USB硬件接口有4根接线,如下图。

    引脚名称电缆颜色描述
    1VBUSRed+5 V,电源
    2D−WhiteData −,数据线
    3D+GreenData +,数据线
    4GNDBlackGround,接地

    2.低速USB设备硬件设计原理

    低速设备端在D-上集成1.5K上拉电阻。

     

    3.全速、高速USB设备硬件设计原理

    全速、高速设备端在D+上集成1.5K上拉电阻。

    4.USB设备插入检测和速度检测

    主机通过设备在D+或者D-上的1.5K上拉电阻来检测设备的连接和断开时间,并由此判别设备的速度。主机先把高速设备检测为全速设备,然后通过“Chirp序列”后期在USB设备枚举详解的总线握手机制来识别高速和全速设备。

    当主机检测到某一个数据线电平拉高保持了一段时间,就认为有设备连接上来了,主机必须在合适的时间对总线状态进行采样判断设备的速度,判别具体是低速还是全速。如下图。

    4.1低速设备连接检测时序图

    4.2全速设备连接检测时序图。

    4.3设备断开时序图

    没有设备连接时或者设备断开时,主机端D+、D-数据线上的下拉电阻起作用,使得二者都在低电平;当低电平持续一段时间就会被主机认为是断开状态。如下图。


    1.本文部分素材来源网络,版权归原作者所有,如涉及作品版权问题,请与我联系删除;

    2.未经原作者允许不得转载本文内容,否则将视为侵权;

    3.转载或者引用本文内容请注明来源及原作者;

    4.对于不遵守此声明或者其他违法使用本文内容者,本人依法保留追究权等。

    下面是我的个人微信公众号,关注【一个早起的程序员】精彩系列文章每天不断。

    展开全文
  • USB硬件设计注意事项

    千次阅读 2019-07-17 22:54:27
    USB物理层介绍及应用电路注意事项。

    USB物理层介绍及电路设计注意事项

    博文原创,转载请注明出处!

    USB-Universal Serial Bus

    USB,是英文Universal Serial Bus,通用串行总线的缩写,是一个外部总线标准,用于规范电脑与外部设备的连接和通讯。是应用在PC领域的接口技术。USB接口支持设备的即插即用和热插拔功能。

    USB是在1994年底由英特尔、康柏、IBM、Microsoft等多家公司联合提出的。

    Bus 拓扑

    决定一个USB host下面最多挂载127个设备,算上主机USB则是128个(2^7)USB将USB设备与USB主机连接。 USB物理互连是分层星形拓扑。
    枢纽位于分层星形的中心。
    每个线段是主机与集线器或功能之间的点对点连接,或连接到另一个集线器或功能的集线器。
    由于允许集线器和电缆传播时间的时序限制,允许的最大层数为7(包括根层)。
    请注意,在七层中,主机和任何设备之间的通信路径中最多可以支持五个非根集线器(就是除去主HOST仅能有5个HUB)。
    复合装置(Compound Device)占两层; 因此,如果在第七级附加,则无法启用。

    USB拓扑如下:
    在这里插入图片描述

    USB信号

    USB信号包含:
    在这里插入图片描述
    USB屏蔽线缆:
    在这里插入图片描述

    • 电源Vbus
    • 数据线D+
    • 数据线D-
    • 信号参考GND
    • 外壳屏蔽GND。
    Vbus

    首先讲电源Vbus,为USB设备供电引脚电源,一般是5V电源电压,设备自己转换为3.3V电源,具体如下:

    • 总线供电:器件使用 USB 线缆 VBUS 线上的电源。目前,这是为 USB 器件(如笔式驱动器、鼠标、键盘和较新的磁盘驱动器)供电的最常见方法。
      总线供电:
      在这里插入图片描述
    • 自供电:某些 USB 外设(如磁盘驱动器)所需电源超过了线缆所提供的电源。这些外设通常使用外部电源(这些电源通常为壁式电源适配器)。
      在这里插入图片描述
    • 混合电源:USB 器件可以自供电或由总线供电。这些器件比较罕见,并且通常需要多个电源。这个场景不是特别多,故暂不介绍。

    各条信号线介绍如下:

    电源规范

    USB 2.0 主机在 5 V VBUS 线上提供了两种功耗水平:

    插入时的 100 毫安电流和运行期间的 500 毫安电流。

    • USB规范为100 mA负载提供的 VBUS 范围为4.4 V到5.25 V;
    • 并且为500 mA 负载提供的 VBUS 范围为 4.75 V 到 5.25 V。

    USB 外设通常将该电压调节为 3.3 V,从而为器件提供最清洁的电源。
    在所有情况下,总线供电的集线器为下行端口提供 100 mA 的电流。一个外部供电的集线器能够为其自身的每个下行端口提供 500 mA 的电源。

    数据线

    数据线为差分结构的,差分阻抗需要保持为90Ω标准,且需要一直维持该阻抗保持不变。

    D+和 D–走线的长度差异不应超过 50 mil(1.25 mm),从而可以避免信号时滞并防止对信号时序产生影响。
    数据线靠近源端需要串接28欧姆~39Ω的电阻,用来实现阻抗匹配,因为源阻抗为CMOS输出,阻抗太小太小;

    信号电平以及驱动方式:
    1)低速差分线,USB使用差分输出驱动器将USB数据信号驱动到USB电缆上。
    驱动器在低电平状态下的静态输出摆幅必须低于VOL(最大值)0.3V,1.5k负载电压至3.6V,并且在高电平状态下必须高于2.8V的VOH(最小值),负载为15k。
    2)全速差分线,全速驱动器有更严格的要求。差分高低状态之间的输出摆动必须很好地平衡,以最小化信号偏斜。需要对驱动器进行转换速率控制,以最大限度地降低辐射噪声和串扰。
    3)高速差分线,差分线电平采用低电平传输,高电平为400mV,低电平为0+/-10mV,因为电平更低对应的信号上升时间越短。高速模式使用电流驱动,驱动大小为17.78mA。

    屏蔽接地

    需要通过一个电阻将 SHIELD 信号接地。这样有助于隔离该信号并降低 EMI 和 RFI 辐射。尽量将该电阻放置在靠近USB 连接器的位置。可能需要进行一些试验,从而获得正确的数值。
    但是一般我们直接是连接在一起的和信号地,因为本身而言不是长距离的话影响不大。

    数据参考地

    数据参考地一般直接连接整块主板的大地,可以获得更好的信号完整性和EMI特性。
    这个地最好是连续的,且是很大面积的。
    如下所示:
    在这里插入图片描述

    USB速率

    • 低速:1.5Mbps
    • 全速:12Mbps
    • 高速:480Mbps

      在这里插入图片描述

    USB HUB-集线器

    集线器是USB即插即用架构的关键元素。集线器用于从用户的角度简化USB连接,并以低成本复杂度提供稳健性。
    在这里插入图片描述
    集线器的上游端口将集线器连接到主机。集线器的每个下游端口都允许连接到另一个集线器或功能。集线器可以检测每个下游端口的连接和分离,并能够为下游设备分配电力。每个下游端口都可以单独启用并连接到全速或低速设备。集线器将低速端口与全速信令隔离开来。
    集线器由两部分组成:集线器控制器和集线器中继器。

    集线器中继器是上游端口和下游端口之间的协议控制交换机。它还具有复位和挂起/恢复信令的硬件支持。主机控制器提供允许与主机通信的接口寄存器。

    标准内芯线的类别

    前面第一列为标准的线芯描述,数字越大表示线芯越细,后面描述的是线的直流阻抗/100米,线越粗,阻抗越小。

    所以并不是所有的线径都是满足USB协议的,那些仅仅是可以使用的,况且实际上很多便宜的USB数据线是没有屏蔽层的,这种线可能导致电磁干扰,表现最明显的就是充电时,屏幕操作失灵。
    在这里插入图片描述

    USB插入检测

    全速设备识别

    全速设备识别,全速设备是在数据线D+上连接上拉电阻,上拉电阻阻值为1.5K,上拉电压为3.3V,在初始上电时控制器通过D+上拉识别到该设备是全速设备,请注意上拉电阻不得小于900Ω,控制器端下拉电阻是15K。
    在这里插入图片描述

    低速设备识别

    低速设备识别,低速设备是在数据线D-上连接上拉电阻,上拉电阻阻值为1.5K,上拉电压为3.3V,在初始上电时控制器通过D-上拉识别到该设备是全速设备,请注意上拉电阻不得小于900Ω,控制器端下拉电阻是15K。
    在这里插入图片描述

    高速设备识别

    高速设备识别与全速设备前期基本一致,但是高速设备初始是上拉到3.3V的,后续内部有可控制的开关断开此连接,所以,后续判定为高速设备。进而进入高速设备模式。
    在这里插入图片描述

    USB设备驱动电路

    高速设备驱动电路

    为了在高速模式下发送,收发器激活从其正电源电压导出的内部电流源,并通过高速电流转向开关将该电流引导到两条数据线之一。
    这样,收发器在电缆上产生高速J或K状态。
    将该电流动态切换到D +或D-线遵循在低速或全速操作中使用的相同NRZI数据编码方案以及位填充行为。为了发信号通知J,电流被引导到D +线,并且为了发信号通知K,电流被引导到D-线。SYNC字段和EOP分隔符已针对高速模式进行了修改。
    在这里插入图片描述

    低速和全速设备驱动

    低速和全速使用的是3.3V电平标准,请保证输出阻抗匹配传输阻抗,所以建议串联电阻为28Ω到44Ω大小。
    在这里插入图片描述

    数据编码方式

    USB在发送数据包时采用NRZI数据编码。 在NRZI编码中,“1”表示级别没有变化,“0”表示级别变化。高电平表示显示NRZI编码的本图和后续图中数据线上的J状态。一串零会导致NRZI数据切换每个位时间。 一串1导致长周期而数据没有转换。
    在这里插入图片描述

    USB电路设计

    USB电路设计请注意:
    错误:USB数据速率很高,所以我们设计中可能见到USB Host直接经过电阻分叉之后给到两个USB设备,这种做法是及其错误的,就目前而言,信号质量一定会受到影响,切记不得已不要这样设计!!!

    正确:使用USB专用器件来实现兼容或分叉设计,此时需要使用USB Switch或者USB Bridge。

    以下为USB电路设计,如果看不清可以看参考最后一个链接;
    在这里插入图片描述
    1)U28是过流保护器件,USB协议中规定USB端口供电5V,电流500mA,超过该值要能实现关断输出,另外在负载短路时也能实现关断,所以使用该器件,该器件叫做负载开关芯片。
    2)L11是共模电感,共模电流会导致EMC测试中的辐射测试超标,差分信号不平衡将会导致该情况发生,所以增加共模电感,来减小/阻碍共模电流。
    3)U29是静电防护器件,因为USB端口我们会使用手插入USB设备,可能导致电源、数据线上有静电放电,用该器件来保护CPU端口。
    4)Vbus上的电容,这是因为USB设备插入时瞬间电流较大,则可能导致Vbus电压下降,此时需要满足标准规定,所以增加电容来稳定电压。
    5)FB13是信号地和外壳屏蔽地之间的隔离磁珠,磁珠是耗能原件,来消耗掉不需要的干扰高频信号,直流下基本上没作用。
    6)J19是USB端子,可能是电脑那种的USB母头,也可能是手机上的Micro USB接口。
    7)USB输出靠近CPU侧放置小电阻的作用是源端阻抗匹配,具体可见我其他博文。
    8)在USB靠近端子侧放置电阻是静电防护作用,因为有时候静电防护器件还没起作用,就要靠这个电阻起作用了。

    常见问题与解决办法

    在这里插入图片描述

    Reference

    1、赛普拉斯 USB检索:
    https://www.cypress.com/search/all/USB?sort_by=search_api_relevance&f[0]=meta_type%3Atechnical_documents&f[1]=field_related_products%3A1341&page=18

    2、赛普拉斯 USB 眼图:
    https://www.cypress.com/file/126176/download

    3、赛普拉斯 USB电路:
    https://www.cypress.com/file/180466/download

    4、TI USB相关:
    http://www.ti.com.cn/tool/cn/tidep0013?keyMatch=USB2 0&tisearch=Search-CN-Everything

    2019-07-17且行且看,且思且行

    展开全文
  • USB设计中,USB 差分 DP/DM 对可工作于 480Mbps的高速模式,系统时钟可工作于 12 MHz、48 MHz 及 60 MHz,在硬件设计中属于高速设计部分,有许多方面需要特别注意,因为USB电缆容易形成单极天线,必须防止RF电流...
  •  USB(Universal Serial Bus)是近几年逐步在PC领域广为应用的新型串行接口技术,它通用性好、实时性强、传输方式多样、成本低、易于扩展和使用,这些优点使它受到许多硬件厂商的青睐,各种类型的USB设备产品大量涌入...
  • 电脑USB 3.0接口硬件电路设计

    千次阅读 2019-02-03 16:16:05
    USB一种计算机系统与外部设备的串口总线标准,...我们这里主要介绍USB3.0的电路设计。 1.电平标准 USB标准可以分为USB1.0(低速1.5Mb/S,全速12Mb/S),USB 2.0 (480Mb/S),USB3.0(5Gb/S),4种传输速度对...

    USB一种计算机系统与外部设备的串口总线标准,支持即插即用和热插拔功能。常用于U盘,鼠标等移动外设。USB标准可分为USB1.0/2.0/3.0,虽然保持向下兼容,但电平标准各有差别。我们这里主要介绍USB3.0的电路设计。

    1.电平标准

    USB标准可以分为USB1.0(低速1.5Mb/S,全速12Mb/S),USB 2.0

    (480Mb/S),USB3.0(5Gb/S),4种传输速度对应的电平标准和时序之前视频有介绍,这里就不详细介绍。

    2.原理图设计

    1)DM/DP差分对信号线与USB2.0的连接方式一样,只要一对一直接连接就可以。

    2)SSRXP/SSRXN,SSTXP/SSTXN差分对属于高速serdes差分对,速度高达5Gb/S。只需TX端放置10nF隔直电容,RX端无需放置。

    3)serdes结构在《PCIE3.0仿真视频》有详细介绍,因为芯片采用了8b/10b编解码器,并串/串并转换器,均衡器,时钟数据恢复(CDR)等电路,使外部原理图通过简单的连接,轻轻松松的到5Gbps。

    4)电源通过磁珠隔离噪声和100uF电容提高供电能力。

    3.PCB设计

             USB 3.0的DP/DM,TXP/TXN,RXP/RXN差分对PCB布线要遵循差分线规则,特征阻抗控制为90欧姆。

    4.USB3.0 接口座

     标准USB 3.0 A型接口如下左图,体积较大一般用在个人电脑。目前手机等电子产品上用体积小的USB TYPE C。大家看它的引脚定义就知道为什么这么受人欢迎了。

     

    5.接口保护

     同样的,外漏的接口在过3C认证要做-----ESD测试。 

     USB 2.0是480Mb/S,USB3.0是5Gb/S。这么高的速度不是随随便便的ESD保护二极管就可以了。还记得信号完整性仿真时加大负载后对信号产生的影响吗?所以这里采用---低电容TVS ESD保护二级管。

    ---更多硬件设计视频,可关注微信公众号“陈苍硬件设计”---

                                       

    展开全文
  • 介绍了一种由USB3.0控制器和CMOS图像传感器组成的图像采集系统的硬件设计;详细论述了CYUSB3014和OV7670的硬件连接方式和工作原理,包括如何利用FIFO芯片缓存一帧图像数据;介绍了系统的固件工作流程,包括CYUSB3014...
  • 摘 要:介绍了一种基于USB通讯的高速硬件精插补器的设计设计中采用FPGA实现精插补,并通过USB接口实现与上位PC机的高速数据通讯。该精插补器具有设计简单、易于实现、插补速度高等特点,可适用于高速数控系统的...
  • 硬件设计之二——信号设计02:USB设计 一. USB2.0  二. USB3.0  三. 注意事项  硬件设计之二——信号设计02:USB设计 USB是比较通用的,这里就写USB2.0和3.0的通用设计规则,以及几个实际中的...
  • USB硬件设计指南

    千次阅读 2013-08-01 09:30:44
    USB 设计中,USB 差分 DP/DM 对可工作于 480Mbps的高速模式,系统时钟可工作于 12 MHz、48 MHz 及 60 MHz,在硬件设计中属于高速设计部分,有许多方面需要特别注意,因为USB电缆容易形成单极天线,必须防止RF电流...
  • USB详解(三)-硬件设计注意事项

    千次阅读 2019-03-14 15:25:53
    USB2.0 设计中,USB 差分 D+/ D- 工作于 480Mbps的高速模式,系统时钟可工作于 12 MHz、48 MHz 及 60 MHz,在硬件设计中属于高速设计部分,有许多方面需要特别注意,因为USB电缆容易形成单极天线,必须防止RF...
  • EZ-USB-FX3-CYUSB3014硬件设计指南中文版,官方发布的中文版资料
  • 全速USB接口的最高传输率可达12Mb/s,比串口快了整整100倍,而执行USB2.0标准的高速USB接口速率更是达到了480Mb/s.这使得高分辨率、真彩色的大容量图象的实时传送成为可能。USB接口支持多个不同设备的串列连接,一个...
  • USB电路设计图解大全

    2020-07-14 16:35:52
    本文主要讲了USB电路设计图解大全,下面一起来学习一下
  •  USB(Universal Serial Bus)是最近几年逐步在PC领域广为应用的新型串行接口技术,它通用性好、实时性强、传输方式多样、成本低、易于扩展和使用,这些优点使它受到许多硬件厂商的青睐,各种类型的USB设备产品大量...
  • USB2.0硬件设计.pdf

    2010-05-22 10:02:53
    这是一本非常经常的USB学习书籍,我个人觉得仔细研究完这本书,比花很多时间研究其它书要好多了。
  • CH340C+RT9013+MINI USB接口板 AD设计硬件原理图+PCB文件,ALTIUM设计的2层板设计,包括完整的原理图和PCB文件,主要器件如下: Library Component Count : 12 Name Description ----------------------------------...
  • RS485 CAN USB VGA LVDS RS232 HDMI VGA 以太网接口电路电子产品接口EMC硬件设计标准电路资料合集: 485接口EMC设计标准电路.pdf CAN总线.pdf CAN接口EMC设计标准电路.pdf CPCI DRAFT.pdf DVI接口EMC设计标准电路.pdf...
  • 电子硬件单片机设计资料-USB接口设计.zip
  • stm32 迷你板子的usb自定义设计开发资源,可以借鉴参考
  • USB2.0 数据通信硬件设计电路特点: 具有集成式高速 PHY 收发器的 Sitara AM437x USB 2.0 高速端口 在线路/总线速度高达 480 Mbps 的 USB 设备之间进行数据传输 适用于高速 USB 2.0 布局的最佳实践布局设计指南 完整...
  • USB2.0摄像头微处理器支持高速USB2.0接口,内嵌强劲的图像后处理单元,JPEG高速编译码器,支持高达200万像素的CMOS传感器接口和CCD传感器接口,处理器设计的产品可以实现独特的运动监测功能与脸部追踪功能,这不仅...
  • USB3.0 hub芯片VL812ALTIUM硬件参考设计原理图+PCB+BOM+相关开发技术资料,可以做为你的设计参考。
  • USB 2.0 硬件设计

    2012-03-03 11:31:29
    USB 2.0 硬件设计
  • FT232R设计USB转RS485 ,串口板pdf硬件原理图PCB+AD集成封装库文件, ALTIUM工程转的PDF原理图PCB文件+AD集成封装库,已在项目中验证,可以做为你的设计参考。集成封装库器件列表: Library Component Count : 13 ...
  • 这是 OLPC XO-1/1.5/1.75/4 的简单开放硬件外设。 这些文件是使用 Linux 上的 Eagle 6.2.0 和 SparkFun 封装库创建的。 关于设计的一些细节: 支持使用 ATtiny85(最低成本)或 ATtiny861(14 个 I/O,稍贵)。 ...
  • usb设计大全,包括usb硬件设计,软件设计,usb协议等等。
  • 本文在分析CY7C68001通用USB2.0器件主要特征的基础上,阐述了一种TMS320VC54X与CY7C68001接口的方案,并针对TMS320VC54X扩展USB2.0接口进行了论述,给出了具体接口框图和关键代码。该方案对于使用其它微处理器开发...
  • GL850 4端口USBHUB板ALTIUM设计硬件原理图PCB工程文件,包括完整的原理图PCB文件,板子大小为85x40mm,2层板。可用Altium Designer(AD)软件打开或修改,已经制板验证使用,可作为你产品设计的参考。

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 51,783
精华内容 20,713
关键字:

usb硬件设计

友情链接: code.zip