verilog 订阅
Verilog HDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。 [1] 展开全文
Verilog HDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。 [1]
信息
外文名
Verilog HDL
作    用
描述数字系统硬件的结构和行为
应用学科
机械工程、仪器科学、计算机科学
用    途
表示逻辑电路图
性    质
一种硬件描述语言
Verilog HDL介绍
Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述,并可在相同描述中显式地进行时序建模。  Verilog HDL 语言具有下述描述能力:设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外,Verilog HDL语言提供了编程语言接口,通过该接口可以在模拟、验证期间从设计外部访问设计,包括模拟的具体控制和运行。  Verilog HDL语言不仅定义了语法,而且对每个语法结构都定义了清晰的模拟、仿真语义。因此,用这种语言编写的模型能够使用Verilog仿真器进行验证。语言从C编程语言中继承了多种操作符和结构。Verilog HDL提供了扩展的建模能力,其中许多扩展最初很难理解。但是,Verilog HDL语言的核心子集非常易于学习和使用,这对大多数建模应用来说已经足够。当然,完整的硬件描述语言足以对从最复杂的芯片到完整的电子系统进行描述。
收起全文
精华内容
下载资源
问答
  • Verilog

    2020-12-30 22:18:29
    verilog1.Verilog 1.Verilog Verilog学习

    verilog

    1.Verilog

    Verilog学习
    RUNBOOM.COM 学习

    展开全文
  • verilog

    2008-05-28 01:07:12
    适合想学verilog的人
  • system verilogverilog的区别,也讲了开发时的注意事项
  • 大话Verilog——Verilog入门(一)

    万次阅读 多人点赞 2018-07-09 19:17:24
    今天心血来潮想写Verilog系列的文章,翻开了以前看过的一些书的文章,想到,那时候学习Verilog的点点滴滴,仿佛在不久的昨天,笔者也从一个毛头小子变成了一个油腻中年大叔了。对于Verilog也有一些自己的想法,今日...

    笔者:Elin
    文章来至我的公众号:https://mp.weixin.qq.com/s/x-KlnwaXjKi76iUcOUU6eg

    前言

    今天心血来潮想写Verilog系列的文章,翻开了以前看过的一些书的文章,想到,那时候学习Verilog的点点滴滴,仿佛在不久的昨天,笔者也从一个毛头小子变成了一个油腻中年大叔了。对于Verilog也有一些自己的想法,今日以此系列来和大家分享下,不足之处请多多包涵。

    这个系列更新的步骤可能会比较慢的点,主要也是笔者想以一种简单,诙谐的形式来描述。而不想 像市面上很多的教程一样,很严肃很教科式,看起来并不轻松,还很痛苦,减少了很多人对Verilog的乐趣,所以系列主要以聊思路和思维为主,不会涉及到较多的程序。


    Verilog 的入门级概念

    Verilog是什么,是干嘛用的?这两个问题也是这篇文章的重点。

    这里写图片描述
    此图为电路板,以FPGA为CPU开发的电路板,图来至网络

    想到会看到我这篇文章的人,应该对电路板有点概念吧。做为一个电子人,是应该会懂的。没错,我这样认为,应该是没问题的,不过,我实验室刚刚进来的小伙子来实习的时候,确实问了一个惊为天人的问题!电路板是什么,不过还好他不是来搞技术的,也不是电子出身的,那时候可是把我吓出了一把冷汗,相信看这篇文章的各位,不会是……
    这里写图片描述
    那么上面的电路板和我们今天要聊的Verilog又有什么关系呢?
    那么我再来讲点电路板的设计流程吧。
    需求——原理图设计——Netlist输出——PCB设计——制版文件制作(包括了BOM)——制版(包括了贴片)——调试——投产

    这里写图片描述
    上图为原理图设计的部分截图
    图中是由一些芯品和电阻电容和其他电子器件构成,也是由这些器件来完成我们的功能设计的。
    而这其中的芯片则由N多个晶体管开关组成。

    这里写图片描述

    芯片正是由这些密密麻麻的晶体管组成(千万级别)。
    而这些晶体管组成的逻辑设计假如由上面我们的原理图设计方案来设计,那你们可以想象下工作量得有多大,当然一些简单的逻辑关系还是可以由以上原理图的方式来设计的,而一旦设计到了如上图密密麻麻的设计的话,原理图设计就遇到了瓶颈了。因此需要有一种可以简单代替工作的方式出现,所以我们的硬件描述语言就怎么出现了。
    而Verilog则属于硬件描述语言的一种,也是目前市面最流行的一种。
    这里写图片描述
    其实到了这里上面的两个问题也基本回答完毕了!
    读者可以自己组织下语言来回答下!!
    唉!!!看出你们这些笔者和我当初一样懒惰的了!!


    Verilog是硬件描述语言的一种,用以数字电子系统的设计,也是FPGA开发的流行语言。可以进行各种级别的逻辑设计,和用于仿真验证、时序分析等。

    在笔者还是个毛头的时候,总是认为聊一些技术,就直接聊技术嘛,为什么很多人总是喜欢聊聊这项技术的历史和发展,想想自己又不需要用到,这个确实对于新手来说没什么用处,直到后来笔者发现了解这些历史可以将你所学的知识给贯通起来,即你开始了解这项技术里面每个实现方法的前因后果,可谓是任督二脉怎么打通的必经之路呀。
    当然一个新手开始会关注一项技术的历史的时候,也是他有所积累的时候,对于新手来说,下面的图可以忽略不计,笔者认为这个图还是有必要放下来的。等到你们有所感悟的时候,再翻翻这篇文章来看吧Verilog的发展历史吧!
    这里写图片描述

    如果你觉得得笔者的文章对你有帮助,赏个鸡腿吃吃

    这里写图片描述

    欢迎关注我的公众号

    这里写图片描述

    读《有生之年,超级人工智能将如何导致人类灭绝或永生?》有感
    https://mp.weixin.qq.com/s/36ko5ZHULCUOpV6O8j4ZNA
    资源下载:
    在公众号后台回复:

    下载|郭天祥十天学会FPGA(cpld)视频

    下载|Cadence17.0

    下载|于博士Cadence视频教学

    下载|Altium Designer(AD)合集

    下载|FPGAs For Dummies

    下载|《爱上制作:75个最棒的制作项目》

    下载|Verilog数字系统设计教程(第2版)

    下载|《电路》

    下载|小米发布会PPT

    展开全文
  • 在linux下,对gvim进行了常用的配置,方便哦我们进行Verilog编程,里面还有SV语法高亮的文件
  • verilog IIC.rar

    2020-09-03 08:17:38
    verilog的IIC程序verilog的IIC程序verilog的IIC程序verilog的IIC程序verilog的IIC程序verilog的IIC程序verilog的IIC程序verilog的IIC程序verilog的IIC程序verilog的IIC程序verilog的IIC程序verilog的IIC程序verilog...
  • 从上图可以看出,Verilog适合系统级(system)、算法级(alogrithum)、寄存器传输机(RTL)、逻辑级(logic)、门级(gate)、电路开关级(switch)的设计,而System VerilogVerilog语言的扩展和延伸,更适合于可...

    在这里插入图片描述
    从上图可以看出,Verilog适合系统级(system)、算法级(alogrithum)、寄存器传输机(RTL)、逻辑级(logic)、门级(gate)、电路开关级(switch)的设计,而System Verilog是Verilog语言的扩展和延伸,更适合于可重用的可综合IP和可重用的验证用IP设计,以及特大型(千万门级以上)基于IP的系统级设计和验证。

    与传统的电路原理图输入法相比,Verilog的最大优点是其实现与工艺无关。

    Verilog以及它的扩展System Verilog是设计可重用IP,即软核、固核和验证用虚拟核所必须的语言。

    展开全文
  • Verilog简明教程Verilog简明教程(适用于略有HDL知识,想快速了解verilog的人)目录:A verilog的流行,有两方面的原因;B verilog与VHDL相比的优点C 典型的verilog模块D verilog语法要点A) verilog的流行,有两方面的原因:...

    Verilog简明教程

    Verilog简明教程(适用于略有HDL知识,想快速了解verilog的人)

    目录:

    A verilog的流行,有两方面的原因;

    B verilog与VHDL相比的优点

    C 典型的verilog模块

    D verilog语法要点

    A) verilog的流行,有两方面的原因:

    1 它是cadence的模拟器verilog-XL的基础,cadence的广泛流行使得verilog在90年代深入人心;

    2 它在硅谷获得广泛使用;

    B) verilog与VHDL相比的优点

    二者的关系仿佛C与FORTRAN,具体而言:

    1 verilog的代码效率更高:

    ? 比较明显的对比:

    VHDL在描述一个实体时采用entity/architecture模式,

    verilog在描述一个实体时只需用一个"module/edumodule"语句块.

    此外verilog的高效性还在很多地方体现出来;

    2 verilog支持二进制的加减运算:

    VHDL在进行二进制的加减运算时使用conv_***函数或者进行其他的定义,总之必须通知

    编译器;

    verilog直接用形如"c=a+b"的表示二进制的加减运算;

    3 综合时可控制性好:

    VHDL对信号不加区分地定义为"signal",

    而verilog区分为register类型的和wire类型的;

    但是也有人支持VHDL,认为verilog和VHDL的关系仿佛C和C++.

    C) 典型的verilog模块

    讨论以下典型电路的verilog描述:

    * 与非门;

    * 加法器;

    * D触发器;

    * 计数器;

    * latch;

    * 时序机;

    * RAM;

    * 模块引用;

    * 预编译;

    * 与非门的verilog描述如下:

    //verilog使用和C语言相同的注释方法

    module nd02(a1,a2,zn);//一个verilog模块总是以module开始,以endmodule结束, ?? //nd02是模块名,a1,a2,zn是模块的3个输入输出信号

    input a1,a2;? //告诉编译器a1,a2对此模块而言是输入,并且数据类型是"bit"

    output zn;? //告诉编译器zn对此模块而言是输出,数据类型也是"bit"

    nand (zn,a1,a2); //我理解nand是运算符,我们不必深究verilog中的正式术语是什

    展开全文
  • Verilog简介

    2020-08-14 14:48:52
    verilog的由来: 1983年,Gateway设计自动化公司的工程师创立了Verilogs.当时Gateway设计自动化公司还叫做自动集成设计系统(Automated Integrated Design Systems),1985年公司将名字改为Gateway设计自动化。这个...
  • Verilog HDL、Verilog-A、Verilog-AMS笔记

    千次阅读 2018-07-13 17:26:34
    【暂未关注:VerilogVerilog-A、Verilog-AMS在语法上有无区别。】Verilog-HDL :处理数字信号Digital signalVerilog-A :处理模拟连续时间信号Analog continuous-time signalVerilog-AMS :处理模拟离散时间信号...
  • LDPC编码Verilog代码

    2019-08-25 14:42:31
    LDPC编码Verilog代码 LDPC编码Verilog代码
  • system verilog 快速入门

    2018-01-26 15:04:49
    system verilog 快速入门,system verilog 快速入门,system verilog 快速入门,system verilog 快速入门,system verilog 快速入门,system verilog 快速入门
  • VerilogA教程

    2018-03-09 09:17:37
    很不错的资料,对学习Verilog很有帮助
  • verilog 入门教程

    万次阅读 多人点赞 2014-06-16 11:14:01
    verilog 入门教程  2011-07-23 10:21:15| 分类: Verilog | 1.1 什么是Verilog HDL? 1.2 Verilog的历史 1.3 Verilog的主要描述能力 2.1 Verilog-模块 2.2 Verilog-时延 2.3 Verilog-...
  • 电子密码锁的设计(Verilog HDL实现)

    千次阅读 多人点赞 2020-06-25 21:45:53
    电子密码锁的设计(Verilog HDL实现) 任务书如下:(需要源码请留下邮箱,下面实验报告的代码可能不完整) 实验报告如下: 一、社会调研与资料查阅 调研对象:锁具市场和各大小区的门禁系统。 工作过程与方法:经过在...
  • verilog入门书籍

    2018-07-20 08:31:23
    verilog还是夏老师讲的好,这本书籍自己感觉很好,推荐给有需要的朋友们
  • Verilog初级教程(3)Verilog 数据类型

    千次阅读 2020-06-26 16:45:30
    本篇博客讲的是Verilog HDL中的数据类型,我最常用的数据类型,无非就三种,reg、wire,integer;其中integer 主要在for 循环中使用。
  • 仿真中通常会依次执行一组Verilog语句。这些语句被放置在一个程序块中。在Verilog中主要有两种类型的程序块--initial块和always块。
  • Verilog 1995 和Verilog 2001语法比较

    千次阅读 2019-04-27 11:54:02
    2001年3月IEEE正式批准了Verilog‐2001标准(IEEE1364‐2001),与Verilog‐1995相比主要有以下提高。 1、模块声明的扩展 (1)Verilog‐2001允许将端口声明和数据类型声明放在同一条语句中,例子如下: (2)...
  • 大话Verilog-Verilog入门(二)

    万次阅读 多人点赞 2018-07-14 11:11:00
    Verilog与原图之间的联系 很多人学习Verilog后,说Verilog不就是一门语言嘛,我干嘛还要去学习电子的原理图呀,当初我学习C的时候,也是这样子过来的呀。 今天我们的主题之一便是来理清Verilog与电路原理图之间的...
  • 选择VHDL或者verilog HDL还是System Verilog

    千次阅读 2019-12-31 16:42:14
    目前最主要的硬件描述语言是VHDL和verilog HDL及System Verilog。 VHDL发展的较早,语法严格;而Verilog HDL是在C语言的基础上发展起来的一种硬件描述语言,语法较自由;System Verilog可以看做是Verilog HDL的升级...
  • Verilog初级教程(10)Verilog的always块

    千次阅读 2020-07-12 01:57:45
    always块是Verilog中的程序块之一。always块内的语句是按顺序执行的。
  • Verilog基础语法 逻辑值 ​  逻辑0: 表示低电平,对应电路GND ​  逻辑1:表示高电平,对应电路VCC ​  逻辑X:表示未知,输入端存在多种输入情况,可能是高电平,也可能是低电平 ​  逻辑Z: 表示高组态,外部...
  • 模块化设计思想是Verilog的核心,也是数字设计的核心,模块化设计就像搭建积木一样搭建数字电路。
  • Verilog语言生成正弦波

    2018-07-20 15:14:54
    Verilog语言生成正弦波Verilog语言生成正弦波Verilog语言生成正弦波Verilog语言生成正弦波
  • Verilog语言学习

    2020-10-16 16:10:57
    简介 这里记录学习Verilog的知识性与总结性笔记,允许语法、小程序等内容。 目录 Verilog介绍性内容 Verilog数据表示 Verilog运算符 Verilog的三种Case语句 Verilog的四种循环语句
  • Verilog-2001 VS Verilog-1995

    2017-10-26 10:50:17
    Verilog-1995 VS Verilog-2001 2001年3月IEEE正式批准了Verilog‐2001标准(IEEE1364‐2001),与Verilog‐1995相比主要有以下提高。 1、模块声明的扩展 (1) Verilog‐2001允许将端口声明和数据类型声明放在同...
  • Verilog设计实例(7)基于Verilog的数字电子钟设计

    千次阅读 多人点赞 2020-06-17 21:51:43
    基于模块化的设计思想, 采用 Verilog HDL 语言设计一个能进行时、分、秒计时的二十四小时制的数字电子钟, 并具有整点报时功能。 采用数码管进行时间显示,要求显示格式为:小时-分钟-秒钟。
  • 流水灯verilog代码

    2017-11-27 11:01:47
    流水灯verilog代码,一个简单工程,适合verilog初学者上手。
  • 本篇博文进一步延伸,Verilog中也存在多维数组,它对应的硬件逻辑可以是存储器,诸如RAM,ROM,以及FIFO等。

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 27,717
精华内容 11,086
热门标签
关键字:

verilog