计算机中CPU的中断响应时间指的是（）的时间。

解析：cpu的中断响应时间是指从发出中断请求到进入中断处理所用的时间

CPU响应中断的时间是( )。

A．一条指令结束

B．外设提出中断

C．取指周期结束

D．程序执行结束

解析：把一条指令执行完作为响应中断的条件

1．中断源如何向CPU表达中断请求
  一般是设置中断请求触发器，在需要CPU服务时，将中断请求触发器置位，其1端或0端输出的跳变作为中断请求信号。显然中断源可以随时提出中断请求。    
  2．中断请求何种情况下才可能得到CPU响应
  一个中断请求在同时具备下列两个条件时，才有可能得到CPU响应：
  ①该中断源未被屏蔽；
  ②该中断请求在当前所有中断请求中级别最高。
  3．CPU何时响应中断
  CPU在同时满足下列两个条件时，响应中断：
  ①IF=1(对非屏蔽中断，没有此项要求)；
  ②现行指令执行完。
  CPU在每一个指令周期的最后一个总线周期的最后一个时钟周期的开始采样中断请求输入线，若有中断请求，则下一步不进入取指令周期，而进入中断响应周期，如图5．1所示。对于8086系列CPU，中断响应周期为两个。
之所以把一条指令执行完作为响应中断的条件，是因为中断响应周期以及中断服务程序要占用CPU资源。如果在执行一条指令的中间响应中断，则指令的当前状态既不能保存也无法加以恢复。与此相对比，DMA操作是在DMA控制器的作用下进行的，不占用CPU资源，所以在一条指令执行中间、当前总线周期结束即可进入DMA周期。

中断响应可以分为以下几个步骤：

正确答案：A

cpu是如何响应中断

话不多说，先来看看本篇文章的思维导图。

1.NVIC的理解

在讲解cpu是如何响应中断之前，我们先来讲解以下NVIC，可能不是讲的很全，只是挑一些比较深的东西。
先来看看NVIC的结构。

这是NVIC的控制器，其实NVIC在内存中就是一个接口芯片，通过译码电路连接到总线上，可以把NVIC想象成一个内存块。

这些寄存器就是控制NVIC的主要的寄存器，我们对NVIC的配置大部分都是通过对上面的寄存器进行配置以实现我们想要的功能。每个寄存器的功能可以去CORTEX-M4手册上去看看。

2.配置NVIC

我们一般的工程中，配置NVIC主要用到的寄存器也就三个。
AIRCR,ISER,IP
1.配置AIRCR 2.配置ISER，3.配置IP.


上面两个函数的作用就是配置那三个寄存器。但凡是要用到中断的项目都要加上这两个函数。对NVIC的配置主要就是先配置优先级分组，但是，在这里说一下，在一个工程项目中，组别是要确定的，不可以是不一样的，标准要统一，配置好分组后就得将相应的中断给使能了，如果你不使能，即使触发了中断，cpu也不会去响应（但是会被悬挂起来），cpu如何去响应，在后文中有讲解。之后，你还得配置优先级，这样，对NVIC的配置也就算完成了。
我觉得最重要的还是将相应中断使能才是配置NVIC最重要的步骤。

3.cpu是如何响应中断

CPU响应中断的条件

1．中断源如何向CPU表达中断请求

一般是设置中断请求触发器，在需要CPU服务时，将中断请求触发器置位，其1端或0端输出的跳变作为中断请求信号。显然中断源可以随时提出中断请求。

2．中断请求何种情况下才可能得到CPU响应

一个中断请求在同时具备下列两个条件时，才有可能得到CPU响应：

①该中断源未被屏蔽；

②该中断请求在当前所有中断请求中级别最高。

3．CPU何时响应中断

CPU在同时满足下列两个条件时，响应中断：

①IF=1(对非屏蔽中断，没有此项要求)；

②现行指令执行完。

CPU在每一个指令周期的最后一个总线周期的最后一个时钟周期的开始采样中断请求输入线，若有中断请求，则下一步不进入取指令周期，而进入中断响应周期。 之所以把一条指令执行完作为响应中断的条件，是因为中断响应周期以及中断服务程序要占用CPU资源。如果在执行一条指令的中间响应中断，则指令的当前状态既不能保存也无法加以恢复。
也就是说cpu每执行完一条指令后，它都会去采样中断请求输入线，如果有，则就会根据中断源的信息（中断源是什么）到中断向量表中去查询相应的中断函数的入口地址从而去执行中断服务函数。（不会轮询（个人理解））
因为我找不到NVIC的框图，所以我根据我自己的理解对这个中断请求输入线进行了画图描述。
由外设产生的中断信号，除了 SysTick 的之外，全都连接到 NVIC 的中断输入信号线
以上就是本篇博客的的理解，其中有一些内容是“抄袭”其他博主优秀的博文，我就投自制了。

1.单、双缓冲区和中断频率、中断响应时间题

我们知道，减少对CPU的中断频率，放款CPU中断响应时间的限制是引入缓冲区的作用之一。

我们经常会遇到求引入缓冲区，求中断频率的问题。所以在此对的做法进行总结。

1.1. 例题

以下是a)、b)、c)分别是引入不同缓冲区求解CPU中断频率和中断的响应时间题。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-ed0oOwjB-1608347471472)(D:\笔记图片集\1605511733115.png)]

解题过程：

要求中断频率——就要求每隔多少秒中断一次

所以解题顺序：每隔着多少秒中断一次——>求单位时间中断次数（即中断频率）

• ①每次隔几秒中断一次（缓冲区满所用的时间即中断一次所需的时间）：

  1bit ÷ 9.6k/s ≈ 100us

• ②单位时间中断次数（中断频率）：

  1s ÷ 100us = 9.6(k/s)

  每秒中断9.6k次 (9.6x1024次)

b)和c)的中断频率解析，可以参照a）。

下面只说一下对于中断的响应时间求解：

• （b）的中断响应时间：

  CPU必须在下一数据写入对缓冲区之前，对当前缓冲区中数据进行响应处理，否则缓冲区中的数据将会被覆盖掉。

  所以（b）中，要在下1bit数据输入缓冲区前，处理完数据、让出缓冲区。所以响应时间为100us以内（因为每1bit数据到达时间需要100us）。

• ©的中断响应时间：

  因为(c)中为双缓冲区，所以只要在另一个缓冲区装满时，处理并让出当前缓冲区即可。

  所以中断响应时间为100*8 = 800us

由上可知，增加缓冲区的大小只能降低CPU的中断频率， 不能放宽CPU的中断响应时间。

1.2. 现实生活例子

为了便于理解，下面举个现实生活中的例子。

就拿学生上课迟到，老师处理学生来举例子。其中会有以下几个角色：

• 老师——对应着CPU
• 学生——对应着1bit数据
• 教室外的椅子——对应着缓冲区

情景①：

题目：老师正在讲课，并且在外面放置了一把椅子，供迟到的学生坐着等待，当椅子坐满学生后老师再叫进迟到的学生进行处理。老师很贴心必须让每一个迟到的人都能坐上椅子，并且每20s就会有一个迟到的学生到来。

题解：

• 中断频率：

  $60÷20=3（s）$

  老师1分钟要停下3次来处理学生，中断频率为3（次/分）。

• 中断响应时间：

  为20。

  因为老师必须在下一个学生到达之前，处理完该学生，让出椅子。所以老师的中断响应时间为20s以内。

情景②：

题目：接下来，老师把椅子增加到了8把。

题解：

• 中断频率

  $8\ast 20=160（s）$ ——160s坐满椅子

  1分÷160秒 = 60 ÷160 = 0.375

  所以老师每分钟中断0.375次。

• 中断响应时间：

  然而下一学生还是20s到达，所以中断响应时间还是20s.

情景③：

题目：接下来，老师讲椅子数改为2排， 每排有8把椅子。每当坐满一排之后，老师再处理学生。

题解：

• 中断频率

  8*20 = 160 (s) ——还是每160秒坐满椅子

  1分÷160秒 = 60÷160 = 0.375

  所以老师每分钟中断0.375次。

• 中断响应时间：

  因为椅子变成两排，所以老师只需要在另一排做满之前处理完就可以。

  20*8 = 160(s)

  所以中断响应时间放宽到了160s。

我们再通过表格来表示以下例子中情景②和操作系统图片2的对应关系：