精华内容
下载资源
问答
  • LVTTL LVCMOS电平标准

    2018-06-02 12:17:44
    介绍了LVTTL LVCMOS电平标准,对LVTTL LVCMOS电平认识不清楚的推荐。
  • LVTTL电平标准即低电压三极管-三极管逻辑电平标准是EIA/JESDSA的一种通用的3.3V电平标准,该标准的输入输出供电电压(VCCO)为3.3V,不需要参考电压(VREF)和终端电压(VTT)。LVTTL电平标准终端连接示意图如下所示...

    一、LVTTL(LowVoltage Transistor-Transistor Logic)

    LVTTL电平标准即低电压三极管-三极管逻辑电平标准是EIA/JESDSA的一种通用的3.3V电平标准,该标准的输入输出供电电压(VCCO)为3.3V,不需要参考电压(VREF)和终端电压(VTT)。LVTTL电平标准终端连接示意图如下所示,包括单向的和双向的终端链接方式。
    在这里插入图片描述
    LVTTL电平标准的具体参数如下表所示
    在这里插入图片描述

    注:VIH是输入高电平,VIL是输入低电平,VOH是输出高电平,VOL是输出低电平

    • 内部电压Xilinx简称VCC,Altera简称VCCINT;IO电压Xilinx简称VCCO,而Altera简称VCCIO
    • FPGA的IOB被划分为若干个组(bank),每个bank的接口标准由其接口电压VCCO决定,一个bank只能有一种VCCO,但不同bank的VCCO可以不同

    二、LVCMOS(LowVoltage Complementary Metal Oxide Semiconductor)

    LVCMOS电平标准即低压互补金属氧化物半导体电平标准是JEDEC(JESD8-5)的一种通用电平标准,该标准在V5系列FPGA中包括LVCMOS12、LVCMOS15、LVCMOS18、LVCMOS25和LVCMOS33。LVCMOS电平标准终端连接示意图如下所示,包括单向的和双向的终端链接方式。
    在这里插入图片描述
    在这里插入图片描述
    常用的LVCMOS电平标准为LVCMOS33和LVCMOS25。

    LVCMOS33电平标准的具体参数如下表所示
    在这里插入图片描述
    LVCMOS25电平标准的具体参数如下表所示
    在这里插入图片描述

    三、PCI(PeripheralComponent Interconnect)

    PCI电平标准即外设器件互联电平标准,该标准支持33MHz和66MHz的总线应用,包括PCI-X、PCI-33、PCI-66等各类电平标准,该标准的输入输出供电电压(VCCO)为3.3V,不需要参考电压(VREF)和终端电压(VTT)。
    PCI33_3和PCI66_3电平标准的具体参数如下表所示
    在这里插入图片描述
    PCI-X直流电平标准的具体参数如下表所示
    在这里插入图片描述

    四、GTL(GunningTransceiver Logic)

    GTL电平标准即冈宁收发器逻辑电平标准,是Xerox发明的一种高速总线电平标准,该标准需要差分放大输入buffer和漏极开路(高阻)输出buffer。GTL为类似CMOS的一种结构,输入为比较器结构,比较器一端接参考电平,另一端接输入信号。1.2V电源供电。

    不连接VCCO的电路连接方式如下图所示
    在这里插入图片描述
    GTL标准不需要VCCO,但GTL_DCI标准需要连接1.2V的VCCO。其电路连接方式如下图所示
    在这里插入图片描述
    GTL电平标准的具体参数如下表所示
    在这里插入图片描述

    五、LVDS(Low-Voltage Differential Signaling ,低电压差分信号)

    1、名词解释

    LVDS(Low-Voltage Differential Signaling ,低电压差分信号)是美国国家半导体(National Semiconductor, NS,现TI)于1994年提出的一种信号传输模式的电平标准,它采用极低的电压摆幅高速差动传输数据,可以实现点对点或一点对多点的连接,具有低功耗、低误码率、低串扰和低辐射等优点,已经被广泛应用于串行高速数据通讯场合当,如高速背板、电缆和板到板数据传输与时钟分配,以及单个PCB内的通信链路。

    2、技术标准

    LVDS技术规范有两个标准,即TIA(电讯工业联盟)/EIA(电子工业联盟)的ANSI/TIA/EIA-644标准(LVDS接口也因此称为RS-644接口)与IEEE 1596.3标准。

    3、技术原理

    通常一个简单的点到点(point to point )LVDS的电路结构如下图所示:

    在这里插入图片描述
    其基本优势是结构简单,功耗低,速度快,抗干扰能力强,能够传输5-10m。

    3.1、物理层技术

    LVDS电平标准采用一对(两根)差分信号线传输数据。

    通过驱动3.5mA的稳定电流电源,可在100Ω終端时,以350mV这样非常低振幅的差动信号来高速传送数据。其数据传输速度在规格内限定最大为655Mbit/秒。但这并不是极限值。通过各半导体厂商独有的加工,可以完成3Gbit/秒左右的高速传输速度。
    在这里插入图片描述
    LVDS的差动信号波形的具体示例请见图2。
    在这里插入图片描述
    将两根差动信号–正电极信号(A+)和负电极信号(B−),以1.2V的共同电压(Voc)为中心,使2个信号间以350mV的电位差摆动。然后,用探针测定示波器的差动,会得到图2这样的信号波形。这就是两个信号的振幅差((A+)−(B−))。以差动探针测定,就能得到振幅差的计算结果。但是这样的信号波形并不是物理存在的。

    3.2、LVDS收发器

    LVDS的发送器与接收器的基本结构如下图所示。它使用两根线(即差分信号线)来传输一个信号,并且使用恒流源(Current Source)驱动,即电流驱动型(而TTL、CMOS之类电平标准为电压驱动型)。
    在这里插入图片描述
    从LVDS结构原理可以看出,一对差分信号线只能够进行一个方向的数据传输,即单工通信(也称为点对点传输,point-to-point),但是我们常见的USB接口也只是使用一对差分信号线,为什么却可以双向传输呢?原因很简单,它是使用两对驱动器与接收器组合而成的,如下图所示:
    在这里插入图片描述
    这是一种半双工(half duplex)的配置结构,也就是说,在任意时刻差分信号线仍然只能是往一个方向传输数据,但可以分时进行双向数据传输,当驱动器1向接收器1发送数据时,驱动器2与接收器2相当于无效的,反之亦然。

    六、SSTL(Stub Series Terminated Logic)

    SSTL,即Stub Series Termination Logic, 短截线串联终端逻辑,和普通SDRAM的接口相比,DDR SDRAM接口电路的设计提出了更高的要求,其接口电路设计复杂度大幅度增加。为了解决DDR SDRAM接口电路的不足所带来的系统瓶颈问题,SSTL接口电路设计技术应运而生,SSTL规定了开关特点和特殊的端接方案,它可获得高达200MHz的工作频率。
    SSTL分为SSTL_3(3.3V)、SSTL_2(2.5V)、SSTL_18(1.8V)、SSTL_15(1.5V)(对应的VREF=VTT分别为1.5V、1.25V、0.9V、0.75V),对应不同的供电电压,SSTL是传输线终端匹配的,因此SSTL具有输出阻抗和匹配方法的要求,这使其在高速信号传输时降低了EMI,改善了建立时间。SSTL的输入是一个差分比较电路,一端为输入,另一端为参考电压VREF,信号逻辑状态参考电平位VREF,而不再是GND,VREF为VDD的一半。DDR使用的就是SSTL电平标准。
    在这里插入图片描述
    SSTL与LVTTL驱动器没有太多的不同,但是输入缓冲却非常不同。SSTL输入是差分对,因此输入级提供较好的电压增益以及较稳定的阈值电压,这使得对小的输入电压摆幅具有比较高的可靠性。
    在这里插入图片描述
    SSTL对于不同类型的驱动器有不同的参数。SSTL_3和SSTL_2定义了2类驱动器,以区别不同的终端匹配方案。SSTL_18没有明确的类型定义,但是,取决于终端环境,驱动器必须能够在输入缓冲处产生相应的电压摆幅。

    SSTL电源电压等级:
    在这里插入图片描述
    SSTL输入规格:
    在这里插入图片描述

    另:
    DIFF_SSTL:全称 Difference Stub Series Terminated,是带有差分功能的 SSTL。
    Logic,差分短截线串联端接逻辑,是带有差分功能的SSTL。 DDR3 的管脚使用的是 SSTL 或者 DIFF_SSTL。

    七、HSTL(High Speed Transceiver Logic)

    HSTL,即High Speed Transceiver Logic 高速收发逻辑,其最主要用于高速存储器读写,传统的慢速存储器阻碍了高速处理器的运算操作,此标准所要求的I/O结构是差分放大输入(一个输入内部关联成一个用户提供的输入参考电压,此电压用于单端输入)和使用Vcco的输出,VREF为VDD的一半。
    在中频区域(100~180MHz),可供选择的单端信号IO结构有:HSTL、GTL/GTL+、SSTL、LVTTL。在180MHz以上,HSTL是唯一可用的单端IO接口。利用HSTL的速度,快速I/O接口明显地提高了整个系统的性能。HSTL是高速存储器应用的I/O接口选择,同时也很完美地提供了驱动多个内存模块地址总线的能力。QDR使用的就是HSTL电平标准。

    JEDEC定义了四种驱动模式:Class I~IV,其区别仅在于输出电流的不同:
    • Class I:IOH≥8mA,IOL≥-8mA;并行终端负载
    • Class II:IOH≥16mA,IOL≥-16mA;串行终端负载
    • Class III:IOH≥8mA,IOL≥-24mA;并行终端负载
    • Class IV:IOH≥8mA,IOL≥-48mA;并行终端负载
    在这里插入图片描述
    在这里插入图片描述

    另附:

    VCCO:端口电压,电平标准,同一个VCCO下可兼容不同的IO标准。
    VREF:参考电压,给部分输入标准提供参考电压。

    每个BANK只能有一个VCCO,同一个VCCO下的标准可以不同。不同BANK可支持不同的VCCO。这就是电平兼容,电平兼容如下:
    在这里插入图片描述
    内部电压Xilinx简称VCC,Altera简称VCCINT;IO电压Xilinx简称VCCO,而Altera简称VCCIO。

    除了TTL、COMS接口电平之外,LVDS、HSTL、GTL/GTL+、SSTL等新的电平标准逐渐被很多电子产品采用, 比如:

    • 液晶屏驱动接口一般都是LVDS接口
    • 数字I/O一般是LVTTL电平
    • SDRAM、DDR电平一般是HSTL、SSTL的

    在这样的混合电平环境里面,如果用传统的电平转换器件实现接口会导致电路复杂性提高。利用FPGA支持多电平共存的特性,可以大大简化设计方案,降低设计风险

    SSTL细分的话有:SSTL3、SSTL2、SSTL18、SSTL15分别表示3.3V、2.5V、1.8V 和1.5V电平标准
    其中SSTL3用于SDRAM,SSTL2用于DDR,SSTL18用于DDR2,SSTL15用于DDR3
    SSTL还会分等级,常用的是等级I和等级II,比如 SSTL18_II

    1、IOB内部可例化的原语

    IOB内部有多种输入输出缓冲资源(buffer resource),他们可以原语的形式调用,在Spartan-6系列里:

    单端IO标准的原语如下5个:

    原语 功能
    IBUF 输入缓冲
    IBUFG 时钟输入缓冲
    OBUF 输出缓冲
    OBUFT 输出三态缓冲
    IOBUF 输入输出缓冲

    同时有7个差分IO标准的原语:

    原语 功能
    IBUFDS 输入缓冲
    IBUFGDS 时钟输入缓冲
    IBUFDS_DIFF_OUT 取反输出缓冲
    IBUFGDS_DIFF_OUT 时钟取反输出缓冲
    OBUFDS 输出缓冲
    OBUFTDS 三态输出缓冲
    IOBUFDS 输入输出IO缓冲

    2、IOB内可用IO电平标准

    每一种IO接口标准均有其特有的电压、电流、输入输出缓冲和端接匹配技术要求,IOB支持多种电平标准,用户可以自由灵活地为自己的设计选择合适的IO电平标准,Spartan-6系列支持的IO电平标准如下:

    标准 解释 用途及厂商 输入缓冲 输出缓冲
    单端IO电平标准 - - - -
    LVTTL Low Voltage TTL General purpose 3.3V LVTTL Push-Pull
    LVCMOS Low Voltage CMOS General purpose CMOS Push-Pull
    PCI Peripheral Component Interconnect PCI bus LVTTL Push-Pull
    I2C Inter Integrated Circuit NXP CMOS Open drain
    SMBUS System Management Bus Intel CMOS Open drain
    SDIO Secure Digital InputOutput SD Card Assoc,Memory Card CMOS Push-Pull
    Mobile DDR Low Power DDR CMOS Push-Pull
    HSTL High-Speed Transceiver Logic Hitachi SRAM; IBM;three of four classessupported Vref based Push-Pull
    HSTL18 High-Speed Transceiver Logic Hitachi SRAM; IBM;three of four classes supported Vref based
    SSTL3 Stub Series Terminated Logic for 3.3V SDRAM bus; Hitachi and IBM; two classes Vref based Push-Pull
    SSTL2 SSTL for 2.5V DDR SDRAM Vref based Push-Pull
    SSTL18 SSTL for 1.8V DDR2 SDRAM Vref based Push-Pull
    SSTL15 SSTL for 1.5V DDR3 SDRAM Vref based Push-Pull
    差分IO电平标准 - - - -
    LVDS25;LVDS33 Low Voltage Differential Signaling High-speed interface, backplane, video; National, TI Differential Pair Differential Pair
    BLVDS Bus LVDS Bidirectional,multipoint LVDS Differential Pair Pseudo Differential Pair
    DISPLAY PORT Auxiliary channel interface for DISPLAY PORT Flat panel displays Differential Pair Pseudo Differential Pair
    LVPECL Low Voltage Positive ECL High-speed clocks Differential Pair N/A
    MINI_LVDS mini-LVDS Flat panel displays Differential Pair Differential Pair
    RSDS Reduced Swing Differential Signaling Flat panel displays Differential Pair Differential Pair
    TMDS Transition Minimized Differential Signaling Silicon Image;DVI/HDMI Differential Pair Differential Pair
    PPDS Point-to-Point Differential Signaling LCDs Differential Pair Differential Pair
    Differential Mobile DDR Differential LPDDR for CK/CK# Differential Pair Pseudo Differential Pair
    DIFF_HSTL_I;DIFF_HSTL_III;DIFF_HSTL_IV;DIFF_HSTL_I_18;DIFF_HSTL_III_18;DIFF_HSTL_IV_18 Pseudo Differential HSTL SRAM Differential Pair Pseudo Differential Pair
    DIFF_SSTL3_I;DIFF_SSTL3_II;DIFF_SSTL2_I;DIFF_SSTL2_II;DIFF_SSTL18_I;DIFF_SSTL18_II;DIFF_SSTL15_II Pseudo Differential SSTL DDR, DDR2,DDR3 SDRAM Differential Pair Pseudo Differential Pair

    3、DDR相关

    SDRAM从发展到现在已经经历了四代,分别是:第一代SDR SDRAM,第二代DDR SDRAM,第三代DDR2 SDRAM,第四代DDR3 SDRAM,现在已经发展到DDR5 SDRAM。

    • DDR SDRAM是Double Data Rate Synchronous Dynamic Random Access Memory(双数据率同步动态随机存储器)的简称,是由VIA等公司为了与RDRAM相抗衡而提出的内存标准,为第二代SDRAM标准。其常见标准有DDR 266、DDR 333和DDR 400。其对于SDRAM,主要它允许在时钟脉冲的上升沿和下降沿传输数据,这样不需要提高时钟的频率就能实现双倍的SDRAM速度,例如DDR266内存与PC133 SDRAM内存相比,工作频率同样是133MHz,但在内存带宽上前者比后者高一倍。这种做法相当于把单车道更换为双车道,内存的数据传输性能自然可以翻倍。
    • DDR2(Double Data Rate 2)SDRAM是由JEDEC(电子设备工程联合委员会)开发的第三代SDRAM内存技术标准,1.8v工作电压,240线接口,提供了相较于DDR SDRAM更高的运行效能与更低的电压,同样采用在时钟的上升/下降延同时进行数据传输的基本方式,但拥有两倍于上一代DDR内存预读取能力(即4bit数据读预取能力),其常见的频率规范有DDR2 400\533\667\800\1066\1333等,总线频率553MHz的DDR2内存只需133MHz的工作频率
    • DDR3 SDRAM相比起DDR2具备更低的工作电压(1.5v),240线接口,支持8bit预读,只需133MHz的工作频率便可实现1066MHz的总线频率。其频率从800MHz起跳,常见频率有DDR3 800\1066\1333\1600\1866\2133等。DDR3是当前流行的内存标准,Intel酷睿i系列(如LGA1156处理器平台)、AMD AM3主板及处理器的平台都是其“支持者”。
    • DDR4与DDR3一样是8位预取,为什么频率增加了一倍呢?因为DDR4采用了与GDDR5(显存)类似的方式,即Bank Group。(数据预取的增加变得更为困难)至于怎么会使速度翻倍,查阅资料,但没看懂,跟内部的结构有关。另外,具有更可靠的传输规范,数据可靠性进一步提升;工作电压降为1.2V,更节能。
      在这里插入图片描述

    相关定义:

    核心频率:为内存Cell阵列(即内部电容)的刷新频率
    时钟频率:I/O Buffer(输入/输出缓冲)的传输频率(I/O频率或工作频率)
    等效频率:指数据传送的频率(即数据频率)
    关系:工作频率=核心频率×n/2;等效频率=工作频率×2(此处的2即DDR在上升下降沿都读写的原因);
    在这里插入图片描述
    从1~5DDR的核心频率没有多大的进步,频率一直在133MHz-200MHz之间徘徊,这是因为电容的刷新频率受制于制造工艺而很难取得突破(颗粒物理上原因)。但是内存的频率却一直在成倍增加,这因为采用了预取的技术。(一直没找到资料说明核心频率就是DDR外接CLK引脚的频率)
    在这里插入图片描述

    参考:
    http://m.elecfans.com/article/1309878.html
    https://www.doczhi.com/p-862400.html
    https://blog.csdn.net/ys2333/article/details/106868355
    https://www.cnblogs.com/lifan3a/articles/5217897.html
    https://blog.csdn.net/qq_35569806/article/details/87920804
    https://www.amobbs.com/thread-5743161-1-1.html
    https://blog.csdn.net/u012489236/article/details/107730731

    展开全文
  • 我们常见的电平标准有很多,单端的例如LVTTL,差分的例如LVDS。但在实际使用时,却有以下几个问题。 1.应该在哪里使用? 2.有什么好处? 3.有什么限制? 一、数据传输速率与距离 在高速率传输情况下,我们基本使用差...



    前言

    我们常见的电平标准有很多,单端的例如LVTTL,差分的例如LVDS。但在实际使用时,却有以下几个问题。
    1.应该在哪里使用?
    2.有什么好处?
    3.有什么限制?


    一、数据传输速率与距离

    在高速率传输情况下,我们基本使用差分信号进行数据传输。我们得考虑数据需要传输多远,传输多快。

    请添加图片描述
    在这里插入图片描述
    从图中可以看出CML(Current-Mode Logic ) 和 LVPECL(Low-Voltage Positive-Emitter-Coupled Logic)两种电平标准的传输速率最快,可达10Gbps,但是,传输距离也是最短的。

    二、电平标准

    1.差分信号

    请添加图片描述
    请添加图片描述
    请添加图片描述
    可以看到,大多数差分信号都是CML驱动逻辑,因此在差分接收端,都会有一个终端电阻并联在差分的P-N端,同时,差分信号也不是不需要GND,PN两端对地都会有一个偏置电压。

    2.单端信号

    请添加图片描述
    从图中可以看到,最常见的TTL电平可以兼容许多电平标准,但是需要注意。实际情况还是得查看的芯片手册。

    展开全文
  • 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL...

    现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。

    TTL
    全名:Transistor-Transistor Logic 三极管结构。
    Vcc:5V;VOH>=2.4V;VOL<=0.5V;VIH>=2V;VIL<=0.8V。
    因为2.4V与5V之间还有很大空闲,对改善噪声容限并没什么好处,又会白白增大系统功耗,还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。

    LVTTL
    又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。
    3.3V LVTTL: Vcc:3.3V;VOH>=2.4V;VOL<=0.4V;VIH>=2V;VIL<=0.8V。
    2.5V LVTTL: Vcc:2.5V;VOH>=2.0V;VOL<=0.2V;VIH>=1.7V;VIL<=0.7V。
    更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片,使用时查看芯片手册就OK了。

    TTL使用注意
    TTL电平一般过冲都会比较严重,可能在始端串22欧或33欧电阻; TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。

    CMOS
    全名:Complementary Metal Oxide Semiconductor( PMOS+NMOS)
    Vcc:5V;VOH>=4.45V;VOL<=0.5V;VIH>=3.5V;VIL<=1.5V。
    相对TTL有了更大的噪声容限,输入阻抗远大于TTL输入阻抗。

    LVCMOS
    对应3.3V LVTTL,出现了LVCMOS,可以与3.3V的LVTTL直接相互驱动。
    3.3V LVCMOS:
    Vcc:3.3V;VOH>=3.2V;VOL<=0.1V;VIH>=2.0V;VIL<=0.7V。
    2.5V LVCMOS:
    Vcc:2.5V;VOH>=2V;VOL<=0.1V;VIH>=1.7V;VIL<=0.7V。

    CMOS使用注意
    CMOS结构内部寄生有可控硅结构,当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时,电流足够大的话,可能引起闩锁效应,导致芯片的烧毁。

    LVDS
    全名:Low Voltage Differential Signaling
    差分对输入输出,内部有一个恒流源3.5-4mA,在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。

    LVDS使用注意
    可以达到600M以上,PCB要求较高,差分线要求严格等长,差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能超过500mil,最好控制在300mil以内。

    ECL
    全名:Emitter Coupled Logic 发射极耦合逻辑电路(差分结构)
    Vcc=0V;Vee:-5.2V;VOH=-0.88V;VOL=-1.72V;VIH=-1.24V;VIL=-1.36V。
    速度快,驱动能力强,噪声小,很容易达到几百M的应用。但是功耗大,需要负电源。为简化电源,出现了PECL(ECL结构,改用正电压供电)和LVPECL。

    PECL
    全名:Pseudo/Positive ECL
    Vcc=5V;VOH=4.12V;VOL=3.28V;VIH=3.78V;VIL=3.64V

    LVPELC
    全名:Low Voltage PECL
    Vcc=3.3V;VOH=2.42V;VOL=1.58V;VIH=2.06V;VIL=1.94V

    ECL、PECL、LVPECL使用注意
    不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构,必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL:直流匹配时用130欧上拉,同时用82欧下拉;交流匹配时用82欧上拉,同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。) 前面的电平标准摆幅都比较大,为降低电磁辐射,同时提高开关速度又推出LVDS电平标准。

    下面的电平用的可能不是很多,篇幅关系,只简单做一下介绍。

    CML
    是内部做好匹配的一种电路,不需再进行匹配。三极管结构,也是差分线,速度能达到3G以上。只能点对点传输。

    GTL
    类似CMOS的一种结构,输入为比较器结构,比较器一端接参考电平,另一端接输入信号。1.2V电源供电。
    Vcc=1.2V;VOH>=1.1V;VOL<=0.4V;VIH>=0.85V;VIL<=0.75V

    PGTL/GTL+:
    Vcc=1.5V;VOH>=1.4V;VOL<=0.46V;VIH>=1.2V;VIL<=0.8V

    HSTL
    主要用于QDR存储器的一种电平标准:一般有V?CCIO=1.8V和V??CCIO=1.5V。和上面的GTL相似,输入为输入为比较器结构,比较器一端接参考电平(VCCIO/2),另一端接输入信号。对参考电平要求比较高(1%精度)。

    SSTL
    主要用于DDR存储器。和HSTL基本相同。HSTL和SSTL大多用在300M以下。
    SSTL接口标准也是JEDEC所认可的标准之一。该标准专门针对高速内存(特别是SDRAM)接口。SSTL规定了开关特点和特殊的端接方案,它可获得高达200MHz的工作频率。SSTL_3是3.3V标准;SSTL_2是2.5V标准。针对这两个标准,JEDEC根据输出缓冲器的特点定义出多个不同的等级。SSTL_2/3 I/O标准的主要应用是与SDRAM接口。高端服务器、膝上计算机以及各种网络产品,如ATM交换机、IP路由器/交换机和帧中继接口等,均需要使用板上SDRAM。当使用的是高速SDRAM时,就可选择SSTL接口标准。

    RS232和RS485
    RS232采用±12-15V供电,我们电脑后面的串口即为RS232标准。+12V表示0,-12V表示1。可以用MAX3232等专用芯片转换,也可以用两个三极管加一些外围电路进行反相和电压匹配。RS485是一种差分结构,相对RS232有更高的抗干扰能力。传输距离可以达到上千米。

    展开全文
  • 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 ...
    现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。

    TTL
    全名:Transistor-Transistor Logic 三极管结构。
    Vcc:5V;VOH>=2.4V;VOL<=0.5V;VIH>=2V;VIL<=0.8V。
    因为2.4V与5V之间还有很大空闲,对改善噪声容限并没什么好处,又会白白增大系统功耗,还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。

    LVTTL
    又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。
    3.3V LVTTL: Vcc:3.3V;VOH>=2.4V;VOL<=0.4V;VIH>=2V;VIL<=0.8V。
    2.5V LVTTL: Vcc:2.5V;VOH>=2.0V;VOL<=0.2V;VIH>=1.7V;VIL<=0.7V。
    更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片,使用时查看芯片手册就OK了。

    TTL使用注意
    TTL电平一般过冲都会比较严重,可能在始端串22欧或33欧电阻; TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入

    CMOS
    全名:Complementary Metal Oxide Semiconductor( PMOS+NMOS)
    Vcc:5V;VOH>=4.45V;VOL<=0.5V;VIH>=3.5V;VIL<=1.5V。
    相对TTL有了更大的噪声容限,输入阻抗远大于TTL输入阻抗。

    LVCMOS
    对应3.3V LVTTL,出现了LVCMOS,可以与3.3V的LVTTL直接相互驱动。
    3.3V LVCMOS:
    Vcc:3.3V;VOH>=3.2V;VOL<=0.1V;VIH>=2.0V;VIL<=0.7V。
    2.5V LVCMOS:
    Vcc:2.5V;VOH>=2V;VOL<=0.1V;VIH>=1.7V;VIL<=0.7V。

    CMOS使用注意
    CMOS结构内部寄生有可控硅结构,当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时,电流足够大的话,可能引起闩锁效应,导致芯片的烧毁。

    ECL
    全名:Emitter Coupled Logic 发射极耦合逻辑电路(差分结构)
    Vcc=0V;Vee:-5.2V;VOH=-0.88V;VOL=-1.72V;VIH=-1.24V;VIL=-1.36V。
    速度快,驱动能力强,噪声小,很容易达到几百M的应用。但是功耗大,需要负电源。为简化电源,出现了PECL(ECL结构,改用正电压供电)和LVPECL。

    PECL
    全名:Pseudo/Positive ECL
    Vcc=5V;VOH=4.12V;VOL=3.28V;VIH=3.78V;VIL=3.64V

    LVPELC
    全名:Low Voltage PECL
    Vcc=3.3V;VOH=2.42V;VOL=1.58V;VIH=2.06V;VIL=1.94V

    ECL、PECL、LVPECL使用注意
    不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构,必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL:直流匹配时用130欧上拉,同时用82欧下拉;交流匹配时用82欧上拉,同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。) 前面的电平标准摆幅都比较大,为降低电磁辐射,同时提高开关速度又推出LVDS电平标准。

    LVDS
    全名:Low Voltage Differential Signaling
    差分对输入输出,内部有一个恒流源3.5-4mA,在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。

    LVDS使用注意
    可以达到600M以上,PCB要求较高,差分线要求严格等长,差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能超过500mil,最好控制在300mil以内。

    下面的电平用的可能不是很多,篇幅关系,只简单做一下介绍。

    CML
    是内部做好匹配的一种电路,不需再进行匹配。三极管结构,也是差分线,速度能达到3G以上。只能点对点传输。

    GTL
    类似CMOS的一种结构,输入为比较器结构,比较器一端接参考电平,另一端接输入信号。1.2V电源供电。
    Vcc=1.2V;VOH>=1.1V;VOL<=0.4V;VIH>=0.85V;VIL<=0.75V

    PGTL/GTL+:
    Vcc=1.5V;VOH>=1.4V;VOL<=0.46V;VIH>=1.2V;VIL<=0.8V

    HSTL
    主要用于QDR存储器的一种电平标准:一般有V?CCIO=1.8V和V??CCIO=1.5V。和上面的GTL相似,输入为输入为比较器结构,比较器一端接参考电平(VCCIO/2),另一端接输入信号。对参考电平要求比较高(1%精度)。

    SSTL
    主要用于DDR存储器。和HSTL基本相同。HSTL和SSTL大多用在300M以下。
    SSTL接口标准也是JEDEC所认可的标准之一。该标准专门针对高速内存(特别是SDRAM)接口。SSTL规定了开关特点和特殊的端接方案,它可获得高达200MHz的工作频率。SSTL_3是3.3V标准;SSTL_2是2.5V标准。针对这两个标准,JEDEC根据输出缓冲器的特点定义出多个不同的等级。SSTL_2/3 I/O标准的主要应用是与SDRAM接口。高端服务器、膝上计算机以及各种网络产品,如ATM交换机、IP路由器/交换机和帧中继接口等,均需要使用板上SDRAM。当使用的是高速SDRAM时,就可选择SSTL接口标准。



    RS232和RS485
    RS232采用±12-15V供电,我们电脑后面的串口即为RS232标准。+12V表示0,-12V表示1。可以用MAX3232等专用芯片转换,也可以用两个三极管加一些外围电路进行反相和电压匹配。RS485是一种差分结构,相对RS232有更高的抗干扰能力。传输距离可以达到上千米
    展开全文
  • 常用电平标准:现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度 比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用...
  • 一些电平标准

    2020-08-04 00:08:10
    现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。
  • 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。  ...
  • 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。本文简单介绍一下各自的供电电源、电平标准以及使用注意事项。
  • 电平标准

    2013-12-19 16:20:29
    TTL电平的VIH/VIL一般是2V/0.8V,VOH/VOL一般是 2.4V/0.4V,不论是3.3V还是5V的TTL都一样的;CMOS的VIH/VIL一般是70%VCC/30%VCC,VOH/VOL一般是80% VCC/20%VCC,所以不同...现在常用的电平标准有TTL、CMOS、LVTTL、LVC
  • 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。
  • 一些电平标准参考

    2012-07-18 14:57:01
    TTL,CMOS,LVTTL,LVCMOS等电平标准
  • TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232电平标准
  • 常用电平标准

    2015-04-12 21:21:55
    现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度 比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用 注意事项。 ...
  • 一些常用的电平标准

    2021-01-20 05:38:06
    现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。  ...
  • 通讯电平标准

    2011-09-27 17:18:55
    现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。
  • IO电平标准

    2012-11-03 20:55:29
    现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 ...
  • 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度  比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用  注意...
  • 常用电平标准(TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232) 常用电平标准 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度 比较高的LVDS、GTL、PGTL、...
  • 信号的逻辑电平经历了从单端信号到...最基本的单端信号逻辑电平为CMOS、TTL,在此基础上随着电压摆幅的降低,出现LVCMOS、LVTTL等逻辑电平,随着信号速率的提升又出现ECL、PECL、LVPECL、LVDS、CML等差分信号逻辑电平
  • 信号的逻辑电平经历了从单端信号到差分信号、从低速信号到高速信号的发展过程。最基本的单端信号逻辑电平为CMOS、TTL,在此基础上随着电压摆幅的降低,出现LVCMOS、LVTTL等逻辑电平.......
  • 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。TTL:...
  • 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。TTL:...
  • 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL...

空空如也

空空如也

1 2 3 4 5 6
收藏数 103
精华内容 41
关键字:

lvttl电平标准