精华内容
下载资源
问答
  • 文章介绍了采用数字锁相环技术,基于CPLD实现的非接触IC卡读写机具的BPSK解调电路的设计方案,对设计的关键环节进行了具体讨论,给出了电路实际测试结果。
  • 介绍了锁相鉴频电路的工作原理和模拟锁相环芯片NE564的结构与特点,并用该芯片设计了一款41.4MHz的FM解调电路,具有较强的实用性。
  • 锁相环在频率调制与解调电路中的应用 锁相环在频率调制与解调电路中的应用
  • 摘要:介绍了锁相鉴频电路的工作原理和模拟锁相环芯片NE564的结构与特点,并用该芯片设计了一款41.4MHz的FM解调电路,具有较强的实用性。  0 引言  调频波(FM)解调称为频率检波,简称鉴频。实现调频波解调的...
  • 2FSK集成调制解调电路,田汉卿,,本文给了几种使用单一的集成电路实现2FSK(二进制频移键控)调制解调电路,包括MSM7515B、XR2206/2211和数字锁相环CD4046的应用。这些应用�
  • 基于锁相环的调制解调仿真实现

    千次阅读 2021-05-14 22:55:31
    基于锁相环的调制解调仿真实现 论文+代码+实验结果下载地址: 摘要 随着现代集成电路技术的发展,锁相环已经成为集成电路设计中非常重要的一个部分,所以对锁相环的研究具有积极的现实意义。锁相环电路是一种...

    基于锁相环的调制解调仿真实现

    论文+代码+实验结果下载地址:下载地址
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    摘要
    随着现代集成电路技术的发展,锁相环已经成为集成电路设计中非常重要的一个部分,所以对锁相环的研究具有积极的现实意义。锁相环电路是一种输出信号在频率和相位上能够与输入参考信号同步的电路,锁相环由于其具有一系列独特的优良性能,它已经成为通信、雷达、导航、电子仪器仪表等设备中不可缺少的一部分。所以这些年来锁相环的设计与研究工作也越来越受到人们的重视,人们开始利用人工计算或计算机软件来分析锁相环的性能。
    在一学期的锁相环的学习之后,经过查阅大量资料的基础之上,本文先对锁相环的发展情况和锁相技术的应用,之后介绍了锁相系统的基本工作原理进行了分析,分析了锁相环的数学模型,描述了锁相环的整体电路以及鉴相器、环路滤波器、压控振荡器等电路模块。并锁相环的锁定性能、及稳定性能做紧要的介绍。
    最后介绍了锁相环的调制解调作用。在分析和设计的同时,也采用Matlab软件对锁相环电路进行了仿真。
    在这里插入图片描述
    锁相环发展概况
    锁相环(PLL-Phase Locked L00P)是自动频率控制和自动相位控制技术的融合。人们对锁相环的最早研究始于20世纪30年代,其在数学理论方面的原理,30年代无线电技术发展的初期就己出现。1930年建立了同步控制理论的基础,1932年法国工程师贝尔赛什(Bellescize)发表了锁相环路的数学描述和同步检波论,第一次公开发表了对锁相环路的数学描述。锁相技术首先被用在同步接收中,为同步检波提供一个与输入信号载波同频的本地参考信号,同步检波能够在低信噪比条件下工作,且没有大信号检波时导致失真的缺点,因而受到人们的关注,但由于电路构成复杂以及成本高等原因,当时没有获得广泛应用。
    五十年代,随着空间技术的发展,由杰费(Jaffe)和里希廷(Rechtin)研制,成功利用锁相环路作为导弹信标的跟踪滤波器,他们第一次发表了含有噪声效应的锁相环路线性理论的文章,并解决了锁相环路最佳设计化问题。空间技术的发展促进了人们对锁相环路及其理论的进一步探讨,极大地推动了锁相技术的发展。
    六十年代初,维特比(Viterbi)研究了无噪声锁相环路的非线性理论问题, 发表了相干通信原理的论文。最初的锁相环都是利用分立元件搭建的,由于技术和成本方面的原因,所以当时只是用于航天、航空等军事和精密测量等领域。集成电路技术出现后,直到1965年左右,随着半导体技术的发展,第一块锁相环芯片出现之后,锁相环才作为一个低成本的多功能组件开始大量应用各种领域。最初的锁相环是纯模拟的(APLL),所有的模块都由模拟电路组成,它大多由四象限模拟乘法器来构建环路中的鉴相器,环路滤波器为低通滤波器(由电阻R电容C组成),压控振荡器的结构多种多样。由于APLL在稳定工作时,各模块都可以认为是线性工作的,所以也称为线性锁相环LPLL( Linear Phase. Hckedbop )。APLL对正弦特性信号的相位跟踪非常好,它的环路特性主要由鉴相器的特性决定。其主要用于对信号的调制。70年代,林特赛(Undsy)和查理斯(Chanes)在做了大量实验的基础上进行了有噪声的一阶、二阶及高阶PLL的非线性理论分析。随着人们对锁相技术的理论和应用进行的深入广泛的研究,伴随着数字电路的发展,鉴相器部分开始由数字电路代替,其它部分仍为模拟电路,这种锁相环就是最初的数字锁相环(DPLL),准确的名称为数模混合锁相环(Mixed-single PLL)。随着数模混合锁相环技术和理的不断发展和完善,其成为了锁相环的主流。
    现在随着通信行中对低成本、低功耗、大带宽、高数据传输速率的需求, 集成电路不断朝着高集成度、低功耗的方向发展。低功耗、高工作频率、低电压的锁相环设计中,主要的挑战是设计合适的压控振荡器和高频率的分频器,针对这方面的研究,设计师们不断提出不同的技术,如压控振荡器和分频器由原来的串接改为堆叠结构、DH-PLL结构等,随着设计人员的不断努力,锁相坏的性能不断提高,现在已经有工作频率达50GHz的锁相环,同时也在通信和航空航天等领域中发挥着越来越重要的作要。
    在锁相环发展之初,都是由分立元器件组成的,电路复杂,调整困难。到20世纪70年代,随着半导体集成技术的日趋成熟,锁相环电路成为了集成电路芯片后才开始得到了广阔的商用。第一块集成电路芯片出现在1965年左右。这时的PLL全都是用模拟技术实现的。PLL成为了当时模拟电路设计中的又一大模块。之后的几年内就出现了数模混合的锁相环电路,以及后来的全数字锁相环电路。这三种锁相环电路各有千秋,相互弥补,分别存在于各类电子产品中。

    展开全文
  • 高频第四次实验报告_集成电路(锁相环)构成的频率解调器_集成电路(压控振荡器)构成的频率调制器.doc高频第四次实验报告_集成电路(锁相环)构成的频率解调器_集成电路(压控振荡器)构成的频率调制器.doc高频第四次...
  • 在调制解调、频率合成、FM立体声解码、图像处理等各个方面得到广泛的应用。随着电子设计自动化(EDA) 技术的发展,采用大规模可编程逻辑器件(如CPLD 或FPGA) 和VHDL 语言来设计专用芯片ASIC 和数字系统,而且可以把整个...
  • 自从20世纪70年代起,随着集成电路的发展,开始出现集成的锁相环器件、通用和专用集成单片锁相环,使锁相环逐渐变成一个低成本、使用简便的多功能器件。如今,PLL技术主要应用在调制解调、频率合成、彩电色幅载波...
  • 锁相环路是一种反馈控制电路,简称锁相环(PLL)。锁相环的特点是:利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪,所以锁相环通常用于闭环跟踪...
  • 在调制解调、频率合成、FM立体声解码、图像处理等各个方面得到广泛的应用。随着电子设计自动化(EDA) 技术的发展,采用大规模可编程逻辑器件(如CPLD 或FPGA) 和VHDL 语言来设计专用芯片ASIC 和数字系统,而且可以把整个...
  • 相环(PLL)电路是由压控振荡器(VCO)和鉴相器组成的反馈系统,振荡器信号跟踪...在锁相环电路的反馈路径部分,在鉴相器前通过分频器提供可调的 VCO 分频比。 图 1. 锁相环框图。 包含可调的调谐元件,例如电容随输入
  • 本文研究了一种采用全数字锁相环实现频移键...该方案基于可编程门阵列FPGA器件,用一个FSK解调实例介绍了全数字锁相环解调器设计的过程。所设计的电路通过软件验证和硬件仿真,证明电路工作准确稳定,可以满足实际要求。
  • 锁相环(PLL)电路是由压控振荡器(VCO)和鉴相器组成的反馈系统,振荡器信号跟踪施加的频率或相位调制信号是否具有正确的频率和相位。需要从固定低频率信号生成稳定的高输出频率时,或者需要频率快速变化时,都可以使用...
  • 锁相环(PLL)电路是由压控振荡器(VCO)和鉴相器组成的反馈系统,振荡器信号跟踪施加的频率或相位调制信号是否具有正确的频率和相位。需要从固定低频率信号生成稳定的高输出频率时,或者需要频率快速变化时,都可以...
  • 自从20世纪70年代起,随着集成电路的发展,开始出现集成的锁相环器件、通用和专用集成单片锁相环,使锁相环逐渐变成一个低成本、使用简便的多功能器件。如今,PLL技术主要应用在调制解调、频率合成、彩电色幅载波...
  • 高频电子基本概念放大器滤波器正玄波锁相环混频器变频器调制检波插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚...

    若要接收信号,则关系到天线问题。对于天线来说,接收的信号的波长越短,天线的尺寸越小。而高频则正好对应短波,

    通信电路

    通信系统的组成:
    通信系统的概念:
    谐振电路:
    元器件:
    噪声:

    放大器

    高频小信号放大器:
    高频功率谐振放大器:

    振荡器

    LC振荡电路:
    晶体振荡器:

    锁相环混频器

    频谱:线性偏移:二三级场效应管电路,差分电路
    变频:混频
    反馈电路:自动增益,自动频率,锁相环,频率合成

    检波

    高频集成:
    高频EDA:
    软件无线电:

    调制解调

    振幅:调制解调:
    频率:调制解调

    展开全文
  • 锁相环原理(PLL)

    千次阅读 2020-04-07 14:52:42
    文章目录锁相环原理(PLL)1、锁相环电路原理2、锁相环基本构成3、锁相环理论计算4、matlab实现QPSK锁相环解调 1、锁相环电路原理 在通信机等所使用的振荡电路,其所要求的频率范围要广,且频率的稳定度要高。无论多...

    锁相环原理(PLL)

    1、锁相环电路原理

    在通信机等所使用的振荡电路,其所要求的频率范围要广,且频率的稳定度要高。无论多好的LC振荡电路,其频率的稳定度,都无法与晶体振荡电路比较。但是,晶体振荡器除了可以使用数字电路分频以外,其频率几乎无法改变。如果采用PLL(PhaseLockedLoop)技术,除了可以得到较广的振荡频率范围以外,其频率的稳定性也很高。

    2、锁相环基本构成

    在这里插入图片描述

    上图所示为PLL电路的基本结构图,此所使用的基准信号为稳定度很高的晶体振荡电路信号。此一电路的中心为相位比较器。相位比较器可以将基准信号与VCO(Voltage Controlled Oscillator)的相位比较。如果此两个信号之间有相位差存在时,便会产生相位误差信号输出。将VCO的振荡频率与基准频率比较,利用反馈电路的控制,使两者的频率为一致。利用这个误差信号,可以控制VCO的振荡频率,使VCO的相位与基准信号的相位成为一致。
    PLL可以使高频率振荡器的频率与基准频率的整数倍的频率相一致。由于,基准振荡器大多为使用晶体振荡器,因此,高频率振荡器的频率稳定度可以与晶体振荡器相媲美。
    只要是基准频率的整数倍,便可以得到各种频率的输出。
    从上图的PLL基本构成中,可以知道其是由VCO,相位比较器,基准频率振荡器,回路滤波器所构成。在此,假设基准振荡器的频率是fr,VCO的频率为fo。
    在电路中,假设fr>fo时,也就是VCO的振荡频率fo比fr低时,此时的相位比较器的输出PD如下图所示,产生正脉冲信号,使VCO的振荡器频率提高。相反的,如果fr<fo时,会插产生负脉波信号。
    在这里插入图片描述

    3、锁相环理论计算

    在这里插入图片描述
    锁相环中的鉴相器通常由模拟乘法器组成,利用模拟乘法器组成的鉴相器电路如图8-4-2所示。

    鉴相器的工作原理是:设外界输入的信号电压和压控振荡器输出的信号电压分别为:
    在这里插入图片描述
    式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率,称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为:
    在这里插入图片描述

    用低通滤波器LF将上式中的和频分量滤掉,剩下的差频分量作为压控振荡器的输入控制电压uC(t)。即uC(t)为:
    在这里插入图片描述
    式中的ωi为输入信号的瞬时振荡角频率,θi(t)和θO(t)分别为输入信号和输出信号的瞬时位相,根据相量的关系可得瞬时频率和瞬时位相的关系为:
    在这里插入图片描述
    在这里插入图片描述
    则,瞬时相位差θd为
    在这里插入图片描述
    对两边求微分,可得频差的关系式为
    在这里插入图片描述
    上式等于零,说明锁相环进入相位锁定的状态,此时输出和输入信号的频率和相位保持恒定不变的状态,uc(t)为恒定值。当上式不等于零时,说明锁相环的相位还未锁定,输入信号和输出信号的频率不等,uc(t)随时间而变。
    因压控振荡器的压控特性如图8-4-3所示,该特性说明压控振荡器的振荡频率ωu以ω0为中心,随输入信号电压uc(t)的变化而变化。该特性的表达式为
    在这里插入图片描述

    在这里插入图片描述
    上式说明当uc(t)随时间而变时,压控振荡器的振荡频率ωu也随时间而变,锁相环进入“频率牵引”,自动跟踪捕捉输入信号的频率,使锁相环进入锁定的状态,并保持ω0=ωi的状态不变。

    4、matlab实现QPSK锁相环解调

    参考代码:

    %程序及结果如下:
    clear all;
    close all;
    
    %仿真数据长度
    Simulation_Length=1000;
    %基带信号
    I_Data=randint(Simulation_Length,1)*2-1;
    Q_Data=randint(Simulation_Length,1)*2-1;
    Signal_Source=I_Data + j*Q_Data;
    %载波信号
    Freq_Sample=2400;%采样率,Hz
    Delta_Freq=-60; %频偏,Hz
    Time_Sample=1/Freq_Sample;
    Delta_Phase=rand(1)*2*pi; %随机初相,Rad
    Carrier=exp(j*(Delta_Freq/Freq_Sample*(1:Simulation_Length)+Delta_Phase));
    %调制处理
    Signal_Channel=Signal_Source.*Carrier';
    %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
    %以下为锁相环处理过程
    %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
    %参数清零
    Signal_PLL=zeros(Simulation_Length,1);
    NCO_Phase = zeros(Simulation_Length,1);
    Discriminator_Out=zeros(Simulation_Length,1);
    Freq_Control=zeros(Simulation_Length,1);
    PLL_Phase_Part=zeros(Simulation_Length,1);
    PLL_Freq_Part=zeros(Simulation_Length,1);
    %环路处理
    C1=0.22013;
    C2=0.0024722;
    for i=2:Simulation_Length
    Signal_PLL(i)=Signal_Channel(i)*exp(-j*mod(NCO_Phase(i-1),2*pi));
    I_PLL(i)=real(Signal_PLL(i));
    Q_PLL(i)=imag(Signal_PLL(i));
    Discriminator_Out(i)=(sign(I_PLL(i))*Q_PLL(i)-sign(Q_PLL(i))*I_PLL(i))...
    /(sqrt(2)*abs(Signal_PLL(i)));
    
    PLL_Phase_Part(i)=Discriminator_Out(i)*C1;
    Freq_Control(i)=PLL_Phase_Part(i)+PLL_Freq_Part(i-1);
    PLL_Freq_Part(i)=Discriminator_Out(i)*C2+PLL_Freq_Part(i-1);
    NCO_Phase(i)=NCO_Phase(i-1)+Freq_Control(i);
    end
    %画图显示结果
    figure
    subplot(2,2,1)
    plot(-PLL_Freq_Part(2:Simulation_Length)*Freq_Sample);
    grid on;
    title('锁相环频率响应曲线');
    axis([1 Simulation_Length -100 100]);
    subplot(2,2,2)
    plot(PLL_Phase_Part(2:Simulation_Length)*180/pi);
    title('锁相环相位响应曲线');
    axis([1 Simulation_Length -2 2]);
    grid on;
    %设定显示范围
    Show_D=300; %起始位置
    Show_U=900; %终止位置
    Show_Length=Show_U-Show_D;
    subplot(2,2,3)
    plot(Signal_Channel(Show_D:Show_U),'*');
    title('进入锁相环的数据星座图');
    axis([-2 2 -2 2]);
    grid on;
    hold on;
    subplot(2,2,3)
    plot(Signal_PLL(Show_D:Show_U),'r*');
    grid on;
    subplot(2,2,4)
    plot(Signal_PLL(Show_D:Show_U),'r*');
    title('锁相环锁定及稳定后的数据星座图');
    axis([-2 2 -2 2]);
    grid on;
    
    figure
    %设定显示范围
    Show_D=300; %起始位置
    Show_U=350; %终止位置
    Show_Length=Show_U-Show_D;
    subplot(2,2,1)
    plot(I_Data(Show_D:Show_U));
    grid on;
    title('I路信息数据');
    axis([1 Show_Length -2 2]);
    subplot(2,2,2)
    plot(Q_Data(Show_D:Show_U));
    grid on;
    title('Q路信息数据');
    axis([1 Show_Length -2 2]);
    subplot(2,2,3)
    plot(I_PLL(Show_D:Show_U));
    grid on;
    title('锁相环输出I路信息数据');
    axis([1 Show_Length -2 2]);
    subplot(2,2,4)
    plot(Q_PLL(Show_D:Show_U));
    grid on;
    title('锁相环输出Q路信息数据');
    axis([1 Show_Length -2 2]);
    

    运行结果:
    在这里插入图片描述

    在这里插入图片描述

    参考链接:https://zhuanlan.zhihu.com/p/44326917
    参考博客:https://blog.csdn.net/greatxiaoting/article/details/82900777

    展开全文
  • 1.锁相环的基本组成 [部分转贴]2.锁相环的应用 [1] 锁相环在调制和解调中的应用 [2] 锁相环在调频和解调电路中的应用 [3] 锁相环在频率合成电路中的应用==...

     

    1.锁相环的基本组成 [部分转贴]
    2.锁相环的应用
              [1]
    锁相环在调制和解调中的应用
              [2]
    锁相环在调频和解调电路中的应用
              [3] 锁相环在频率合成电路中的应用

    ================================================================================

    1.锁相环的基本组成
    许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的。

    锁相环路是一种反馈控制电路,简称锁相环(PLL,Phase-Locked Loop)。锁相环的特点是:利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
    因锁相环可以实现输出信号频率对输入信号频率的自动跟踪,所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中,当输出信号的频率与输入信号的频率相等时,输出电压与输入电压保持固定的相位差值,即输出电压与输入电压的相位被锁住,这就是锁相环名称的由来。
    锁相环通常由鉴相器(PD,Phase Detector)、环路滤波器(LF,Loop Filter)和压控振荡器(VCO,Voltage Controlled Oscillator)三部分组成,锁相环组成的原理框图如图8-4-1所示。

     

     

    锁相环中的鉴相器又称为相位比较器,它的作用是检测输入信号和输出信号的相位差,并将检测出的相位差信号转换成uD(t)电压信号输出,该信号经低通滤波器滤波后形成压控振荡器的控制电压uC(t),对振荡器输出信号的频率实施控制。

     

     

    2.锁相环的工作原理


     

     

    锁相环中的鉴相器通常由模拟乘法器组成,利用模拟乘法器组成的鉴相器电路如图8-4-2所示。
    鉴相器的工作原理是:设外界输入的信号电压和压控振荡器输出的信号电压分别为:
         (8-4-1)
                     (8-4-2)
    式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率,称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为:
              
     
    用低通滤波器LF将上式中的和频分量滤掉,剩下的差频分量作为压控振荡器的输入控制电压uC(t)。即uC(t)为:
         (8-4-3)
    式中的ωi为输入信号的瞬时振荡角频率,θi(t)和θO(t)分别为输入信号和输出信号的瞬时位相,根据相量的关系可得瞬时频率和瞬时位相的关系为:
         
    即                                                                             (8-4-4)
    则,瞬时相位差θd
                                                       (8-4-5)
    对两边求微分,可得频差的关系式为

     

         (8-4-6)
    上式等于零,说明锁相环进入相位锁定的状态,此时输出和输入信号的频率和相位保持恒定不变的状态,uc(t)为恒定值。当上式不等于零时,说明锁相环的相位还未锁定,输入信号和输出信号的频率不等,uc(t)随时间而变。
    因压控振荡器的压控特性如图8-4-3所示,该特性说明压控振荡器的振荡频率ωu以ω0为中心,随输入信号电压uc(t)的变化而变化。该特性的表达式为
         (8-4-6)

     

    上式说明当uc(t)随时间而变时,压控振荡器的振荡频率ωu也随时间而变,锁相环进入“频率牵引”,自动跟踪捕捉输入信号的频率,使锁相环进入锁定的状态,并保持ω0i的状态不变。

     

     

     







    2. 锁相环的应用

    [1] 锁相环在调制和解调中的应用
    (1)调制和解调的概念
    为了实现信息的远距离传输,在发信端通常采用调制的方法对信号进行调制,收信端接收到信号后必须进行解调才能恢复原信号。
    所谓的调制就是用携带信息的输入信号ui来控制载波信号uC的参数,使载波信号的某一个参数随输入信号的变化而变化。载波信号的参数有幅度、频率和位相,所以,调制有调幅(AM)、调频(FM)和调相(PM)三种。
    调幅波的特点是频率与载波信号的频率相等,幅度随输入信号幅度的变化而变化;调频波的特点是幅度与载波信号的幅度相等,频率随输入信号幅度的变化而变化;调相波的特点是幅度与载波信号的幅度相等,相位随输入信号幅度的变化而变化。调幅波和调频波的示意图如图8-4-4所示。

     


    上图的(a)是输入信号,又称为调制信号;图(b)是载波信号,图(c)是调幅波和调频波信号。

    解调是调制的逆过程,它可将调制波uO还原成原信号ui

    [2] 锁相环在调频和解调电路中的应用
    调频波的特点是频率随调制信号幅度的变化而变化。由8-4-6式可知,压控振荡器的振荡频率取决于输入电压的幅度。当载波信号的频率与锁相环的固有振荡频率ω0相等时,压控振荡器输出信号的频率将保持ω0不变。若压控振荡器的输入信号除了有锁相环低通滤波器输出的信号uc外,还有调制信号ui,则压控振荡器输出信号的频率就是以ω0为中心,随调制信号幅度的变化而变化的调频波信号。由此可得调频电路可利用锁相环来组成,由锁相环组成的调频电路组成框图如图8-4-5所示。
    根据锁相环的工作原理和调频波的特点可得解调电路组成框图如图8-4-6所示。



     

     

    若输入FM信号时,让环路通带足够宽,使信号调制频谱落在带宽之内,这时压控振荡器的频率跟踪输入调制的变化,如图6.1所示。对于锁相环的详细分析可参阅有关锁相技术的书籍。在此仅说明锁相环鉴频原理。可以简单地认为压控振荡器频率与输入信号频率之间的跟踪误差可以忽略。因此任何瞬时,压控振荡器的频率ωv(t)与FM波的瞬时频率ωFM(t)相等。



    FM波的瞬时角频率可表示为
     
    假设VCO具有线性控制特性,其斜率Kv(压控灵敏度)为(弧度/秒·伏),而VCO在Sd(t)=0时的振荡频率为ωo’,则当有控制电压时,VCO的瞬时角频率为
     
    令上两式相等,即ωv(t)≈ωFM(t),可得
     
    其中ωo为FM波的载频,ωo’为压控振荡器的固有振荡频率,两者皆为常数。因此上式第一项为直流项,可用隔直元件消除,或者开始时已经把压控振荡器的频率调整为ωoo’。因此上式还可进一步写成
     
    可见,锁相环输出,除了常系数Kf/Kv之外,近似等于原调制波形f(t),因而达到频率解调的目的。

    [3] 锁相环在频率合成电路中的应用

    在现代电子技术中,为了得到高精度的振荡频率,通常采用石英晶体振荡器。但石英晶体振荡器的频率不容易改变,利用锁相环、倍频、分频等频率合成技术,可以获得多频率、高稳定的振荡信号输出。
    输出信号频率比晶振信号频率大的称为锁相倍频器电路;输出信号频率比晶振信号频率小的称为锁相分频器电路。锁相倍频和锁相分频电路的组成框图如图8-4-7所示。

     


    图中的N大于1时,为分频电路;N小于1时,为倍频电路。

    Useful Link : PLL Tutorial: www.uoguelph.ca/~antoon/gadgets/pll/pll.html

    转载于:https://www.cnblogs.com/asic/archive/2011/05/22/2053389.html

    展开全文
  • 传统的锁相环由模拟电路实现,而全数字锁相环(DPLL)与传统的模拟电路实现的PLL相比,具有精度高且不受温度和电压影响,环路带宽和中心频率编程可调,易于构建高阶锁相环等优点,并且应用在数字系统中时,不需A/D及D/...
  • 上海交通大学通信基本电路与实验 基于锁相环电路调制解调电路设计实验报告,包含部分电路参数设计选取及拓展部分(含源码)
  • Chirp-UWB信号以其强抗干扰、低功耗、低时延...根据Chirp-UWB信号的特性,研究并设计了一种Chirp-UWB信号的宽带锁相解调电路。实验表明,锁相环解调Chirp-UWB信号的接收机具有易实现、数据解调可靠、电路成本低等优点。
  • 相干解调与非相干解调

    千次阅读 2013-06-06 10:03:00
    2、相干解调就是说,在解调时,首先要通过锁相环提取出载波信息,通过载波信息与输入的信息来解调出信号; 实现的质量好,但电路复杂,难以实现,需要同步解调信号 因此,可以看出,相干解调的性能肯定要优于非...
  • 锁相环频率解调器原理方框图 图1(a)为锁相环构成的锁相调频电路系统框图。调制器主要由晶体振荡器、鉴相器、环路滤波器、压控振荡器、放大器、分频器、低通滤波器组成。锁相调频电路能够得到中心频率稳定度很高的...
  • 锁相环 (PLL) 的理论与研究日趋完善,应用范围遍及整个电子技术领域,如信号处理,调制解调,时钟同步,倍频,频率综合等都应用到了锁相环技术。 随着集成电路技术的发展,集成锁相环和数字锁相环技术日趋成熟,不仅...
  • 传统的锁相环由模拟电路实现,而全数字锁相环(DPLL)与传统的模拟电路实现的PLL相比,具有精度高且不受温度和电压影响,环路带宽和中心频率编程可调,易于构建高阶锁相环等优点,并且应用在数字系统中时,不需A/D及D/...

空空如也

空空如也

1 2 3 4 5
收藏数 91
精华内容 36
关键字:

锁相环解调电路