-
2018-03-25 13:13:16
1,D触发器,安装一个控制器(比喻为仓库管理员),只有当仓库管理员打开门时,D(data)才能进去。
2,D上升沿触发器,将D触发器串联,只有当仓库管理员打开门的一瞬间,D才能进去。
3,T触发器,将D上升沿触发器的下Q与D串联,形成首位相连。则每次CP触发上升沿,上Q与下Q会1和0切换。可理解为不断递增1。
更多相关内容 -
触发单脉冲发生器:当检测到上升沿时产生单脉冲 (0 --> 1)-matlab开发
2021-05-30 13:31:37每当发生触发时,该块都会生成一个脉冲。 脉冲宽度必须指定为样本数量。 例如,如果您的采样时间是 0.1 秒,而您想要 3 秒的脉冲,那么您应该输入 30 作为脉冲宽度。 -
jk_上升沿_jk触发器_
2021-10-02 04:06:40编写Verilog代码使之能正确描述下表所示的1bit JK触发器功能,其中Q+表示在时钟上升沿到来后的Q值。要求该触发器还具有异步复位的功能。 -
计算机系统-电路设计07-上升沿D触发器的内部电路实现/移位寄存器/串行接口/并行接口
2020-06-28 17:35:21因为结论中的(1),所以图4的触发器叫做上升沿触D触发器 上升沿D触发器电路图简化如下 结论:当CP从0变1之后,Q的值为CP=0时候的D的值 移位寄存器 接下来要说的是计算机中非常重要的一个内容:串行接口 现在将数据...D是英文Data的意思
之前的文章介绍了RS触发器的内部电路实现,该电路有个缺点,就是需要用R和S两个控制端输入,才能控制Q端的输出,为了减少复杂度,D触发器诞生了,D触发器通过一个输入端,控制一个输出端
回顾一下RS触发器特性
要使Q = 0,S=0,并且R=1;
要使Q = 1,S=1,并且R=0可以发现R和S可以使用非门电路连接,那么该设想的电路图如下,该电路的确能达到上述公式的要求,但是触发器的意义也随之消失了,触发器原本的意义是:S第一次=1之后,Q=1,之后无论S为何值,只要R不=1,Q就应该一直为1,但是现在D=1,Q就=1,而D=0,Q就=0,那我要这触发器有何意义??直接干脆弄一条直线不就可以了吗,所以应该对图1继续改造
如图2所示,增加一个CP位,当CP=0的时候,无论D为何值,S和R都=0,所以Q的值保持不变,之前是什么,就是什么当CP=1时,此时让D=1,则Q=1,当Q=1之后,将CP=0,此时,无论D为何值,Q都=1
如果想让Q=0,则将CP=1,然后让D=0,此时,Q=0,然后再讲CP=0,之后无论D为何值,Q都=0
也就是说,要想改变Q的值,首先将CP=1才可以
D触发器符号如下,图3
结论:
CP=1:D=0时Q=0,D=1时Q=1
CP=0:无论D=0还是1,Q都保持原值不变文章至此一直讲述的都是D触发器,接下来阐述另外以一种触发器(图4),叫做上升沿D触发器
先让X4=0时,X5=1,所以X2=X1,此时X3不会因为X2的变化而变化
再让X4=1时,X5=0,所以X2的值停留在上次,X4=1导致X3=X2现在一切重来,我们断电,然后重新接通
先让X4=1时,X5=0,X2不会因为X1变化而变化,但是X3=X2
再让X4=0时,X5=1,此时X2=X1,但是X3不会有任何变化总结:
(1)X4由0变1之后,X3会取X2在X4=0时候的值
(2)X4由1变0之后,X3没什么改变
因为结论中的(1),所以图4的触发器叫做上升沿触D触发器
上升沿D触发器电路图简化如下
结论:当CP从0变1之后,Q的值为CP=0时候的D的值移位寄存器
接下来要说的是计算机中非常重要的一个内容:串行接口现在将数据U盘中的一个字节,值为1100 1101,通过USB口传送到电脑中,
那么串行接口的方式是先将每个bit位按照顺序,依次,的放到位移寄存器中,然后CPU再从位移寄存器,通过总线,一次性将8个位的bit,都取走通过上述可知:
U盘->位移寄存器,这个过程是串行过程
位移寄存器->CPU,这个过程是并行过程一个位移寄存器的内部电路实现如下,由多个D触发器构成
下面图7中是电路初始的样子,其中绿色圆圈中的初始值是0,然后会将字节1100 1101这个值的每个bit位,从右向左依次往绿色圆圈中放
字节剩余:1100 1101
下面图8是将最右侧的一个1放到绿色圆圈处
字节剩余:1100 110
当按下Vcc旁边的开关键,则移位寄存器中的值如图9,之后开关弹起
字节剩余:1100 11
当再次按下Vcc旁边的开关键,则移位寄存器中的值如图10
字节剩余:1100 1
根据上面的原理依次类推,最终一个字节将按照如下排列
字节剩余:没有剩余
上述的这个过程就是串行过程,然后如果谁用位移寄存器中的值,则谁就将8个bit,一次性取走,如图12这样
注意:为了方便说明,Vcc旁边是个开关,实际中Vcc旁边那个应该是个振荡器 -
异步八进制加法计数器(上升沿触发)(D).zip
2019-11-14 08:59:08第一种思路用观察时序图的方式求出时钟方程, 再根据时钟取值修改状态表, 之后再求出状态激励方程(D触发器). 第二种思路师从课本, 虽然最终能实现功能, 但求解的时钟方程显然没有很强的说服力. 建议读者采用第一种... -
触发器总结(D、T、JK)(高电平触发上升沿触发)
2022-01-20 19:22:04同步上升沿触发的D触发器 异步上升沿触发的D触发器 JK触发器 高电平触发的JK触发器 异步高电平触发的JK触发器 同步上升沿触发的JK触发器 同步下降沿触发的JK触发器 异步上升沿触发的JK触发器 T触发器 同步...目录
D触发器
高电平触发的D触发器
如图可见,输出端Q仅受时钟信号CP控制,因此为同步触发器
当CP信号为0时,由于与非门有0出1的性质,G3、G4都会输出1,RS触发器两个输入端都为1时,输出保持原状态。
当CP信号为1时,由于与非门的特性,输出状态由输入端D来控制。
当输入端D的值为1时,G3输出0,G4输出1,通过RS触发器,输出端Q的值为1
当输入端D的值为0时,G3输出1,G4输出0,通过RS触发器,输出端Q的值为0
因为只有当CP的值为1(高电平)时,电路输出才受到输入端D的控制,所以又称为高电平触发器
高电平触发的D触发器(复位)
在原有的同步高电平触发器的基础上,将二输入的与非门改成三输入的与非门,插入设置端SET和复位端RESET,使得SET和RESET的优先级高于CP。
由于SET和RESET都是低电平有效,在电路中先将SET端置为1,使其对电路无影响,当R的值为0时,根据与非门有0出1的特性,G3和G2都会输出1,对于与非门G1来说,三个输入端的值都为1,无论输入如何,输出自然为0。
上升沿触发的D触发器
将同步高电平触发的D触发器进行封装,如上图所示,再按照上图接法,就组成了一个同步上升沿触发的D触发器。
当CP信号为0时,通过非门输入第一个触发器为1,第一个触发器就会输出D相同的值,第二个触发器保持输出。当CP信号为1时,第一个触发器保持输出,第二个触发器读取第一个触发器的输出值并输出,这就构成了一个上升沿触发的D触发器。
JK触发器
高电平触发的JK触发器
当CP端输入为0时,无论J、K输入为何值,G3、G4两个与非门输出均为1。由RS触发器的性质可得,输出Q保持原来的状态。
当CP端输入为1时,输出的值由J、K控制。
当J、K的值分别为1、0时,输出Q为1
当J、K的值分别为0、1时,输出Q为0
当J、K的值分别为1、1时,输出Q翻转
当J、K的值分别为0、0时,输出Q保持
高电平触发的JK触发器 (复位)
同样的,插入RESET和SET两个控制端控制输出,先将SET置为1,只要R为0,无论输入为何值,输出Q都固定输出为0。
同步上升沿触发的JK触发器
同步下降沿触发的JK触发器
T触发器
同步高电平触发的T触发器
当CP为0时,输入RS触发器的两个值为1,触发器保持输出
当CP为1时,输出端的值由T控制
当T的值为0时,输入RS的两个值仍为1,输出保持
当T的值为1时,触发器翻转
-
六.用场效应管设计D触发器(高电平触发)(上升沿触发)(层次模块搭建)
2022-02-07 20:52:47这篇文章将用场效应管设计一个D触发器(全电路只用到PMOS和NMOS) 目录 D触发器: ...这篇文章将用场效应管设计一个D触发器(全电路只用到PMOS和NMOS)
目录
D触发器:
在本文中不对D触发器进行具体的解析,具体分析可参照下文
使用软件:
Multisim
电路分析:
一.高电平触发的D触发器电路图
二.上升沿触发的D触发器
上升沿触发的D触发器可由高电平触发的D触发器串联并搭配非门组成。
用场效应管设计电路过程 :一.建立高电平触发的D触发器层次块
打开Multisim软件,点击绘制,点击新建层次块。
层次块的文件名为高电平触发的D触发器。
根据高电平触发的D触发器的电路图所示,高电平触发的D触发器为2输入,2输出。
因此,输入管脚数量和输出管脚数量均为2。
如下图所示:
点击确认之后,在电路图中央会出现以下图形,这就是新建的高电平触发的D触发器层 次块
左边的设计工具箱会出现以下项目,将其双击打开
打开之后会出现以下界面:
电路图的左上角为两个输入端口,右上角为两个输出端口,与层次块的两个输入输出 端相连。
二.建立二输入与非门层次块
用同样的方法建立二输入与非门层次块
三.搭建二输入与非门
打开对应的项目:
在其项目内,用场效应管搭建二输入与非门并且与输入输出端相连
最后修改输入输出端名称,直接双击输入输出端修改即可
最终结构如下所示:
四.搭建高电平触发的D触发器
按照高电平触发的D触发器电路图连接即可,这里的多个二输入与非门可由原来的一个二输入与非门复制得到。最后修改输入输出端名称,最终结构如下所示:
这样就完成了一个高电平触发的D触发器的搭建
五. 搭建上升沿触发的D触发器
用同样的方法新建一个非门层次块,并完成内部结构搭建。
再复制一个高电平触发的D触发器,按照上升沿触发的D触发器的电路图搭建电路,最终结构如下图所示:
-
双边沿触发器
2019-05-30 18:22:03双边沿触发器在时钟的每个上升沿和下降沿都会触发。...在FPGA中不能创造双边沿触发器,但是我们可以把上升沿触发器和下降沿触发器都创造出来。 这个题是一个中等难度的电路设计题,但是只需要基础的Verilo... -
LM小型可编程控制器软件(基于CoDeSys)笔记三:上升沿触发
2022-03-24 17:37:40典型应用: 前面的触点触发后,母线从0变为1,产生一个上升沿,于是进行一次数据传输操作,把0赋给数据位。 -
74hc74双上升沿D触发器(有预置和清除端子)英文资料.pdf
2022-05-09 21:09:5574hc74双上升沿D触发器(有预置和清除端子)英文资料,原版说明书 -
基于模型的PLC程序设计四 上升沿和RS触发器处理
2017-06-08 22:02:15控制描述有时在状态机中需要处理信号的上升沿或下降沿,状态机自带事件触发,可以用来模拟沿触发,但生成的PLC程序很啰嗦,所以呢,我们自己在状态机中写个沿触发。下面是控制要求的描述:直接上图,在传送带上每隔... -
双边沿触发器实现的三种方式一种就是像楼上所说,使用电平敏感触发第二种就是就是将上升沿和下降沿分成两个...
2021-04-17 09:08:21双边沿触发器 早睡身体好~ 2019-05-30 18:22:03 2871 收藏 10 分类专栏: HDLBits 文章标签: 双边沿...在FPGA中不能创造双边沿触发器,但是我们可以把上升沿触发器和下降沿触发器都创造出来。 这个题是一个中等难度.. -
数电小知识:为什么主从JK触发器的输入信号要在时钟信号CP上升沿之前输入
2022-05-04 13:26:23主从RS触发器在CP=1时,当输入R=S=1时,主触发器也会出现输出状态不定的情况,因而限制了它的实际应用。为了使触发器的逻辑功能更加完善,可以利用CP=1期间,Q的状态不变且互补的特点,将Q和Q非反馈到输入端,并将S... -
触发器建立时间和保持时间的关系(含题目详解)
2021-07-23 21:42:36指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被打入触发器; 如果不满足建立时间要求,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,... -
CC4013 双上升沿D触发器
2010-02-10 14:29:37CC4013 双上升沿D触发器,是较常用的触发器,这里推荐给大家一起分享。 -
triggers - SIMULINK型号的上升或下降沿触发延迟器 - 堆栈内存溢出
2021-04-18 10:50:11我的问题我想模拟一个名为“确认者... 规范是输出将SIMPLY为基于边沿(上升/下降)的输入的延迟版本。 为了澄清,我将尝试将时序图放在下面:___________________________| |Input _______| |________________________... -
VHDL——异步/同步复位的上升沿D触发器
2021-04-19 20:08:301.管脚图 2.异步复位 library ieee; use ieee.std_logic_1164.all; entity dffyibu is port(d,clk,reset : in std_logic; q,qb : out std_logic); end dffyibu; architecture behave of dffyibu is ... q -
simulink使能模块,触发条件并保持
2021-05-11 13:39:48触发某个条件后按照设定时间进行保持,直到时间结束 -
触发器的建立时间和保持时间和亚稳态的理解
2018-03-17 11:44:06建立时间(Tsu:set up time): 是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被稳定的打入触发器,Tsu就是指这个最小的稳定时间。保持时间(Th:... -
上升沿触发与下降沿触发
2020-08-04 18:20:34假设PA0为 低 电平开关按下后电平被拉 高,配置为上升沿 则按键按下为1,若 配置为下降沿 则 按键弹开为1 上升沿检测由低电平到高电平, 下降沿检测由高电平到低电平。 * 从低电到高电, 谓之上升 * 从高电到低电,... -
输入信号上升沿或者下降沿检测 Verilog代码
2021-02-11 21:09:51当检测上升沿时,初始化两个寄存器位低电平。当输入信号变化时候,只能在下一个时钟周期检测得到。 下降沿检测: 1.输入信号打两拍 2.第一拍的信号取反和第二拍进行与运算 reg uart_rxd_d0; reg uart_rxd_d1; //... -
Verilog实现双边沿触发器的方法及分析
2021-03-16 16:01:35在做HDLBits发现有一道双边沿触发器的题目,如下: You’re familiar with flip-flops that are triggered on the positive edge of the clock, or negative edge of the clock. A dual-edge triggered flip-flop ... -
双边沿D触发器
2021-04-02 14:46:04问题 遇到一个特别有意思的问题,链接: hdlbits.,其中模块描述如下: module top_module ( ...难道always语句同时在上升沿和下降沿捕捉信号d? verilog module top_module ( input clk, input d, ou -
Quartus II三种方式实现D触发器
2022-03-15 18:44:03目录一、D触发器原理二、D触发器的设计三、调用D触发器并仿真四、用Verilog语言实现D触发器五、总结六、参考链接 一、D触发器原理 D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序... -
带有异步置位复位端的上升沿触发的JK触发器带波形图
2013-06-12 17:47:41修改了以前网络上错误的vhdl代码,带有异步置位复位端的上升沿触发的JK触发器并附带仿真波形图 -
元器件应用中的触发器的相互转换
2020-11-05 13:08:34基本触发器之间是可以互相转换的,JK触发器和D触发器是两种最常用的触发器,别的触发器可以通过这两种触发器转化得来,它们之间也可相互转化。 JK触发器具有两个输入控制端,它转化为别的触发器十分方便。 ... -
VHDL 上升沿触发的D触发器
2009-06-03 13:52:12VHDL 上升沿触发的D触发器,使用VHDL语言 -
主从触发器和边沿触发器的特点
2020-07-16 12:10:11边沿触发器:只有在时钟脉冲CP上升沿或下降沿时刻接收输入信号,电路状态才发生翻转,而在CP的其它时间内,电路状态不会发生变化的触发器。 由于只在时钟上升沿或下降沿接收输入信号,因此提高了触发器的可靠性和抗... -
触发器的建立时间及保持时间
2020-05-09 15:27:00在数字逻辑电路中,我们...我们在书上通常会看到对建立时间和保持时间的定义,建立时间是在时钟上升沿到来之前,数据需要保持的时间;保持时间是在时钟上升沿到来之后,输入数据需要继续保持的时间。但这个定义的标... -
一:D触发器介绍:
2022-01-12 15:44:20目录 1.D触发器: 2.D触发器功能表如下: 3.功能表解析: 4.工作原理分析: ...CLK的三角形表示边沿触发,即该D触发器为上升沿触发 ...由于该触发器为上升沿触发器,在SET和RESET都为高电平的前提下,只要CLK输入