精华内容
下载资源
问答
  • RD600支持1500Mhz的前端总线超频,可惜在Computex 2006台北电脑展上面,RD600似乎"临时放弃"了DDR3内存的支持,转为支持DDR2 1066的内存,所以DDR3内存未能在2006年和观众们见面。DDR3相比起DDR2有更低的工作电压, ...
  • DDR2 B3

    2014-08-30 14:00:29
    DDR2 B2升级DDR2 B3后,导致usbboot不能启动u-boot   打开后memtest宏后,打印出来:memtest read ERROR   [[PATCH]pandaboard: 0/1] Modification of Elpida DDR2 RAMfor Pandaboard-ES Rev B3 ...

    DDR2 B2升级为DDR2 B3后,导致usbboot不能启动u-boot

     

    打开后memtest宏后,打印出来:memtest read ERROR

     

    [[PATCH]pandaboard: 0/1] Modification of Elpida DDR2 RAMfor Pandaboard-ES Rev B3

    http://u-boot.10912.n7.nabble.com/PATCH-pandaboard-0-1-Modification-of-Elpida-DDR2-RAM-for-Pandaboard-ES-Rev-B3-td166135.html

     

    Pandaboard-ES Rev B3 (老板 搜索关键词)

     

     

     

    Index: board_panda.c
    ===================================================================
    --- board_panda.c (版本 1)
    +++ board_panda.c (版本 2)
    @@ -255,6 +255,19 @@
      .mr2  =0x4
     };
     
    +static struct ddr_regs elpida2G_400mhz_1cs = {
    + .tim1  =0x10eb0662,
    + .tim2  =0x20370dd2,
    + .tim3  =0x00b1c33f,
    + .phy_ctrl_1 = 0x049ff418,
    + .ref_ctrl = 0x00000618,
    + .config_init =0x80800eb2,
    + .config_final =0x80801ab2,
    + .zq_config = 0x500b3215,
    + .mr1  =0x83,
    + .mr2   =0x4
    +};
    +
     void board_ddr_init(void)
     {
      
    @@ -264,10 +277,10 @@
     
      if (get_omap_rev() >=OMAP_4460_ES1_DOT_0) {
       writel(0x80640300,MA_BASE + DMM_LISA_MAP_0);
    -  elpida2G_400mhz_2cs.phy_ctrl_1 =0x449FF408;
    +  elpida2G_400mhz_2cs.phy_ctrl_1 =0x049ffff5;//0x449FF408;
      }
     
    - omap4_ddr_init(&elpida2G_400mhz_2cs,
    -        &elpida2G_400mhz_2cs);
    + omap4_ddr_init(&elpida2G_400mhz_1cs,
    +        &elpida2G_400mhz_1cs);
     
     }
    Index: Makefile
    ===================================================================
    --- Makefile (版本 1)
    +++ Makefile (版本 2)
    @@ -29,7 +29,7 @@
     
     -include local.mk
     
    -TOOLCHAIN ?= arm-eabi-
    +TOOLCHAIN ?= arm-none-linux-gnueabi-
     
     BOARD ?= panda
     遇到此种问题,我当时想看寄存器,老板告诉我要先看高版本中有没有DDR2B3成功的,直接拷贝过来,我当时直接是没思路。。。。以后要改变思路,不能像高单片机一样想linux了

    展开全文
  • FPGA读写DDR3

    千次阅读 2020-08-18 17:24:21
    DDR3之前的产品有DDR和DDR2。DDR(Double Data Rate)是双倍速率同步动态随机存储器,严格的说DDR应该叫DDR SDRAM。DDR2是DDR产品的升级产品,它是四倍速率同步动态随机存储器。DDR3DDR2的基础上实现了更高的性能...

    DDR3是一种内存规格,它是SDRAM家族的内存产品。DDR3之前的产品有DDR和DDR2。DDR(Double Data Rate)是双倍速率同步动态随机存储器,严格的说DDR应该叫DDR SDRAM。DDR2是DDR产品的升级产品,它是四倍速率同步动态随机存储器。DDR3在DDR2的基础上实现了更高的性能(增加到八倍)和更低的电压。
    DDR内部结构框图如下所示:
    在这里插入图片描述

    如上图所示:

    标号1:逻辑控制单元,用于输入命令解析和模式控制等。
    标号2:行地址选通单元。
    标号3:内部存储阵列,上图中分为8个bank。
    标号4:bank控制逻辑单元。
    标号5:IO锁存和DM标记单元,用于刷新和预充电。
    标号6:数据读写驱动接口。
    标号7:列地址选择单元。
    在7系列FPGA芯片中,Xilinx 为用户提供了一个 DDR 控制的 IP核,称为MIG IP 控制器。这样用户可以很方便的通过 MIG 控制器读写 DDR 存储器。7 系列的 DDR 控制器的解决方案如下所示:
    在这里插入图片描述
    如上图所示,DDR3 控制器包含 3 部分:

    • 用户接口模块(User interface Block);
    • 存储器控制模块(Memory Controller);
    • DDR3 的物理接口(Physical Layer)。
      在vivado中创建DDR3的MIG控制器,步骤如下:
    1. 在vivado中,点击 Project Manager 界面下的 IP Catalog,打开 IP Catalog 界面。如下所示:
      在这里插入图片描述

    2. 在IP Catalog 界面里找到 Memories & Storage Elements\Memory Interface Generators 下的 Memory
      Interface Generator (MIG 7 Series),如下图所示:
      在这里插入图片描述
      3.双击Memory Interface Generator (MIG 7 Series)后出现下图所示界面:
      在这里插入图片描述

    如果想了解更多的 MIG 的信息,可以点击左边的 User Guide 按钮来打开 Xilinx 的相关文档来查看。
    4.点击 Next,如下图所示:
    在这里插入图片描述
    5.修改 Component Name 为"ddr3",点击 Next。如下图所示:
    在这里插入图片描述

    6.继续点 Next。如下图所示:
    在这里插入图片描述
    7.选择默认的 DDR3 SDRAM。如下图所示:
    在这里插入图片描述
    8.在clock period选项中选择2500ps,Memory Part 中选择匹配型号如"MT41J256m16xx-125", Data Width 数据宽度选择 32 位,ORDERING选择normal。然后点击next,如下图所示:
    在这里插入图片描述

    9.选择Input clock Period为 200Mhz, 这个时钟需要跟所用电路板上的外部时钟频率一致,其它设置输出阻抗值和内部的 ODT 内部上拉电阻值来改善 DDR3 的信号完整性,一般不需要修改。如下图所示:
    在这里插入图片描述
    10.System Clock 选择差分"No Buffer", 因为电路板上没有提供单独的 DDR 参考时钟,所以Reference Clock 选择"Use System Clock"。System Reset
    Polarity 选择"ACTIVE LOW",其它保留默认配置。
    在这里插入图片描述
    11.如果内部端接阻抗为 50 ohms,则不用修改。如下图所示:
    在这里插入图片描述

    12.点击第二项,我们需要设定一下 DDR 的管脚,点击 Next。
    在这里插入图片描述

    13.在这个界面里设置 DDR3 的数据、地址和控制信号的 FPGA 管脚分配和 IO 电平。这个手工分配起来还是比较费劲的,为了方便可以点击“Read XDC/UCF”按键直接导入现成的管脚分配文件。导入后 ddr3 的管脚分配如下:
    在这里插入图片描述

    14.点击Validate,校验通过后点击Next。如下图所示:
    在这里插入图片描述
    15.这里软件默认设置,直接点击 Next,如下图所示:
    在这里插入图片描述

    16.这里会出现DDR3的配置信息表,如果检查没问题后可点击next。如下图所示:
    在这里插入图片描述

    17.选择 Accept,点击 Next。如下图所示:
    在这里插入图片描述
    18.继续点击Next,如下图所示:
    在这里插入图片描述
    19.点击 Generate 按钮生成 MIG 控制器。如下图所示:
    在这里插入图片描述

    20.点击 Generate 按钮生成 MIG 相关的设计文档。如下图所示:
    在这里插入图片描述

    21.然后就可以生成DDR3的IP核。
    以下为DDR3驱动文件:mem_burst.v(此代码来源于网络,只是在学习中添加了注解)

    module mem_burst
    
    #(
    
        parameter MEM_DATA_BITS = 64,
    
        parameter ADDR_BITS = 24
    
    )
    
    (
    
        input rst,                                 /*复位*/
    
        input mem_clk,                               /*接口时钟*/
    
        input rd_burst_req,                          /*读请求*/
    
        input wr_burst_req,                          /*写请求*/
    
        input[9:0] rd_burst_len,                     /*读数据长度*/
    
        input[9:0] wr_burst_len,                     /*写数据长度*/
    
        input[ADDR_BITS - 1:0]
        rd_burst_addr,        /*读首地址*/
    
        input[ADDR_BITS - 1:0]
        wr_burst_addr,        /*写首地址*/
    
        output rd_burst_data_valid,                  /*读出数据有效*/
    
        output wr_burst_data_req,                    /*写数据信号*/
    
        output[MEM_DATA_BITS - 1:0]
        rd_burst_data,   /*读出的数据*/
    
        input[MEM_DATA_BITS - 1:0]
        wr_burst_data,    /*写入的数据*/
    
        output rd_burst_finish,                      /*读完成*/
    
        output wr_burst_finish,                      /*写完成*/
    
        output burst_finish,                         /*读或写完成*/
    
        output[ADDR_BITS-1:0]                       app_addr,     //读写地址
    
        output[2:0]                  app_cmd,         //读写命令,001代表读;000代表写
    
        output                                      app_en,          //app使能
    
        output [MEM_DATA_BITS-1:0]    app_wdf_data,        //写入DDR3 MIG的数据
    
        output       app_wdf_end,        //表示写入DDR3 MIG的数据完成。
    
        output [MEM_DATA_BITS/8-1:0]                app_wdf_mask,
    
        output                app_wdf_wren,  //表示可以向DDR3 MIG写入数据。
    
        input [MEM_DATA_BITS-1:0]         app_rd_data,   //从DDR3 MIG中读出数据。
    
        input                 app_rd_data_end,  //表示从DDR3 MIG中完成读数据
    
        input                                      
        app_rd_data_valid,         //读数据有效
    
        input        app_rdy,          //表示DDR3 MIG已经准备好
    
        input                       app_wdf_rdy,
    
        input                    ui_clk_sync_rst,  
    
        input     init_calib_complete  //初始化校验完成
    
    );
    
    
    
    assign app_wdf_mask = {MEM_DATA_BITS/8{1'b0}};   
    // app_wdf_mask清零
    
    //以下为数据读写的几种状态
    
    parameter IDLE = 3'd0;
    
    parameter MEM_READ = 3'd1;
    
    parameter MEM_READ_WAIT = 3'd2;
    
    parameter MEM_WRITE  = 3'd3;
    
    parameter MEM_WRITE_WAIT = 3'd4;
    
    parameter READ_END = 3'd5;
    
    parameter WRITE_END = 3'd6;
    
    parameter MEM_WRITE_FIRST_READ = 3'd7;
    
    reg[2:0] state;    //状态转换标志
    
    reg[9:0] rd_addr_cnt;   //读地址计数
    
    reg[9:0] rd_data_cnt;      //读数据计数
    
    reg[9:0] wr_addr_cnt;     //写地址计数
    
    reg[9:0] wr_data_cnt;     //写数据计数
    
    reg[2:0] app_cmd_r;
    
    reg[ADDR_BITS-1:0] app_addr_r;
    
    reg app_en_r;
    
    reg app_wdf_end_r;
    
    reg app_wdf_wren_r;
    
    assign app_cmd = app_cmd_r;
    
    assign app_addr = app_addr_r;
    
    assign app_en =app_en_r;
    
    assign app_wdf_end = app_wdf_end_r;
    
    assign app_wdf_data = wr_burst_data;
    
    assign app_wdf_wren = app_wdf_wren_r & app_wdf_rdy;
    
    assign rd_burst_finish = (state == READ_END);
    
    assign wr_burst_finish = (state == WRITE_END);
    
    assign burst_finish = rd_burst_finish | wr_burst_finish;
    
    assign rd_burst_data = app_rd_data;
    
    assignrd_burst_data_valid = app_rd_data_valid;
    
    assign wr_burst_data_req = (state == MEM_WRITE) & app_wdf_rdy ;
    
    
    
    always@(posedge mem_clk or posedge rst)
    
    begin
    
        if(rst)
    
        begin
    
                 app_wdf_wren_r <= 1'b0;
    
        end
    
        else if(app_wdf_rdy)
    
                 app_wdf_wren_r <= wr_burst_data_req;
    
    end
    
    
    
    always@(posedge mem_clk or posedge rst)
    
    begin
    
        if(rst)  
    //复位后系数清零
    
        begin
    
                 state <= IDLE;
    
                 app_cmd_r <= 3'b000;
    
                 app_addr_r <= 0;
    
                 app_en_r <= 1'b0;
    
                 rd_addr_cnt <= 0;
    
                 rd_data_cnt <= 0;
    
                 wr_addr_cnt <= 0;
    
                 wr_data_cnt <= 0;
    
                 app_wdf_end_r <= 1'b0;
    
        end
    
        else if(init_calib_complete ===  1'b1)
    
        begin
    
                 case(state)
    
                         IDLE:
    
                         begin
    
                                  if(rd_burst_req)  //IDLE状态下,如果是读数据请求
    
                                  begin
    
                                          state <= MEM_READ;      //下一个状态设置为READ。
    
                                          app_cmd_r <= 3'b001;            //设置为读命令
    
                                          app_addr_r <= {rd_burst_addr,3'd0}; //设置读地址
    
                                          app_en_r <= 1'b1;           // app使能
    
                                  end
    
                                  else
    				if(wr_burst_req)  //IDLE状态下,如果是写数据请求
    
                                  begin
    
                                          state <= MEM_WRITE; //下一个状态设置为WRITE。
    
                                          app_cmd_r <= 3'b000; //设置为写命令
    
                                          app_addr_r <= {wr_burst_addr,3'd0}; //设置写地址
    
                                          app_en_r <= 1'b1;  // app使能
    
                                          wr_addr_cnt <= 0;
    
                                          app_wdf_end_r <= 1'b1;
    
                                          wr_data_cnt <= 0;
    
                                  end
    
                         end
    
                         MEM_READ:
    
                         begin
    
                                  if(app_rdy)  //READ状态下,读地址
    
                                  begin
    
                                          app_addr_r <= app_addr_r + 8;
    
                                          if(rd_addr_cnt == rd_burst_len - 1)  //地址计数完成后,进入MEM_READ_WAIT状态
    
                                          begin
    
                                                  state <= MEM_READ_WAIT;
    
                                                   rd_addr_cnt <= 0;
    
                                                  app_en_r <= 1'b0;
    
                                          end
    
                                          else //地址计数没有完成的情况下,继续地址计数
    
                                                  rd_addr_cnt <= rd_addr_cnt + 1;
    
                                  end
    
                                  
    
                                  if(app_rd_data_valid)  //读数据
    
                                  begin
    
                                          if(rd_data_cnt == rd_burst_len - 1)  //判断数据是否读完
    
                                          begin
    
                                                  rd_data_cnt <= 0;
    
                                                  state <= READ_END;
    
                                          end
    
                                          else  //如果数据没读完,继续读数据
    
                                          begin
    
                                                  rd_data_cnt <= rd_data_cnt + 1;
    
                                          end
    
                                  end
    
                         end
    
                         MEM_READ_WAIT:
    
                         begin
    
                                  if(app_rd_data_valid)   //如果在读等待状态,读数据有效,则继续读数据
    
                                  begin
    
                                          if(rd_data_cnt == rd_burst_len - 1)
    
                                          begin
    
                                                  rd_data_cnt <= 0;
    
                                                  state <= READ_END;
    
                                          end
    
                                          else
    
                                          begin
    
                                                  rd_data_cnt <= rd_data_cnt + 1;
    
                                          end
    
                                  end
    
                         end
    
                         MEM_WRITE_FIRST_READ:
    
                         begin
    
                                  app_en_r <= 1'b1;
    
                                  state <= MEM_WRITE;
    
                                  wr_addr_cnt <= 0;
    
                         end
    
                         MEM_WRITE:
    
                         begin
    
                                  if(app_rdy)   //写地址
    
                                  begin
    
                                          app_addr_r <= app_addr_r + 'b1000;
    
                                          if(wr_addr_cnt == wr_burst_len - 1)
    
                                          begin
    
                                                  app_wdf_end_r <= 1'b0;
    
                                                  app_en_r <= 1'b0;
    
                                          end
    
                                          else
    
                                          begin
    
                                                  wr_addr_cnt <= wr_addr_cnt + 1;
    
                                          end
    
                                  end
    
                                          
    
                                  if(wr_burst_data_req)  //写数据
    
                                  begin
    
                                          
    
                                          if(wr_data_cnt == wr_burst_len - 1)
    
                                          begin
    
                                                  state <= MEM_WRITE_WAIT;
    
                                          end
    
                                          else
    
                                          begin
    
                                                  wr_data_cnt <= wr_data_cnt + 1;
    
                                          end
    
                                  end
    
                                  
    
                         end
    
                         READ_END:
    
                                  state <= IDLE;
    
                         MEM_WRITE_WAIT:
    
                         begin
    
                                  if(app_rdy)
    
                                  begin
    
                                          app_addr_r <= app_addr_r + 'b1000;
    
                                          if(wr_addr_cnt == wr_burst_len - 1)
    
                                          begin
    
                                                  app_wdf_end_r <= 1'b0;
    
                                                  app_en_r <= 1'b0;
    
                                                  if(app_wdf_rdy)
    
    
                                                           state <= WRITE_END;
    
                                          end
    
                                          else
    
                                          begin
    
                                                  wr_addr_cnt <= wr_addr_cnt + 1;
    
                                          end
    
                                  end
    
                                  else if(~app_en_r & app_wdf_rdy)
    
                                          state <= WRITE_END;
    
                                  
    
                         end
    
                         WRITE_END:
    
                                  state <= IDLE;
    
                         default:
    
                                  state <= IDLE;
    
                 endcase
    
        end
    
    展开全文
  • DDR3基础与进阶

    2019-02-16 06:37:41
    而随着技术发展以及用户需求提高,内存不断升级,从SDRAM, DDR, DDR2、再到DDR3,现在DDR4也开始大规模应用。其特点就是速率、容量不断提高,而且性能、功耗方面也不断优化。内存技术是很多软件、硬件、逻辑、测试...
  • 老电脑 升级 cpu性能排行 高性价比的cpu主板选择 4核 ddr2 ddr3
    cpu性能排行

    http://blog.renren.com/share/723299029/9036554079
    ==============================================




    127    Intel Xeon E5430 @ 2.66GHz    3,916                ¥160  硬改
    =========================================================
    775主板使用771XEON教程


    X3230 注明:兼容台式机g31、g41、p41、p43、p45主板            80左右 一线G41   DDR2   145元

            P31 775针 支持2代内存不集成显卡主板: 70元(技嘉 华硕80元)

            P35 775针 支持2代内存不集成显卡主板: 80元(技嘉 华硕90元)

            P41 775针 支持3代内存不集成显卡主板: 100元(技嘉 华硕120元)

            P43 775针 支持2代内存不集成显卡主板: 110元(技嘉 华硕130元)

            P45 775针 支持2代或者3代内存不集成显卡主板: 150元(技嘉 华硕160元


    推荐技嘉

    http://product.pchome.net/diy_mainboard/series/2631.html

    ddr2 技嘉

    http://product.pchome.net/diy_mainboard/series/param_2631_pm10085.html


           GA-EP43C-DS3

            支持双通道DDR2 1066/800/667内存,最大支持16GB
            支持双通道DDR3 1600/1333/1066/800内存,最大支持4GB
            DDR2/DDR3

    技嘉 P43-ES3G
          ddr2 带打印机接口



    775主板使用771XEON教程 内有771CPU微码,AMI BIOS修改工具
    http://bbs.pceva.com.cn/forum.php?mod=viewthread&tid=86402&authorid=92&page=1

        bois空间不够用的话
        在cpu补丁中把不用的cpu微代码删掉,添加进所需的微代码即可。
    这个办法很好


    优点:
              其实就一条,价格比775便宜不少,性能还凑合,再一个XEON,这个比较养眼有木有

    缺点    1、C0步进测温貌似不正确。
            2、E0步进需要添加CPU微码,不然无法认出全部指令集。
            3、某些主板不支持,直接不亮机,需要添加微码。
            4、需要对主板775接口的防呆卡扣动手术。
            5、某些DDR3主板无法使用。
            6、X38、X48芯片组无法使用



    P45X3-Deluxe主板全图
    这款P45X3 Deluxe的整体Layout设计相当规整

    如果不出意外的话,P45就将是最后一代的LGA 775接口的主流级别主板芯片组了

    微星P45豪华版 P45 Neo2-FR

    技嘉GA-EP45-DS4
    P5Q Turbo





        亲 们想要知道自己的主板最高能兼容什么型号的U,可以下载这个软件(AIDA64)测试他的前端总线是多少,软件下载网址
        everest
        http://dl.pconline.com.cn/html_2/1/60/id=5024&pn=0&linkPage=1.htm

    =================================================
    128    Intel Core i5-2510E @ 2.50GHz    3,896                嵌入式 工控 CPU¥500 - 1500
    129    Intel Core2 Extreme @ 2.40GHz    3,877
    130    Intel Xeon X3430 @ 2.40GHz    3,875                 ¥260.00
    131    Intel Core i3-2100 @ 3.10GHz    3,838                 ¥510.00     
    132    Intel Xeon X5365 @ 3.00GHz    3,835                ¥ 108 - 150
        
    133    AMD Phenom II X4 B55            3,829            ¥150
    134    AMD Phenom II X4 B95            3,825            ¥160
    135    Intel Core2 Quad Q9400 @ 2.66GHz    3,817
    136    Intel Core2 Extreme Q9300 @ 2.53GHz    3,782            淘宝没找到
    137    Intel Xeon X3230 @ 2.66GHz        3,777            ¥160
    138    AMD Athlon X4 640            3,749            ¥280
    ==================================================================

    开核主板
    技嘉 MA770T-UD3P                            ddr2的话 80 - 120        
    华硕 (ASUS) M4A89GTD PRO/USB3 (890芯片)

    微星 890GXM-G65



            其他        捷波悍马HZ02 映泰TA890GXE 华擎 890GX Extreme3  华硕 M4A785T-M Pro

    展开全文
  • 内存之DDR简介

    2021-02-28 21:48:29
    DDR 内存是 SDRAM 的升级版本,SDRAM 分为 SDR SDRAM、 DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM。可以看出 DDR 本质上还是 SDRAM,只是随着技术的不断发展,DDR 也在不断的更新换代。先来看一下 DDR,也就是...

    1、DDR出现的背景

    DDR 内存是 SDRAM 的升级版本,SDRAM 分为 SDR SDRAM、 DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM。可以看出 DDR 本质上还是 SDRAM,只是随着技术的不断发展,DDR 也在不断的更新换代。先来看一下 DDR,也就是 DDR1,人们对于速度的追求是永无止境的,当发现 SDRAM 的速度不够快的时候人们就在思 考如何提高SDRAM 的速度,DDR SDRAM 由此诞生。

    2、什么是DDR?

    DDR 全称是 Double Data Rate SDRAM,即双倍速率 SDRAM。

    3、DDR的种类

    (1)DDR

    看名字就知道 DDR 的速率(数据传输速率)比 SDRAM 高 1 倍!这 1 倍的速度不是简简单单的将 CLK 提高 1 倍, SDRAM 在一个 CLK 周期传输一次数据,DDR 在一个 CLK 周期传输两次数据,也就是在上升沿和下降沿各传输一次数据,这个概念叫做预取(prefetch),相当于 DDR 的预取为 2bit,因此 DDR 的速度直接加倍!比如 SDRAM 速度一般是 133~200MHz,对应的传输速度就是 133~200MT/s,在描述 DDR 速度的时候一般都使用 MT/s,也就是每秒多少兆次数据传输。 133MT/S 就是每秒 133M 次数据传输,MT/s 描述的是单位时间内传输速率。同样 133~200MHz 的频率,DDR 的传输速度就变为了 266~400MT/S,所以大家常说的 DDR266、DDR400 就是这么来的。

    (2)DDR2

    DDR2 的 IO 时钟是 DDR 的 2 倍,因此 DDR 内核时钟依旧是 133~200MHz 的时候,总线速度就是 266~400MHz。而且 DDR2 在 DDR 基础上进一步增加预取(prefetch),增加到了 4bit, 相当于比 DDR 多读取一倍的数据,因此 DDR2 的数据传输速率就是 533~800MT/s,这个也就 是大家常说的 DDR2 533、DDR2 800。当然了,DDR2 还有其他速度,这里只是说最常见的几种。

    (3)DDR3

    DDR3 在 DDR2 的基础上将预取(prefetch)提高到 8bit,因此又获得了比 DDR2 高一倍的传输速率,因此在总线时钟同样为 266~400MHz 的情况下,DDR3 的传输速率就是 1066~1600MT/S。LPDDR3、DDR3 和 DDR3L 三种都是 DDR3,但是区别主要在于工作电压,LPDDR3 叫做低功耗 DDR3,工作电压为 1.2V。DDR3 叫做标压 DDR3,工作电压为 1.5V,一般台式内存条都是 DDR3。DDR3L 是低压 DDR3,工作电压为 1.35V,一般手机、嵌入式、笔记本等都 使用 DDR3L。

    (4)DDR4

    (5)DDR5

    为了方便理解记忆,可参考下图从多个参数角度比较其性能:

     

    展开全文
  • 导读:的整合单片机、混合信号、模拟器件和闪存解决方案的供应商--Microchip Technology Inc.(美国微芯... Microchip存储产品部副总裁Randy Drwinga表示:“从之前的DDR1、DDR2DDR3平台,Microchip一直不断升级SPD
  • 新型内插器为工程师提供了最新DDR3一l 867标准的总线捕捉和分析功能。新型内插器大大降低了TLA7000系列的 DDR3测试成本,使存储器总线捕捉功能能为更多的设计人员所使用。泰克同时还为DDR标准最新的节能版LP—DDR2 ...
  • ma3-79gdg.rom

    2020-04-03 21:55:31
    捷波MA3-79GDG系列主板DDR2 A09 mod Bios(只支持该系列主板的DDR2 BIOS升级),添加了slic2.5和MSDM,能JH dell oem系统,升级了板载pci oprom到最新版本,经刷新,完美!
  • 前两天升级win10,检测时提示内存不足2G,这让我8G的内存郁闷不已  百度,google了很多... 我的主板是昂达A770S+的,内存插槽是DDR2DDR3混合的(不懂内存类型的请自行度娘,简单的来说,打开机箱,看你们插内存的插
  • 汇编初始化SDRAM

    2017-12-21 11:14:44
    1 SDRAM引入1.1 SDRAM和DDR基本概念SDRAM:Syncronized Dynamic Ramdam Access Memory...(DDR:Double Data Rate双倍速率同步动态随机存储器,双倍速度的SDRAM)DDR有好多代:DDR1、DDR2DDR3、DDR4、LPDDR。1.2 SDRA
  • SDRAM的引用

    2018-01-10 18:45:32
    1.SDRAM:syncronized dynamic random access memory,同步动态随机存储器 DDR:ddr就是ddr,sdram...ddr有好多代,比如ddr1,ddr2ddr3,ddr4,lpddr(low power ddr) 2.SDRAM的特性 容量大,价格低,掉电易失性
  • CentOS升级笔记

    2009-09-08 17:48:18
    CentOS是安装在Acer 5585 WXMI上的(Intel Core2 duo T7200/ 2G DDR2/120G IDE /GF7300 / WL/XPPor),用Virtual PC 6.0 虚拟机安装的,设置512M内存 10G硬盘。 先总结一下前期的错误操作 1、显示器的分辨率...
  • SDRAM引入

    2015-12-11 08:47:00
    SDRAM:Synchronous Dynamic Random Access Memory,同步动态随机存储器。... DDR有好多代:DDR1、DDR2DDR3、DDR4、LPDDR(低功耗DDR),这些都是经过初始化的。 SDRAM的特性(容量大、价格低、掉电...
  • 不知道是因为ECC6比R3 471漂亮还是什么,反正迷上她了 ,欲抛弃糟糠之4.71 ,裸奔向ECC6 ,特请大家给点建议。现本人本本配置IBM T61,扣肉兔T7300(2GHz) CPU, 2*1GB DDR2 667 RA...
  • 七.ARM裸机学习之SDRAM

    2017-11-10 16:31:24
    一.SDRAM引入 SDRAM:Syncronized Dynamic Ramdam Access Memory,同步动态随机存储器 ...DDR有好多代:DDR1 DDR2 DDR3 DDR4 LPDDR SDRAM的特性(容量大、价格低、掉电易失性、随机读写、总线式访
  • SDRAM引入SDRAM:Synchronized Dynamic Ramdam Access ...(DDR:double rate,双倍速度的SDRAM)DDR有好多代:DDR1 DDR2 DDR3 DDR4 LPDDRSDRAM的特性(容量大、价格低、掉电易失性、随机读写、总线式访问) SDRAM/
  • 1.硬件原理 2.数据手册 2.1.SDRAM引入 2.1.1、SDRAM:Syncronized Dynamic Ramdam Access Memory,同步动态随机存储器 DDR:DDR就是DDR SDRAM,是SDRAM的升级版。... DDR有好多代:DDR1 DDR2 DDR3 DD...
  • arm裸机【12】 --- SDRAM

    2021-05-19 20:40:22
    DDR有好多代:DDR1 DDR2 DDR3 DDR4 LPDDR SDRAM的特性 (容量大、价格低、掉电易失性、随机读写、总线式访问) SDRAM/DDR都属于动态内存(相对于静态内存SRAM),都需要先运行一段初始化代码来初始化才能使用 不像...
  • 注:以下内容有参考朱老师物联网大讲堂裸机部分课件 1.SDRAM引入 1.1 常见存储器介绍: DRAM介绍 同步动态随机存取内存...DDR有好多代:DDR1 DDR2 DDR3 DDR4 LPDDR 1.2 DRAM特征: 1、中央处理器(CPU)与主机板
  • P4 3G

    2019-10-06 14:24:28
    下午带胡领导去太平洋配了台超级电脑,爽阿。...512 DDR2 。。。三星 740N液晶。。。等我攒够了钱也給咱家毒龙500升升级。。。 转载于:https://www.cnblogs.com/darren/archive/2005/10/15/255667.html...
  • 经常会遇到有人想更换...内存可分为DDR1、DDR2DDR3,这里的1、2、3指的就是第几代内存,这些内存之间相互是不兼容的,因为不同代的内存尺寸不同,插槽也会不同。如下图: 2、内存不同频率混用可能会导致不...
  • GE Fanuc嵌入式系统近日发布了加固CR5 3U CompactPCI单板计算机,再次显示了在保证现有用户方便升级的前提下提供高性价比产品的超强能力。CR5采用Intel Core Duo LV(低电压)处理器,主频最高可达1.66GHz,导冷版本专...
  • 橙色:苹果343S0561集成电路芯片(疑似ipad 2身上343S052的升级版,用于电源管理) 黄色:NAND闪存,序列号THGVX1G7D2GLA08是产自东芝的16GB,24纳米闪存芯片。 红色:高通PM8028 Power Management IC(电源管理集成电路...
  • 一、内存理论带宽的计算 内存带宽计算公式:带宽=内存核心频率×内存总线位数×倍增系数。 先容我从DDR的技术说起,DDR采用时钟脉冲上升、下降沿各传一次... DDR3作为DDR2升级版,最重要的改变是一次预读8bit,...
  • DDR 内存,DDR2内存,DDR3内存是SDRAM的升级,大部分显卡上的显存也是SDRAM; 内存一般是代码的执行空间,程序则是以文件的形式保存在硬盘里面的。运行程序之前,操作系统先将程序载入内存,在内存里面执行程序。...
  • SDRAM工作原理

    2019-06-17 10:53:07
    在我们现在所用的PC机中,所指的内存,其实就是SDRAM,只不过是他的升级版,如DDR内存,DDR2内存,DDR3内存等等,大部分显卡上的显存也是SDRAM的。 内存是代码的执行空间,以PC机为例,程序是以文件的形式保存在硬盘...

空空如也

空空如也

1 2 3
收藏数 45
精华内容 18
关键字:

ddr2升级ddr3