精华内容
下载资源
问答
  • ALSA DMA 传输

    2010-11-06 21:20:00
    wav音频文件大小计算:要测试录音是否丢祯...还有一种计算文件大小的方法:通常音频系统要用dma,也会用到dma中断,可以在dma中断中打印计数,次数xdma中断周期字节就行了。   http://blog.csdn.net/A

    wav音频文件大小计算:要测试录音是否丢祯,就必然要计算文件大小,通常的方法是:根据录音时间,用公式:录音时间(单位s)x采样率x(采样位数/8)x通道数。比如,录音时间5秒,采样率8kHz,位数16位,通道数1,那么5x8000x(16/8)x1=80k,实际的wav文件大小稍大于80k就对了。还有一种计算文件大小的方法:通常音频系统要用dma,也会用到dma中断,可以在dma中断中打印计数,次数xdma中断周期字节就行了。

     

    http://blog.csdn.net/AirCommander/archive/2010/01/09/5160636.aspx

     

    展开全文
  • DMA

    千次阅读 2009-09-23 21:39:00
    数据库I/O始终是瓶劲,和I/O量没关系,I/O次数很多很多,所以会造成CPU繁忙,本身I/O是由DMA控制器来实现的。可以这么理解。DMA:Direct Memory Access,其意思是“存储器直接访问” 说明它是指一种高速的数据传输

    这个是在学组成原理时候的一些东西,自己找上的找的一些资料,问了中科院的一个同学,整理出来,虽然和服务器差别很大,但是理解了一下,觉得还是有益处的。
    数据库I/O始终是瓶劲,和I/O量没关系,I/O次数很多很多,所以会造成CPU繁忙,本身I/O是由DMA控制器来实现的。可以这么理解。

    DMADirect Memory Access,其意思是“存储器直接访问”

     

    说明它是指一种高速的数据传输操作,允许在外部设备和存储器之间直接读写数据,既不通过CPU,也不需要CPU干预。整个数据传输操作在一个称为“DMA控制器”的控制下进行的。CPU除了在数据传输开始和结束时做一点处理外,在传输过程中CPU可以进行其他的工作。这样,在大部分时间里,CPU和输入输出都处于并行操作。因此,使整个计算机系统的效率大大提高。

     

    如果在DMA的时候,仍旧让CPU坐其他的I/O操作,肯定是受影响的。但是,在系统设计的时候,DMA是一种I/O的操作,在DMA的过程中,CPU一般会做其他的非I/O操作,如果一定要让CPUI/O操作,由于DMA占据总线控制权,则I/O进程会阻塞,CPU转而执行其他的操作

     

    DMA只有在批量的数据读才会高效,对于单个字节的读写效率比CPU的直接I/O还低呢,而现在的很多高端存储支持多种类型的I/O,不管是块还是字节,效率都很高

     

    Direct Memory Access 直接存储器访问

      在实现DMA传输时,是由DMA控制器直接掌管总线,因此,存在着一个总线控制权转移问题。即DMA传输前,CPU要把总线控制权交给DMA控制器,而在结束DMA传输后,DMA控制器应立即把总线控制权再交回给CPU

      一个完整的DMA传输过程必须经过下面的4个步骤。

      1.DMA请求 CPUDMA控制器初始化,并向I/O接口发出操作命令,I/O接口提出DMA请求。

      2.DMA响应 DMA控制器对DMA请求判别优选级及屏蔽,向总线裁决逻辑提出总线请求。当CPU执行完当前总线周期即可释放总线控制权。此时,总线裁决逻辑输出总线应答,表示DMA已经响应,通过DMA控制器通知I/O接口开始DMA传输。

      3.DMA传输 DMA控制器获得总线控制权后,CPU即刻挂起或只执行内部操作,由DMA控制器输出读写命令,直接控制RAMI/O接口进行DMA传输。

      4.DMA结束 当完成规定的成批数据传送后,DMA控制器即释放总线控制权,并向I/O接口发出结束信号。当I/O接口收到结束信号后,一方面停 I/O设备的工作,另一方面向CPU提出中断请求,使CPU从不介入的状态解脱,并执行一段检查本次DMA传输操作正确性的代码。最后,带着本次操作结果及状态继续执行原来的程序。

    由此可见,DMA传输方式无需CPU直接控制传输,也没有中断处理方式那样保留现场和恢复现场的过程,通过硬件为RAMI/O设备开辟一条直接传送数据的通路,使CPU的效率大为提高。

    DMA控制的仅仅是数据总线

     

    :总线结构概述

       

       PC的组成部件都是通过数据总、地址总线和控制总线这三组,总线连接在一起并完成和实现它们之间的通讯与数据传送的,因此总线的概念是理解PC和主板的组成结构、工作原理及部件之间相互关系统的基础。

       一、概述

       1.地址总线ABAddress Bus

         是用来传送地址信息的信号线,其特点是:

       (1).地址信号一般都由CPU发出,当采用MDA(Direct Memory Access,即直接内存访问)方式访问内存和I/O设备时,地址信号也可以由DMA控制器发生,并被送往各个有关的内存单元或I/O接口,实现CPU对内存或I/O设备的寻址(在PC中,内存和I/O设备的寻址都是采用统一编址方式进行的),即采用单向传输,动态控制(在计算机中,由于采用二进制工作方式,一般只有两种状态,即“1”“0”,但是当计算机各总线上,显示“0”状态时,在电气上的效果相当于总线脱离。

       (2).CPU能够直接寻找内存地址的范围是由地址线的数目(由于一条地址总线一次传送一位二进制数的地址,故也叫地址总线的位数)决定的,即PC系统中所能安装内存容量上限由CPU的地址总线的数目决定。

        CPU能够直接寻址的内存范围上限为2CPU的地址总线数目

       2.数据总线DBDataBus

         用来传送数据信息的信号线,这些数据信息可以是原始数据或程序。数据总线来往于CPU、内存和I/O设备之间,其特点是:

       (1).双向传输,三态控制:即可以由CPU送往内存或I/O设备,也可以由内存或I/O设备送往CPU

       (2).数据总线的数目称为数据宽度(由于一条数据线一次可传送一位二进制数,故也称位数),数据总线宽度决定了CPU一次传输的数据量,它决定了CPU的类型与档次。

       3、控制总线CBControl Bus

         是用来传送控制信息的信号线,这些控制信息包括CPU对内存和I/O接口的读写信号,I/O接口对CPU提出的中断请求或DMA请求信号,CPU对这些I/O接口回答与响应信号,I/O接口的各种工作状态信号以及其他各种功能控制信号。控制总线来往于CPU、内存和I/O设备之间,其特点是:

         在单向、双向、双态等种形态,是总线中最复杂、最灵活、功能最强的,其数量、种类、定义随机型不同而不同。

       二、总线的分类

        总线就是各种信号线的集合,是计算机各部件之间传送数据、地址和控制信息的公共通道。

        1.按相对于CPU与其芯片的位置来分

         (1).片内总线:指在CPU内部各寄存器、算术逻辑部件ALU,控制部件以及内部高速缓冲存储器之间传输数据所用的总线,即芯片内部总线。

         (2).片外总线:通常所说的总线(BUS)指的外总线,是CPU与内存RAMROM和输入输出(I/O)设备接口之间进行通讯的数据通道,CPU通过总线实现程序存取命令,内存/外设的数据交换在CPU与外设一定的情况下,总线速度是限制计算机整体性能的最大因数。

        2.按总线功能分

         (1).地址总线:(AB)用来传递地址信息

         (2).数据总线:(DB)用来传递数据信息

         (3).控制总线:(CB)用来传送各种控制信号

        3.按总线的层次结构分

         (1).CPU总线:包括CPU地址线(CAB)CPU数据线(CDB)CPU控制线(CCD),其用来连接CPU和控制芯片。

         (2).存储器总线:包括存储器地址线(MAB)、存储器数据线(MDB)和存储器控制线(MCD),用来连接内存控制器(北桥)和内存。

         (3).系统总线:(I/O扩展总线)也称为I/O通道总线或I/O扩展总线,包括系统地址线(SAB),系统数据线(SDB)和系统控制线(SCD),用来与I/O扩展槽上的各种扩展卡相连接。

         (4).外部总线:(外围芯片总线)用来连接各种外设控制芯片,如主板上的I/O控制器(如硬盘接口控制器、软盘驱动控制器、串行/并行接口控制器等),和键盘控制器,包括外部地址线(XAB)、外部数据线(XMB)和外部控制线(XCB)

        4.系统总线(I/O扩展总线)又分为ISAPCIAGP等多种标准

         (1).ISA(Industry standard architecture,工业标准结构)IBM公司为286AT电脑制定的总线工业标准,也称为AT标准

         (2).PCI(peripheral component interconnet,外部设备互连)SIG(spelial interest group)集团推出的总线结构。

         (3).AGP(accelerated graphics port,加速图形端口)是一种为了提高视频带宽而设计的总线规范,因为它是点对点连接,即连接控制芯片和AGP显卡,因此严格说来,AGP也是一种接口标准。

       三、总线主要的技术指标

         1、总线的带宽(总线数据传输速率)

          总线的带宽指的是单位时间内总线上传送的数据量,即每钞钟传送MB的最大稳态数据传输率。与总线密切相关的两个因素是总线的位宽和总线的工作频率,它们之间的关系:

                        总线的带宽=总线的工作频率*总线的位宽/8
         2、总线的位宽

          总线的位宽指的是总线能同时传送的二进制数据的位数,或数据总线的位数,即32位、64位等总线宽度的概念。总线的位宽越宽,每秒钟数据传输率越大,总线的带宽越宽。

         3、总线的工作频率

          总线的工作时钟频率以MHZ为单位,工作频率越高,总线工作速度越快,总线带宽越宽。

       四、总线命令含义

    ADS#地址通讯

    STOP#停止

    SMIACT#激活系统管理中断

    ACAS[B:A]写功能

    D/C数据/控制

    LOCK#锁存

    TWE#TAG写效能

    PC-LINK[15:0]PCI链锁

    M/IO#记忆器/IO

    DEVSEL#设备选择

    COE#CACHE输出效能

    1+STB:[1:0]记忆器选通

    W/R#读写

    PAR奇偶校验

    GNE[7:0]#全写效能

    MADV#MEHORY优先

    BRDY#总线就绪

    REQ[2:0]请求

    TIO[7:0]TAG地址

    PCMD[1:0]PCI命令

    EADS#外部地址选通

    GNT[2:0]PCI允许

    H-LINK主时钟输入

    BOE#BOST输入功能

    HZTM#中较正

    RE23#/MREQ#

    PCLINK时钟输入

    MOE#MEMY输入功能

    BOFF#退去

    PHLD#PCI保持

    AD地址/数据

    POE#PLINK输入功能

    AHOLD地址保持

    PHLD#PCI保持响应

    C/BE[3:0]命令/字节使能

    MXSCSH多功能选择

    NA#下位地址

    RAS[3:0]行选

    FRAME#结构

     

    KEN#/ZNLCACHE效能

    CAS[7:0]列选

    TRDY#目标就绪

     

    CACHE#CACAHE效应

    MA内存地址

    IRDY#初始就绪

     

    HLOCK#主锁存

    SRASA#SDRAM行选

     

     

       五、ISA插槽

       1、地址总线:SA0~SA19(I/O)LA17~LA23(I/O)

       2、数据总线:SD0~SD7(I/O)SD8~SD15(I/O)

       3、控制总线:BALE(0)---US Address latch enable:系统地址锁存允许

       4SYSCLK(0)---SYSTEM CLOCK系统时钟信号

       5IR23~7,9~12,15(Z)---这是用于I/O设备通过中断控制器向CPU发送的中断请求(interrupt request)信号

       6SMEMR#SMEMW#(0)---这是命令内存将数据送至数据总线的信号

       7MEMR#MEMW#(I/O)---内存读(MEMR)或内存写(MEMW#)信号

       8DRQ0~3,5~7(2)---这是DMA请求(DMA Requesc)信号

       9DACK0#~3,5~7(0)---(DMA Acknowledge,DMA响应)这是对DRQ0~3,5~7的响应信号

       10AEN(0)---地址允许(Address enable)信号

       11REFRESH#(I/O)---内存刷新(DRAM refresh)信号

       12SBHE(I/O)---系统总线字节允许(system bus high enable)信号

       13MASTER(2)---主控信号

       14MEMCS16#(2)---存储器16位片选(Memory 16bit chip select)信号

       15ZOCS16#(2)---I/O16位片选(I/O 16bit chip select)信号

       16OWS(2)---零等待状态(Zero Wait State)信号

       六、PCI插槽

       1、系统信号定义:即“CLK”信号,除“RST#”“ZRZB”“ZRQC#”“ZR2#”之外,其余信号都在“CLK”的上升没有效。

       RST#(ZN)---复位信号,是用来使PCI专用特性寄存器和定序器相关的信号恢复规定的初始状态

       2、地址和数据信号:

       AD[31::00](T/S)---它们是地址,数据多路复用的输入/输出信号

       C/BE[3::00]#(T/S)---它们是总线命令和字节使能多路复回信号线

       3、接口控制信号

       FRAME#(S/T/S)---帧周期信号

       IRDY#(S/T/S)---主设备准备好信号

       TRDY#(S/T/S)---从设备准备好信号

       STOP#(S/T/S)---停止数据传送信号

       LOCK#(S/T/S)---锁定信号

       IDSEL(ZN)---初始化设备选择信号

       DEVSEL#(S/T/S)---设备选择信号

       4、仲裁信号

       REQ#(T/S)---总线前用请求信号,它是一个点到点的信号线,任何主设备都应有自己的“GNT#”信号

       GNT#(T/S)---总线占用允许信号

       5、错误报告信号

       为了使数据传输可靠、完整、PCI局部总线标准要求,所有挂接在其上的设备都应具有错误报告信号线

       PERR#(S/T/S)---数据奇偶校验错误报告信号

       SERR#(O/D)---系统错误报告信号

       6、中断信号

       PCI局部总线中一共有四条中断线,分虽是:“INTA#”“INTB”“INTC#”“INTD”,它们均具有O/D(漏极开)的性质,其作用是用来请示一个中断

       7、其它可选信号

        (1)、高速缓存支持信号

          SBD#(IN/OUT)---试探返回信号

          SDONE(IN/OUT)---监听完成信号

        (2)64位总线扩展信号

          AD[63::32](T/S)---扩展的32位地址和数据多路复用线

          C/BE[7::4]#(T/S)---总线命令和字节使能多路复用信号线

          REQ64#(S/T/S)---64位传输请求信号线

          ACK64#(S/T/S)---64位传输认可信号线

          DAR64(S/T/S)---奇偶双字节校验

     

     

     

    附图:

     

     

     

    展开全文
  • STM32-DMA

    2020-10-13 16:59:44
    使用DMA时,我们能够看到这样几项: DMA Request: 是谁请求DMA,或者谁...这时内存里会有一个fifo用来填充,可以减少DMA对内存的访问次数从而减少总线访问竞争,通过BURST分组传输优化传输带宽以提升芯片性能。 ...

    使用DMA时,我们能够看到这样几项:
    在这里插入图片描述

    DMA Request: 是谁请求DMA,或者谁要用DMA
    Stream: 选择DMA1,然后选择该DMA的数据流4
    Direction: 存储器到外设
    Priority: 高优先级

    然后还要详细配置:
    在这里插入图片描述

    Mode: 循环模式,也就是双缓冲模式。

    Usefifo: 使用fifo。这时内存里会有一个fifo用来填充,可以减少DMA对内存的访问次数从而减少总线访问竞争,通过BURST分组传输优化传输带宽以提升芯片性能。
    在这里插入图片描述
    对于STM32F4来讲,每个DMA stream都有4个字(word)的FIFO可用。它用来暂存来自DMA源端的数据。1个字(word)=32bit=4 byte

    threshold:,每当FIFO里存放的数据达到设定的阈值后,数据就会被移走。阈值可以设置为从1个字到4个字的深度。

    Burst size:DMA的节拍。即几个数据【4/8/16】被封装成1组,或称1个burst,或称1节。在一节内逐个进行数据传输,每个数据的传输相当于1拍。俨如音乐里的节拍,4拍1节、8拍1节之类的。对于每1节内的数据传输,DMA对总线的占用不会被总线矩阵仲裁器解除或打断,以保证每节数据的可靠完成。

    参考:STM32带FIFO的DMA传输应用示例与讲解

    展开全文
  • 中断、DMA区别

    千次阅读 多人点赞 2015-05-31 23:17:49
    2、DMA方式则是以数据块为单位传输的,在所要求传送的数据块全部传送结束时要求CPU进行中断处理,这样大大减少CPU进行中断处理的次数DMA方式不需CPU干预传送操作,不占用CPU任何资源, 整个数据传输操作在一个...

    1、中断方式是在数据缓冲寄存区满后,发中断请求,CPU进行中断处理。


    2、DMA方式则是以数据块为单位传输的,在所要求传送的数据块全部传送结束时要求CPU进行中断处理,这样大大减少CPU进行中断处理的次数。DMA方式不需CPU干预传送操作,不占用CPU任何资源, 整个数据传输操作在一个称为"DMA控制器"的控制下进行的。CPU除了在数据传输开始和结束时做一点处理外,在传输过程中CPU可以进行其他的工作。这样,在大部分时间里,CPU和输入输出都处于并行操作。因此,使整个计算机系统的效率大大提高。中断方式是程序切换,每次操作需要保护和恢复现场,中断次数多,CPU需要花较多的时间处理中断,中断次数多也会导致数据丢失。但是DMA是必须利用中断的,否则CPU无法得到数据已经传输结束,当数据传输开始结束的时候,需要给CPU一个中断信号,CPU进行处理.这个就大大的节约了CPU的资源。

    3、中断方式的数据传送方向是由设备到CPU再到内存,或者相反。
         DMA方式的数据传送则是将所传输的数据由设备直接送入内存,或是由内存直接送到设备。
    展开全文
  • DMA和零拷贝

    2021-04-16 14:54:52
    这次,我们就以「文件传输」作为切入点,来分析 I/O 工作方式,以及如何优化传输文件的性能。 正文 为什么要有 DMA 技术? 在没有 DMA 技术前,I/O 的过程是这样的: CPU 发出对应的指令给磁盘控制器,然后返回; ...
  • spi的fifo与dma接口配置

    2021-06-17 19:21:27
    transmit fifo的watermark应尽可能低以确保传输次数少、总线利用率高,但同时要防止下溢风险。 同理,receive fifo的watermark应尽可能高,但同时防止上溢风险。 同时dma端的配置应尽量满足以下关系 dma write ...
  • DMA与普通中断模式

    2020-08-10 10:55:43
    DMA方式则是以数据块为单位传输的,在所要求传送的数据块全部传送结束时要求CPU进行中断处理,大大减少了CPU进行中断处理的次数 总结:DMA方式不需CPU干预传送操作,仅仅是开始和结尾借用CPU一点时间,其余不占用CPU任何...
  • 简述中断和 DMA 的区别。

    千次阅读 2020-04-17 21:07:53
    2、DMA方式则是以数据块为单位传输的,在所要求传送的数据块全部传送结束时要求CPU进行中断处理,这样大大减少CPU进行中断处理的次数DMA方式不需CPU干预传送操作,不占用CPU任何资源, 整个数据传输操作在一个称为...
  • 串口空闲中断+DMA.zip

    2019-05-25 13:18:56
    串口3空闲中断+DMA接收不定长度的数据,3.5TFTLCD显示接收数据内容与发送次数,并通过随机颜色增强观感。 接收不定长度数据是串口空闲中断的重要使用方法,在裁判系统、OpenMV、 Manifold数据解析的使用中帮助巨大。...
  • STM32搬运ADC转换后的次数,只搬运一半次数的原因Cube生成工程后直接用库函数进行启动ADC_DMA功能正确代码 Cube生成工程后直接用库函数进行启动ADC_DMA功能 uint32_t dma_value[20]={0}; HAL_ADC_Start_DMA(&...
  • DMA与普通中断方式的区别

    万次阅读 2016-06-30 22:46:04
    DMA方式则是以数据块为单位传输的,在所要求传送的数据块全部传送结束时要求CPU进行中断处理,大大减少了CPU进行中断处理的次数 总结:DMA方式不需CPU干预传送操作,仅仅是开始和结尾借用CPU一点时间,其余不占用CPU...
  • 接收不发送 注意是否是识别函数出错2.DMA单次传输要求再初始化,否者出现第二次中断不执行。使用循环模式出现的问题是要结合配置公式:3.DMA再次初始化不完全,会出现接收一次成功,再来一次不行。第三次能接收的...
  • HAL库ADC转换-定时转换 利用定时器中断启动DMA转换首先配置定时器 配置完成之后调整时钟...开启DMA连续传输。记得选择右对齐! HAL_TIM_Base_Start_IT(&htim2); 开启定时器中断 void HAL_TIM_PeriodElapsedCa
  • Zero-copy上下文切换的次数从4次降低到2次,数据复制次数从4次降低到2次。Zero-copy 中数据的copy都由DMA执行,CPU不参与复制,从而节省CPU的消耗。 Zero-copy中的zero不是指不需要copy,而是指user mo
  • 在学习操作系统时,我们都知道DMA(直接内存读取)的作用,以前I/O是调用一次系统中断去...因此在DMA传输任务完成之前,cpu是有大把的事件快活。 我们再来看看java虚拟机,传统的java I/O类 喜欢读取小块字节数据,...
  • #总线#408真题大题系列

    千次阅读 2020-08-20 21:50:17
    由数据传输率和传输单位为32位=4B知每秒传送0.5MB/4B=125K次(即每秒中断次数)。 所以百分比R1=125K×(2+18)×5 / 500M=2.5% 第二问:DMA 和(1)同理每秒DMA次数为5MB / 5000B=1000次(即每秒DMA次数)。 ...
  • 每个PLCK上升沿输出八个像素的数据,1表示该像素为黑色,0则为白色,所以用DMA传输数据,最后要的分辨率是320X240,也就是40*8X240,每次处理一行数据,所以DMA次数是40,也就说纯数据的数组的大小为40.
  • 每个PLCK上升沿输出八个像素的数据,1表示该像素为黑色,0则为白色,所以用DMA传输数据,最后要的分辨率是320X240,也就是40*8X240,每次处理一行数据,所以DMA次数是40,也就说纯数据的数组的大小为40.
  • smmu实现分析

    万次阅读 2018-09-10 10:31:49
    外设可以通过DMA,将搜集的数据批量传输到内存,然后再发送一个中断通知CPU去内存取。这样减少了CPU被中断的次数,提高了系统的效率。DMA要能够正常工作,首先要进行正确的配置(包括通道选择...
  • 零拷贝技术的原理与在java中应用

    万次阅读 2020-11-19 11:15:08
    零拷贝技术可以减少数据拷贝和共享总线操作的次数,消除传输数据在存储器之间不必要的中间拷贝次数,从而有效地提高数据传输效率。减少了用户进程地址空间和内核地址空间之间因为上下文切换而带来的开销。 注意:零...
  • 操作系统io方式

    千次阅读 2010-06-03 11:20:00
    DMA通过DMA控制器完成io,cpu只要将起始地址和块大小发送到DMA相关寄存器上,后面的io工作由DMA控制器来完成,当所有数据传输完毕后,DMA控制器再中断cpu,这样的方式减少了cpu中断次数,节省了cpu时间。...
  • 原来 8 张图,就可以搞懂「零拷贝」了

    万次阅读 多人点赞 2020-09-23 17:07:44
    这次,我们就以「文件传输」作为切入点,来分析 I/O 工作方式,以及如何优化传输文件的性能。 正文 为什么要有 DMA 技术? 在没有 DMA 技术前,I/O 的过程是这样的: CPU 发出对应的指令给磁盘控制器,然后返回; ...
  • 零拷贝

    2020-08-25 19:05:46
    由于减少了的cpu拷贝或用户态和内核态的切换,他的传输效率确实加快了。 零拷贝的实现原理 传统的io 有四次拷贝(2次DMA,2次CPU),三次内核态和客户态切换 mmap(内存映射)io 通过内存映射可以解决内核到...
  • 绍了USB2.0设备控制器IP核的AHB...实现了多事务DMA控制,减少了块传输的中断次数;缓存采用乒乓机制,并对外隐蔽了双缓冲区。最后用Verilog完成RTL代码,并通过充分验证,证明接口符合AHB协议,且完成既定所有功能。
  • 计算机中的零拷贝

    2020-10-19 17:52:56
    以下文章来源于小林coding ,作者小林coding 转载自:小林coding ...这次,我们就以「文件传输」作为切入点,来分析 I/O 工作方式,以及如何优化传输文件的性能。 正文 为什么要有 DMA 技术? 在没有 DMA
  • Nio---transferto

    2020-05-20 14:12:57
    Bio进行文件传输的时候要进行4次状态转换 要进行4次拷贝借鉴了网上的图 Dma 拷贝从磁盘上将数据考到内存中内核空间,DMA是指外部设备不通过CPU而直接与系统内存交换数据的接口技术。在经过CPU拷贝拷贝到用户空间,...

空空如也

空空如也

1 2 3 4
收藏数 73
精华内容 29
关键字:

dma传输次数