精华内容
下载资源
问答
  • DP83640 Freertos 程序

    2018-04-16 14:58:22
    DP83640 STM32F407 FREERTOS 驱动程序 实现硬件PTP对时
  • DP83640使用手册

    2013-10-09 10:21:58
    DP83640使用手册 包含DP83640的英文手册 使用经验总结,及寄存器介绍;
  • DP83640是一款PTP网络芯片,该资源包含DP83640软件设计指导手册和C语言软件参考库,为电嵌入式系统设计人员提供该芯片的编程参考。
  • DP83640中文手册

    热门讨论 2012-12-12 00:08:52
    DP83640中文手册
  • 1.0 引言  许多工业、测试和测量、通信应用都要求高精度的时钟 信号以便同步控制信号和捕捉数据等。在标准以太网中应用 的IEEE 1588精密时间协议(PTP)为传播主时钟时序给系... 点此下载全文PDF资料: DP83640 IEEE
  • DP83640使用要点总结

    2012-12-12 00:07:07
    DP83640使用要点总结
  • dp83640数据手册

    2011-07-18 18:28:49
    The DP83640 Precision PHYTER® device delivers the high- est level of precision clock synchronization for real time in- dustrial connectivity based on the IEEE 1588 standard. The DP83640 has ...
  • 该资源包含DP83640原理图设计文件,可以用Altium Designer打开。
  • DP83640(中文)

    2012-08-28 22:57:58
    DP83640寄存器说明(中文)
  • DP83640芯片手册

    2011-06-22 13:09:49
    DP83640 芯片手册 (支持IEEE1588协议的PHY芯片)
  • 有详细的DP83640寄存器的中文说明,可作为参考
  • DP83640数据手册

    2009-06-30 12:31:19
    DP83640 Precision PHYTER - IEEE® 1588 Precision Time Protocol Transceiver
  • 这款型号为DP83640的高精度PHYTER:registered:收发器可确保分布式网络上各节点能按照主机时钟的时间同步定时,并确保各节点之间的时间偏差不会超过8ns,因此最适用于物体移动控制、测量仪表、数据采集及电子通信等...
  • DP83640.PDF

    2012-06-19 10:21:12
    在标准以太网中应用的IEEE 1588精密时间协议(PTP)为传播主时钟时序给系统中的许多结点提供了一种方法。当前的实现方法单纯依靠 软件,或软件和FPGA或ASIC的混合...DP83640精密PHYTER®提 供了这两个问题的解决方案。
  • DP83640演示板电路

    2010-01-12 13:53:24
    DP83640演示板电路,供大家学习研究
  • DP83640用户手册(中文翻译)下载可看。DP83640用户手册(中文翻译)下载可看DP83640用户手册(中文翻译)下载可看。
  • 美国国家半导体的DP83640精密PHYTER?实现了IEEE 1588精密时间协议(PTP)的时钟关键部分,允许高精度 IEEE 1588节点实现。当使用包含IEEE1588功能器件、边 界时钟和透明时钟的网络时,利用非常简单的时钟伺服算法 来...
  • DP83640介绍

    千次阅读 2009-11-19 14:47:00
    The DP83640 Precision PHYTER® device delivers the highest level of precision clock synchronization for real time industrial connectivity based on the IEEE 1588 standard. The DP83640 has deterministic

     The DP83640 Precision PHYTER® device delivers the highest level of precision clock synchronization for real time industrial connectivity based on the IEEE 1588 standard. The DP83640 has deterministic, low latency and allows choice of microcontroller with no hardware customization required. The integrated 1588 functionality allows system designers the flexibility and precision of a close to the wire timestamp. The three key 1588 features supported by the device are:
       — Packet time stamps for clock synchronization
       — Integrated IEEE 1588 synchronized clock generation
       — Synchronized event triggering and time stamping through GPIO
    DP83640 offers innovative diagnostic features unique to National Semiconductor, including dynamic monitoring of link
    quality during standard operation for fault prediction. These advanced features allow the system designer to implement a fault prediction mechanism to detect and warn of deteriorating and changing link conditions. This single port fast Ethernet transceiver can support both copper and fiber media.

    ---------------------------------------------------------------------摘自DP83640.PDF

    由此可见,DP83640完全能够实现在以太网2层实现IEEE1588.

    展开全文
  •  美国国家半导体公司的DP83640精密PHYTER?实现了 IEEE1588精密时间协议(PTP)的严格时序要求,并可实现 高精度IEEE1588节点。这些同样的特性也可以用于实现多端 口的边界时钟(BC)和透明时钟(TC)器件。  边界...
  • DP83640 IEEE 1588 PTP同步时钟输出
  • dp83640是NS公司的时钟同步芯片,集成IEEE1588协议。 dp83640是NS公司的时钟同步芯片,集成IEEE1588协议。
  • am335系列的开发板,网口芯片用的是dp83640,现在整个网络可以运行,但是我想修改dp83640芯片寄存器的内容,以及关于dp83640的驱动程序,该怎么弄,像字符设备我们可以用open函数来打开这个设备,再用write等函数...
  •  美国国家半导体的DP83640精密PHYTER?实现了IEEE 1588精密时间协议(PTP)的时钟关键部分,允许高精度 IEEE 1588节点实现。当使用包含IEEE1588功能器件、边 界时钟和透明时钟的网络时,利用非常简单的时钟伺服算法 ...
  •  美国国家半导体产品DP83640的独特性能,即100 Mb/s 下的同步以太网技术,可在用以太网连接的IEEE1588精密时 间协议(PTP)系统之间实现非常精确的同步。采用这种特 性,便可工作在要求的网络拓扑约束内,实现PTP...
  • IMAX6Q+DM9000+DP83640设计原理分享

    千次阅读 2017-12-15 12:13:47
    概况:采用飞思卡尔IMAX6Q作为主芯片,主芯片总线外接MAC芯片和PHY芯片实现网络功能以及通过专用的物理层芯片实现1588时钟同步...分三部分讲解:一、arm总线简单讲解 二、DM9000接口设计 三、DM9000和DP83640的控制流程

    概况:采用飞思卡尔IMAX6Q作为主芯片,主芯片总线外接MAC芯片和PHY芯片实现网络功能以及通过专用的物理层芯片实现1588时钟同步功能。本节只介绍几本原理,具体的驱动开发流程及1588时钟同步协议开发移植流程暂不分享。

    参考资料:DM9000中文手册、IMAX6Q datasheet

    分三部分讲解:一、arm总线简单讲解 二、DM9000接口设计 三、DM9000和DP83640的控制流程


    一、arm总线

    cpu框架如下:


    arm常规的总线结构如下:


    二、DM9000接口设计

    常见的arm外设接口设计:



    本例子采用方案三,具体接口设计如下图:


    三、DM9000和DP83640的控制流程

    DM9000控制DP83640寄存器读写原理(读写的实现可发到流驱动去做,应用程序只发送DP83640寄存器的索引和要写的数据给驱动)

    DP83640通过DM9000去控制,DP83640作为DM9000的外部物理层。对DM9000的读写可通过一个流驱动来实现。DM9000中只有INDEX端口与DATA端口2个寄存器可以直接被CPU访问,其它的内部控制和状态寄存器都是通过这2个端口寄存器间接访问;对这2个寄存器的访问是通过控制网络控制器DM9000的CMD引脚来实现的:当CMD=0时,主机访问的是INDEX端口寄存器;当CMD=1时,访问的是DATA端口寄存器。本设计将CMD引脚与处理器的地址线A2相连,则DM9000的2个端口地址分别为:INDEX端口地址=IOaddress+0x00;DATA端口地址=IOaddress+0x04。由于INDEX端口寄存器保存的是处理器要访问的DATA端口寄存器的内部寄存器的地址,因而对DM9000的控制或状态寄存器的访问顺序是:首先写要访问寄存器的地址到INDEX端口,然后通过DATA端口来读/写数据。

     

    DM9000访问PHY寄存器的方法是:

    (1)寄存器地址写到EPAR/PHY_AR(0CH)寄存器中,注意将寄存器地址的第6位置1(地址与0x40或运算即可),以表明写的是PHY地址,而不是EEPROM地址。

    (2)将数据高字节写到PHY_DRH(0EH)寄存器中。

    (3)将数据低字节写到PHY_DRL(0DH)寄存器中。

    (4)发送PHY命令(0x0a)到EPCR/PHY_CR(0BH)寄存器中。

    (5)延时5us,发送命令0x08到EPCR/PHY_CR(0BH)寄存器中,清除PHY写操作。

     

    DP83640功能控制说明(具体的寄存器说明见DP83640手册)

    1、  接口通信说明

    DM9000与DP83640之间的接口通信主要分两种,MDIO和MII。

     

    任何时候都能通过MDIO接口来配置DP83640的寄存器,即通过DM9000设置物理寄存器的方式。

     

    MII接口主要用于网络字符串的收发,即对应应用层的socket编程,但是配置了DP83640PHY Control Frames Configuration Register(PCFCR),使能PCF后,MII接口也可以用来配置DP83640的寄存器,方式是运用socket发送PCF格式的网络串。

     

    PCF网络串格式如下:


     


    时间设置:

    通过PTP Time Data Regiser设置或读取时间,流程如下:

    to set the time:

    Write Clock_time_ns[15:0] to PTP_TDR

    Write Clock_time_ns[31:16] to PTP_TDR

    Write Clock_time_sec[15:0] to PTP_TDR

    Write Clock_time_sec[31:16] to PTP_TDR

    Write to PTP_CTL with the PTP_Load_Clk bit set

    To read the time:

    Write to PTP_CTL with the PTP_Rd_Clk bit set

    Read Clock_time_ns[15:0] from PTP_TDR

    Read Clock_time_ns[31:16] from PTP_TDR

    Read Clock_time_sec[15:0] from PTP_TDR

    Read Clock_time_sec[31:16] from PTP_TDR

     

     

    步进调整,步骤如下:

    Write Clock_time_ns[15:0] to PTP_TDR

    Write Clock_time_ns[31:16] to PTP_TDR

    Write Clock_time_sec[15:0] to PTP_TDR

    Write Clock_time_sec[31:16] to PTP_TDR

    Write to PTP_CTL with the PTP_Step_Clk bit set

     

    速率调整,步骤如下:

    Write Temp_Rate[25:16] to PTP Rate High Register(PTP_RATEH) with PTP_TMP_RATE bit set to 0.

    Write Temp_Rate[15:0] to PTP Rate Low Register (PTP_RATEL)

     

    临时速率调整,步骤如下:(12为持续时间设置,34为临时速率设置,标志位不设置时则不是临时速率)

    1. Write Temp_Rate_duration[25:16] to PTP Temporary RateDuration High Register (PTP_TRDH)

    2. Write Temp_Rate_duration[15:0] to PTP Temporary RateDuration Low Register (PTP_TRDL)

    3. Write Temp_Rate[25:16] to PTP Rate High Register(PTP_RATEH) with PTP_TMP_RATE bit set to 1.

    4. Write Temp_Rate[15:0] to PTP Rate Low Register(PTP_RATEL)

     

    3、  时间戳

    传输时间戳参数配置

    通过PTP_TXCFG0和PTP_TXCFG1两个寄存器来配置。

    接收时间戳参数配置

    通过PTP_RXCFG0, PTP_RXCFG1, PTP_RXCFG2, 和PTP_RXCFG3寄存器来配置。

     

    获取传输时间戳

    连续读四次PHY_PG4_PTP_TXTS寄存器,具体流程见PTPGetTransmitTimestamp函数

    获取接收时间戳

    连续读六次PHY_PG4_PTP_RXTS寄存器,具体流程见PTPGetReceiveTimestamp函数。

    Hash Value

    配置PTP_RXHASH寄存器,用于消息的过滤3002

    4、  触发

    通过配置相关寄存器,可实现从GPIO输出一个触发信号。通过一个秒脉冲触发信号可实现FPGA时钟的调整。

     

    初始化触发,使能触发设置时间等:

    1. Set the Trig_Load bit in the PTP Control Register(PTP_CTL) along with the Trig_Sel setting for

    the trigger. This will disable the trigger if it waspreviously enabled.

    2. Write to PTP_TDR: Start_time_ns[15:0]

    3. Write to PTP_TDR: Initial state, Wait for Rollover,Start_time_ns[29:16]

    4. Write to PTP_TDR: Start_time_sec[15:0]

    5. Write to PTP_TDR: Start_time_sec[31:16]

    6. Write to PTP_TDR: Pulsewidth[15:0]

    7. Write to PTP_TDR: Pulsewidth[31:16]

    8. Write to PTP_TDR: Pulsewidth2[15:0] (for Triggers 0 and1 only)

    9. Write to PTP_TDR: Pulsewidth2[31:16] (for Triggers 0 and1 only)

    10. Set the Trig_En bit in the PTP_CTL register along withthe Trig_Sel setting for the trigger

     

    读触发控制信息:

    1. Set the Trig_Read bit in the PTP Control Register(PTP_CTL) along with the Trig_Sel setting for the trigger.

    2. Read fields from PTP_TDR in same order as written above.

     

    设置触发:

    设置PHY_PG5_PTP_TRIG寄存器。

     

    取消触发:

    设置PHY_PG4_PTP_CTL寄存器。

    5、  事件设置

    设置事件,当事件到来时,可存储一个事件时间戳,最多可存储8个事件时间戳。

     

    使能事件:

    设置PHY_PG5_PTP_EVNT寄存器。

     

    查询事件:

    读取PHY_PG4_PTP_STS寄存器可以查询是否有事件产生,也可以检测接收发送或触发。

     

    获取事件时间戳:

    1. Read PTP_ESTS to determine if an event timestamp is available.

    2. Read from PTP_EDATA: Extended Event Status[15:0] (available only ifPTP_ESTS:MULT_EVNT

    is set to 1)

    3. Read from PTP_EDATA: Timestamp_ns[15:0]

    4. Read from PTP_EDATA: Timestamp_ns[29:16] (upper 2 bits are always 0)

    5. Read from PTP_EDATA: Timestamp_sec[15:0]

    6. Read from PTP_EDATA: Timestamp_sec[31:16]

    7. Repeat Steps 1-6 until PTP_ESTS = 0

     

     

    6、  中断

    触发、事件、时间戳都可以产生中断,可通过PTP Status Register使能相关的中断。中断的输出有两种方式,一是共享中断通过PWRDN_INTN引脚输出中断信号,二是GPIO引脚输出中断信号。

     

    共享中断:

    配置MII Interrupt Control Register (MICR)寄存器可设置PWRDN_INTN中断。

    中断处理流程,

    1. Read MISR to determine if PTP interrupt has occurred

    2. Read PTP_STS to determine which PTP function hasgenerated an interrupt

    3. Process Trigger, Event, or Timestamp as indicated byPTP_STS

    4. Repeat steps 2 and 3 until PTP_STS[11:8] = 0

     

    GPIO中断:

    配置PTP_INTCTL寄存器可配置相关的GPIO中断。

     

    中断处理流程,

    1. Read PTP_STS to determine which PTP function hasgenerated an interrupt

    2. Process trigger, event, or timestamp as indicated by PTP_STS

    3. Repeat steps 1 and 2 until PTP_STS[11:8] = 0



    展开全文
  • 本文给出了,IEEE1588软硬结合的实现方法!
  • DP83640|网络时钟同步

    2009-09-07 11:44:37
    下载于某个要收费的网站 这是介绍IEEE1588网络时钟同步的资料,非常有用,可以用在仪器设备同步,通信等行业

空空如也

空空如也

1 2 3
收藏数 49
精华内容 19
关键字:

dp83640