精华内容
下载资源
问答
  • ALLEGRO DRC检查

    万次阅读 2018-10-26 13:53:20
    1,查看状态 Display -->Status:   PCB单项检查:Tools --> Quick Reports 1,Unconnected Pins Report 2, Unplaced Components Report 3, Design Rules Check(DRC) Report 等。 敷...

    1,查看状态

    Display -->Status:

     

    PCB单项检查:Tools -->  Quick Reports

    1,Unconnected Pins Report

    2,   Unplaced Components Report

    3,  Design Rules Check(DRC) Report

    等。

    敷铜检查:

    Shape---> Global Dynamic  Params

    板层设置检查:

    Setup --> Cross-section

     

    Database Check:  Tools --> Database Check

    再次查看status状态:

    Display -->Status

     

     

     

     

    ALLEGRO使用(V16.2)-DRC错误代码对照
     

    代码

    相关对象

    说明

    单一字符代码

    L

    Line

    走线

    P

    Pin

    元件脚

    V

    Via

    贯穿孔

    K

    Keep in/out

    允许区域/禁止区域

    C

    Component

    元件层级

    E

    Electrical Constraint

    电气约束

    J

    T-Junction

    呈现T形的走线

    I

    Island Form

    被Pin或Via围成的负片孤铜

         

    错误代码前置码说明

       

    W

    Wire

    与走线相关的错误

    D

    Design

    与整个电路板相关的错误

    M

    Soldemask

    与防焊层相关的错误

         

    错误代码后置码说明

       

    S

    Shape/Stub

    与走线层的Shape或分支相关的错误

    N

    Not
    Allowed

    与不允许的设置相关的错误

    W

    Width

    与宽度相关的错误

         

    双字符错误代码

       

    BB

    Bondpad to Bondpad

    Bondpad之间的错误

    BL

    Bondpad to Line

    Bondpad与Line之间的错误

    BS

    Bondpad to Shape

    Bondpad与Shape 之间的错误

    CC

    Package to Package

    Package之间的 Spacing 错误

    Symbol Soldermask to Symbol

    Soldermask零件防焊层之间的Spacing 错误

    DF

    Differential Pair Length Tolerance

    差分对走线的长度误差过长

    Differential Pair Primary Max Separation

    差分对走线的主要距离太大

    Differential Pair Secondary Max Separation

    差分对走线的次要距离太大

    Differential Pair Secondary Max Length

    差分对走线的次要距离长度过长

    DI

    Design Constraint Negative Plane Island

    负片孤铜的错误

    ED

    Propagation-Delay

    走线的长度错误

    Relative-Propagation-Delay

    走线的等长错误

    EL

    Max Exposed Length

    走线在外层(TOP&BOTTOM)的长度过长

    EP

    Max Net Parallelism Length-Distance Pair

    已超过Net之间的平行长度

    ES

    Max Stub Length

    走线的分支过长

    ET

    Electrical Topology

    走线连接方式的错误

    EV

    Max Via Count

    已超过走线使用的VIA的最大数目

    EX

    Max Crosstalk

    已超过Crosstalk值

    Max Peak Crosstalk

    已超过Peak Crosstalk值

    HH

    Hold to Hold Spacing

    钻孔之间的距离太近

    HW

    Diagonal Wire to Hold Spacing

    斜线与钻孔之间的距离太近

    Hold to Orthogonal Wire Spacing

    钻孔与垂直/水平线之间的距离太近

    IM

    Impedance Constraint

    走线的阻抗值错误

    JN

    T Junction Not Allowed

    走线呈T形的错误

    KB

    Route Keepin
    to Bondpad

    Bondpad在Keepin之外

    Route keepout
    to Bondpad

    Bondpad在keepout之内

    Via Keepout
    to
    Bondpad

    Bondpad在Via Keepout之内

    KC

    Package to Place Keepin Spacing

    元件在Place Keepin之外

    Package to Place Keepout Spacing

    元件在Place Keepout之内

    KL

    Line to Route Keepin Spacing

    走线在Route Keepin之外

    Line to Route Keepout Spacing

    走线在Route Keepout之内

    KS

    Shape to Route Keepin Spacing

    Shape在Route Keepin之外

    Shape to Route Keepout Spacing

    Shape在Route Keepout之内

    KV

    BBVia to Route Keepin Spacing

    BBVia在Route Keepin之外

    BBVia to Route Keepout Spacing

    BBVia在Route Keepout之内

    BBVia to Via Keepout Spacing

    BBVia在Via Keepout之内

    Test Via to Route Keepin Spacing

    Test Via在Route Keepin之外

    Test Via to Route Keepout Spacing

    Test Via在Route Keepout之内

    Test Via to Via Keepout Spacing

    Test Via在Via Keepout之内

    Through Via to Route Keepin Spacing

    Through Via在Route Keepin之外

    Through Via to Route Keepout Spacing

    Through Via在Route Keepout之内

    Through Via to Via Keepout Spacing

    Through Via在Via Keepout之内

    LB

    Min Self Crossing Loopback Length

    LL

    Line to Line Spacing

    走线之间太近

    LS

    Line to Shape Spacing

    走线与Shape 太近

    LW

    Min Line Width

    走线的宽度太细

    Min Neck Width

    走线变细的宽度太细

    MA


    Soldermask Alignment Error Pad

    Soldermask Tolerance太小

    MC

    Pin/Via Soldermask to Symbol Soldermask

    Pad与Symbol Soldermask之间的错误

    MM

    Pin/Via Soldermask to Pin/Via Soldermask

    Pad
    Soldermask之间的错误

    PB

    Pin to Bondpad

    Pin与Bondpad之间的错误

    PL

    Line to SMD Pin Spacing

    走线与SMD元件脚太近

    Line to Test Pin Spacing

    走线与Test元件脚太近

    Line to Through Pin Spacing

    走线与Through元件脚太近

    PP

    SMD Pin to SMD Pin Spacing

    SMD元件脚与SMD元件脚太近

    SMD Pin to Test Pin Spacing

    SMD元件脚与Test元件脚太近

    Test Pin to Test Pin Spacing

    Test元件脚与Test元件脚太近

    Test Pin to Through Pin Spacing

    Test元件脚与Through元件脚太近

    Through Pin to SMD Pin Spacing

    Through元件脚与SMD元件脚太近

    Through Pin to Through Pin Spacing

    Through元件脚与Through元件脚太近

    PS

    Shape to SMD Pin Spacing

    Shape与SMD元件脚太近

    Shape to Test Pin Spacing

    Shape与Test元件脚太近

    Through Pin to Shape Spacing

    Through元件脚与Shape太近

    PV

    BBVia to SMD Pin Spacing

    BBVia与SMD元件脚太近

    BBVia to Test Pin Spacing

    BBVia与Test元件脚太近

    BBVia to Through Pin Spacing

    BBVia 与Through元件脚太近

    SMD Pin to Test Via Spacing

    SMD Pin与Test Via太近

    SMD Pin to Through Via Spacing

    SMD Pin与Through Via太近

    Test Pin to Test Via Spacing

    Test Pin与Test Via太近

    Test Pin to Through Via Spacing

    Test Pin与Through Via太近

    Test Via to Through Pin Spacing

    Test Via与Through Pin太近

    Through Pin to Through Via Spacing

    Through Pin与Through Via太近

    RC

    Package to Hard Room

    元件在其他的Room之内

    RE

    Min Length Route End Segment at 135Degree

    Min Length Route End Segment at 45/90Degree


    SB

    135Degree Turn to Adjacent Crossing Distance

    90Degree Turn to Adjacent Crossing Distance

    SL

    Min Length Wire Segment

    Min Length Single Segment Wire

    SN

    Allow on Etch Subclass

    允许在走线层上

    SO

    Segment Orientaion

    BB

    Bondpad to Bondpad

    Bondpad之间的错误

    SS

    Shape to Shape

    Shape之间的错误

    TA

    Max Turn Angle

    VB

    Via to Bondpad

    Via 与Bondpad之间的错误

    VG

    Max BB Via Stagger Distance

    同一段线的BB Via之间的距离太长

    Min BB Via Gap

    BB Via之间太近

    Min BB Via Stagger Distance

    同一段线的BB Via之间的距离太近

    Pad/Pad Direct Connect

    Pad 在另一个Pad 之上

    VL

    BB Via to Line Spacing

    BB Via与走线太近

    Line to Through Via Spacing

    走线与Through Via太近

    Line to Test Via Spacing

    走线与Test Via太近

    VS

    BB Via to Shape Spacing

    BB Via与Shape太近

    Shape to Test Via Spacing

    Shape 与Test Via太近

    Shape to Through Via Spacing

    Shape与Through Via太近

    VV

    BB Via to BB Via
    Spacing

    BB Via之间太近

    BB Via to Test Via Spacing

    BB Via与Test Via太近

    BB Via to Through Via Spacing

    BB Via与Through Via太近

    Test Via to Test Via Spacing

    Test Via之间太近

    Test Via to Through Via Spacing

    Test Via与Through Via太近

    Through Via to Through Via Spacing

    Through Via之间太近

    WA

    Min Bonding Wire Length

    Bonding Wire 长度太短

    WE

    Min End Segment Length

    Min Length Wire End Segment at 135Degree

    Min Length Wire End Segment at 45/90Degree

    WI

    Max Bonding Wire Length

    Bonding Wire 长度太长

    WW

    Diagonal Wire to Diagonal Wire Spacing

    斜线之间太近

    Diagonal Wire to Orthogonal Wire Spacing

    斜线与垂直/水平线之间的距离太近

    Orthogonal Wire to Orthogonal Wire Spacing

    垂直/水平线之间的距离太近

    WX

    Max Number of Crossing

    Min Distance between Crossing

    XB

    135 Degree Turn to Adjacent Crossing Distance

    90 Degree Turn to Adjacent Crossing Distance

    XD

    Externally Determined Violation

    XS

    Crossing to Adjacent Segment Distances

     

     

     

     

    参考:  http://blog.sina.com.cn/s/blog_4c703b910100jqgm.html

    展开全文
  • cadence allegro 怎么进行drc检测

    千次阅读 2020-07-10 09:41:41
    enable on-line drc 可以开启在线drc检查,鼠标放在右下角drc的颜色框上可以看到on line drc是否是开启状态DRC检测的步骤:“tools”–“update DRC” 所有的DRC检测项设置在“setup”–“constraints”–“modes...

    菜单栏setup —>enable on-line drc 可以开启在线drc检查,鼠标放在右下角drc的颜色框上可以看到on line drc是否是开启状态。
    DRC检测的步骤:“tools”–“update DRC”
    所有的DRC检测项设置在“setup”–“constraints”–“modes”,负责DRC的开启和关闭。
    如果有DRC错误,就在PCB会出现红色的警告的,比如“PP”,这个是package和package之间的间距小于规则设置。可以在网上搜索所有的DRC错误,就能判断哪块有问题了。
    如果板子很大,不容易看到DRC错误,修改drc显示大小,“setup”–“design parameter”–“display”,改大“DRC marker size”的值

    展开全文
  • Tmax DRC B系列

    2021-05-20 19:36:16
    本篇博客汇总的是Tmax的DRC机制 B12 B12: undriven instance input pin 等级:error 这个error等级指的是一个输入instance的输入信号是floating状态,实际case如图所示: B7: undriven module output pin 等级:...

    文章目录


    本篇博客汇总的是Tmax的DRC机制

    B12

    B12: undriven instance input pin 等级:error 这个error等级指的是一个输入instance的输入信号是floating状态,实际case如图所示:
    在这里插入图片描述

    B7: undriven module output pin 等级:warning一个module的输出是floating的状态,也有可能是unused,也就是 .A() 这种形式,

    展开全文
  • 之前装过一次AD软件没有报过这样的错误,卸掉后重新装了之后,在对电气规则检查检查时“软件提示...report_drc.xsl不存在”。 原因:之前装的目录默认在C盘下,所以AD软件输出的报告也是默认C盘下,卸掉软件后,...

    之前装过一次AD软件没有报过这样的错误,卸掉后重新装了之后,在对电气规则检查检查时“软件提示...report_drc.xsl不存在”。

    原因:之前装的目录默认在C盘下,所以AD软件输出的报告也是默认C盘下,卸掉软件后,重新安装,装的是D盘,AD软件输出的报告还是在C盘,按快捷键Ctrl+D,弹出Preference对话框,点击Reports,右边的目录都是C盘下的路径,且都处于灰色状态,表示该路径已经不存在。

    其实把该路径改一下就可以,找到DXP安装的路径,如下图,路径名都处于高亮显示,说明该路径是对的。

    展开全文
  • 最近在Altium软件下进行硬件设计,发现明明有网络被连接,但是DRC却检查不出,给出Un-Routed Net Constraint ( (All) ):0 这样的误导性提示,导致在最近设计的一块PCB里有一根连线处于断开状态却没有被正确查出。...
  • 20130621-Allegro16.6状态查看

    千次阅读 2013-06-21 08:55:28
    1.注意未放置的元件,未布完的线,铺铜,DRC等。
  • SELECT b.BI_NAME,sum(a.DCR_JG) AS bf1,count(a.DRC_ID) AS ts1,a.DCR_JG*100/sum(a.DCR_JG) AS zb1 FROM D_Car_Repair a,B_Insurance_Company b wherea.BI_ID =b.BI_ID group by a.BI_ID AND a.DCR_ZF='0' AND...
  • Cadence 16.6 PCB Edit 新功能连载(四) 前段时间有点忙,好久没有坐下来写东西了,今天天气不错,阳光明媚,这么好 的天不更新点东西出来对不住大家啊。... 任意走出能DRC的线(但是DRC必须处于关闭状态
  • amp;wfr=spider&for=pc&...1.在导出gerber文件之前,要先对图纸的参数、层叠结构、铺铜皮的参数、DRC状态报告进行统一检查,只有设置的参数对了,才能进行gerber文件的输出。 ...
  • Pronto(状态估计): 导演(用户界面): 目录 OpenHumanoids是由MIT DRC团队开发的软件平台,用于在DARPA机器人挑战赛的后续阶段中与Boston Dynamics Atlas机器人竞争。 它还完全支持NASA Valkyrie和几个固定基础...
  • Pronto(状态估计): 导演(用户界面): 目录 OpenHumanoids是由MIT DRC团队开发的软件平台,用于在DARPA机器人挑战赛的后续阶段中与Boston Dynamics Atlas机器人竞争。 它还完全支持NASA Valkyrie和几个固定基础...
  • DC 视频教程 第十一课

    2020-03-26 16:44:46
    第十一课 Post-output data Default Optimization 默认状态下,DC会将CLK网表和一些潜在的高扇出(HFN)网表视为理想网络,除此之外所有的电路都会考虑延迟和DRC的影响。 ...
  • 1.在导出gerber文件之前,要先对图纸的参数、层叠结构、铺铜皮的参数、DRC状态报告进行统一检查,只有设置的参数对了,才能进行gerber文件的输出。 2.DesignParameters检查 A) 在Setup里面选择的单位要与Gerber...
  • Allegro导出gerber详细文件

    千次阅读 2019-03-10 17:04:36
    1.在导出gerber文件之前,要先对图纸的参数、层叠结构、铺铜皮的参数、DRC状态报告进行统一检查,只有设置的参数对了,才能进行gerber文件的输出。 2.DesignParameters检查 A) 在Setup里面选择的单位要与Gerber...
  • Allegro导出生产文件

    2021-04-21 15:08:36
    Allegro导出生产文件 文章目录: 1、导出前设置 2、导出钻孔文件 3、导出gerber文件 ...1.在导出gerber文件之前,要先对图纸的参数、层叠结构、铺铜皮的参数、DRC状态报告进行统一检查,只有设置的参数对了,
  • Cadence Gerber文件制作过程

    千次阅读 2020-12-11 11:50:43
    概述 本人使用Cadence 17.4版本,在这做下...在导出gerber文件之前,要先对图纸的参数、层叠结构、铺铜皮的参数、DRC状态报告进行统一检查,只有设置的参数对了,才能进行gerber文件的输出。 二、Design Par...
  • 1、全功能后台设置,指定插件管理员、设置本站信息、申请链接注意事项;; 2、全新设计前台界面,美观大方; 3、申请友情链接后,系统...- 注意:7.1默认安装后插件是未开启状态,请手动勾选启用该插件. 预览截图:
  • 录音降噪方法总结

    千次阅读 2013-10-09 09:08:27
    方法一: X1St微信语音有沙沙声 ... 对B状态的稳态底噪,有通过加DRC和IIR的方式去降低底噪,但底噪降低后,会导致微信的杂音明显,品质不接收,目前先维持现状。 改善方案及临时措施:YDA145前端加33
  • 创建数据访问接口实现类 ...2、创建状态数据访问接口实现类 对StatusDaoImpl进行单元测试 (1)编写测试方法testFindById() (2)编写测试方法testUpdate() 3、学生数据访问接口实现类 对StudentDao
  • B)务必打开DRC颜色指示,并用醒目的颜色,例如黄色 (三)利用工具开始检查错误,如图所示: A)运行<database check> 弹出对话框 点选<check>,开始检查 (四)打开PCB状态指示对话框 打开后如下图...
  • 我是在Kicad中完成的,因此这些原理图实际上可以用于重新制作C16板,尽管没有太多的意义,因为C16主板通常很丰富,而且如今仍处于良好状态,因此,它们的CPU和TED芯片往往会不幸的是,他早逝了。 组件和电路按逻辑...
  • 第9章 设计规则检查(DRC)与自动布线 9.1 设计规则及其检查(DRC) 9.1.1 设计规则 9.1.2 设计规则检查(DRC) 9.2 自动布线 9.2.1 自动布线设置 9.2.2 自动布线实现 第10章 报表及打印输出 10.1 原理图报表 10.1.1 生成...
  • OSD时间状态显示;集成ffmpeg视频解码,DXVA硬件加速解码VC1、AVC/H264(base on MPC-HC);支持RMVB、WMV、AVI、MKV、MOV等几乎所有的音视频格式;同时做了很多易用性上的改进。 CMPlayer MPC 2008是作者发布的一个...
  • 多板组件现在支持并显示刚挠结构设计的最终折叠状态。 概要 23846 修复了“属性”面板“参数”列表(BC:9153)中无法使用剪切/复制/粘贴的问题。 24226 修复了在“属性”面板中按“更新” (BC:9637)时未更新...
  • protel2004封装

    2012-10-23 10:43:48
    esc——终止当前正在进行的操作,返回待命状态 backspace——放置导线或多边形时,删除最末一个顶点 delete——放置导线或多边形时,删除最末一个顶点 ctrl+tab——在打开的各个设计文件文档之间切换 alt+tab——在...
  • Altium Designer 14 中文教程

    千次下载 热门讨论 2014-06-27 13:47:18
    Altium Designer 14 中文教程 课件 1: MCAD集成 13 1.1 ECAD与 MCAD 交互介绍........................................................................ 13 1.1.1 STEP格式整合 .................................

空空如也

空空如也

1 2
收藏数 26
精华内容 10
关键字:

drc状态