精华内容
下载资源
问答
  • DRC 规则文件的编写

    2020-12-09 12:08:40
    仍旧以前面的非门为例,我们制定了以下规则:1.a n 阱(well) n 阱的最小宽度 4.8u1.b 阱与阱之间的最小间距 1.8u1.c ndiff 到nwell 的最小间距 0.6u1.d pdiff 到nwell 的最小间距 1.8u1.e p mos 器件必须在nwell 内2...
  • PCB文件DRC检查规则

    2019-01-29 18:29:49
    Altium Designer中DRC检查规则,此规则适用于FBGA等高速电路设计
  • ORCAD17.2原理图DRC规则检查

    千次阅读 2020-04-17 15:16:06
    物理规则5.ERC Matrix6.DRC Reports 工具栏 1.打开菜单栏 2.打开工具窗口 3.电气规则 4.物理规则 5.ERC Matrix 6.DRC Reports 一、打开菜单栏 1.根据下图1中箭头指示,选中整个.dsn文件,这样才能检查整个原理图。 2...

    ORCAD17.2 原理图DRC规则检查

    1.打开菜单栏

    1.根据下图1中箭头指示,选中整个.dsn文件,这样才能检查整个原理图。

    2.点击Tools菜单栏,选中Design Rules Check…

    图1:Design Rules Check

    3.弹出警告,不要管,直接Yes。

    在这里插入图片描述
    图2:选Yes

    2.打开显示窗口

    2.1.规则检查选项

    1.Scope:范围,是检查整个设计,还是只检查选中的部分;

    2.Mode:模式,是用事件还是实例,建议默认;

    3.Action:操作,第一个是要不要检查整个设计;第二个是在警告出做DRC标记;第三个是删除存在的

    DRC标记;第四个,一般不选,没搞懂啥意思。

    4.Design Rules:设计规则,第一个是运行电气规则;第二个是运行物理规则。

    5.Report File :报告的输出路径

    在这里插入图片描述

    图3:规则检查选项

    2.2.电气规则

    1.Electrical Rules:

    1.1. check single node nets——检查单节点网络;

    1.2. check unconnected bus net——检查未连接的总线网络;

    1.3. check no driving source and Pin type connect——检查驱动接收等Pin Type的特性,这些在高速仿真时用到;

    1.4. check unconnected pins——检查未连接的管脚;

    1.5. check duplicate net names——检查重复的网络名称;

    1.6. check SDT compatibility——检查SDT兼容性;

    1.7. check off-page connector connect——检查跨页连接的正确性;

    1.8. check hierarchical port connect——检查层次图的连接性;

    2.Reports:

    2.1. Report all net names——导出所有网络的名称;

    2.2. Report misleading tap connection——导出误导的分接连接,不明白;

    2.3. Report off_grid object——导出网格对象;

    2.4. Report hierarchical ports and off-page connection:导出分层端口和分页图纸间接口的连接;

    在这里插入图片描述

    图4:电气规则

    2.3.物理规则

    1.Physical Rules:

    1.1. check power pin visible——检查电源引脚可视性;

    1.2. check missing pin number——检查是否有丢失的Pin numbers;

    1.3. check missing/illegal PCB footprint property——检查缺失或者不符合规则的PCB封装库定义。没

    有此项规则导入原理图导入PCB时可能会出项许多问题。

    1.4. Check Normal Convert view sync ——检查不同视图下的Pin numbers的一致性。

    1.5. Check power ground short——检查电源、地短接。

    1.6. Check incorrect Pin_Group assignment——检查Pin_Group属性的正确性;

    1.7. Check Name Prop consisrency——检查名称属性的一致性;(猜的,Prop=Property)

    1.8. Check high speed props syntax——检查高速props语法有无错误;

    2.Custom DRC——自定义的DRC;

    3.Reports:

    3.1. Report visible unconnected power pin——导出可见的未连接电源引脚;

    3.2. Report invalid Refdes——导出无效的参考编号;

    3.3. Report unused part package——导出未使用的部分封装;

    3.4. Report indentical part reference——导出相同元件的编号;

    在这里插入图片描述

    图5:物理规则

    2.4.ERC Matrix

    1.ERC:Electrical Rule Checker,电气规则检查矩阵。

    2.不同属性的管脚相连是不报错。

    3.可以选择不同的报错类型。W:警告 , E:错误。

    在这里插入图片描述

    图6:ERC Matrix

    4.点击确定,下图选择Yes

    在这里插入图片描述
    图7:选择Yes

    3.DRC Reports

    1.箭头1,原理图名称

    2.箭头3,DRC错误警告信息。

    3.箭头4,相应原理图的名称,我这里为了方便大家学习,给原理图取名:4。

    4.箭头5,警告位于,原理图中的坐标位置。

    在这里插入图片描述

    图8:DRCReport

    5.箭头2,检查的类型,和所选的检查项是一一对应的。上图8中箭头2所指的检查类型,是下图9中箭头所选项。

    在这里插入图片描述
    图9:Check no driving source and Pin type conflicts

    展开全文
  • 设计规则检查 (DRC) 是一项强大的自动功能,它可以检查设计逻辑和物理的完整性。检查是针对任何或所有启用的设计规则,并且可以在您设计时在线检查,并/或以批量的方式检查,这样结果会列在 消息 面板中,并生成一个...
  • Date and Time : 01/11/21 20:50:32 -------------------------------------------------- Checking Schematic: Airplane //检查...Checking Electrical Rules //检查电气规则 Checking For Single Node Nets
    Date and Time : 01/11/21 20:50:32
    
    --------------------------------------------------
    Checking Schematic: Airplane			//检查的原理图项目名称
    --------------------------------------------------
    Checking Electrical Rules 					//检查电气规则
    
    Checking For Single Node Nets          //检查单节点网络
    
    Checking For Unconnected Bus Nets  //检查未连接的总线网络
    
    Checking Physical Rules 					//检查物理规则
    
    Checking Pins and Pin Connections   //检查引脚和引脚连接
    
    --------------------------------------------------
    Checking Schematic: Airplane
    --------------------------------------------------
    
    INFO(ORCAP-2242): Checking Incorrect Pin Group Assignment	//检查错误的Pin组分配
    
    Report for Invalid References				//报告无效引用
    
    Report for Duplicate References			//重复参考资料报告
    
    --------------------------------------------------
    Checking Entire Design: AIRPLANE 
    --------------------------------------------------
    
    Checking Power Pin Visibility  		 //检查电源引脚可见度
    
    Checking Normal Convert View Sync  	//检查正常转换视图同步
    INFO(ORCAP-36105): Checking Missing Pin Numbers  //检查丢失的Pin数目
    Checking Device with Zero pins  
    INFO(ORCAP-36101): Checking Missing PCB Footprint Property //检查丢失的PCB足迹属性
    
    Checking Name Property for Hierarchical Instances  //检查分级实例的Name属性
    
    INFO(ORCAP-2211): Check High Speed Properties Syntax  //查看高速属性语法
    
    INFO(ORCAP-2212): Check Power Ground Mismatch   //检查电源接地不匹配
    QUESTION(ORCAP-1589): Net has two or more aliases - possible short? U5,VDD3  VDD3  3V3
                        Airplane, PAGE1  (40.64, 142.24) 
    QUESTION(ORCAP-1589): Net has two or more aliases - possible short? U2,VOUT  VOUT  3V3
                        Airplane, PAGE1  (170.18, 17.78) 
    QUESTION(ORCAP-1589): Net has two or more aliases - possible short? U5,VDD_1  VDD_1  3V3
                        Airplane, PAGE1  (109.22, 185.42) 
    QUESTION(ORCAP-1589): Net has two or more aliases - possible short? U5,VDDA  VDDA  3V3
                        Airplane, PAGE1  (40.64, 154.94) 
    QUESTION(ORCAP-1589): Net has two or more aliases - possible short? U3,VDD  VDD  3V3
                        Airplane, PAGE1  (63.50, 68.58) 
    QUESTION(ORCAP-1589): Net has two or more aliases - possible short? U3,VDD_IO  VDD_IO  3V3
                        Airplane, PAGE1  (63.50, 71.12) 
    QUESTION(ORCAP-1589): Net has two or more aliases - possible short? U4,VDD  VDD  3V3
                        Airplane, PAGE1  (104.14, 66.04) 
    QUESTION(ORCAP-1589): Net has two or more aliases - possible short? U4,VLOGIC  VLOGIC  3V3
                        Airplane, PAGE1  (104.14, 63.50) 
    QUESTION(ORCAP-1589): Net has two or more aliases - possible short? U1,3.3V  3.3V  3V3
                        Airplane, PAGE1  (58.42, 43.18) 
    QUESTION(ORCAP-1589): Net has two or more aliases - possible short? U5,VDD_2  VDD_2  3V3
                        Airplane, PAGE1  (109.22, 165.10) 
    QUESTION(ORCAP-1589): Net has two or more aliases - possible short? U5,VSS_2  VSS_2  GND
                        Airplane, PAGE1  (109.22, 167.64) 
    QUESTION(ORCAP-1589): Net has two or more aliases - possible short? U5,VSSA  VSSA  GND
                        Airplane, PAGE1  (40.64, 152.40) 
    QUESTION(ORCAP-1589): Net has two or more aliases - possible short? U5,VSS-3  VSS-3  GND
                        Airplane, PAGE1  (109.22, 142.24) 
    QUESTION(ORCAP-1589): Net has two or more aliases - possible short? U2,VIN  VIN  VB
                        Airplane, PAGE1  (129.54, 17.78) 
    
    Reporting Unused Refdes in multiple part packages
    Part	                       Quantity	                       Reference
    
    

    ATTN:
    1,一般DRC检查的时候有警告warning不用担心,不用管一般都没事
    2,一定看到error一定要去找出错误,确保原理图的正确性

    展开全文
  • 版图DRC验证

    千次阅读 2020-03-14 11:16:50
    Dracula DRC验证 DIVA 简单易用,过程完整较大规模的版图验证速度...复制规则文件 dracula.drc到工作目录 生成版图GDC文件:File-Export-Stream;stream out窗口中的gds名称要与单元名称一致,路径也是drc的工作路...

    Diva DRC验证

    1. 首先将diva的所有规则文件复制到设计库目录
    2. 点击verify-drc
    3. 设置switch names(all), rules files,rules library,machine(local)
    4. 使用verify-masker-explain点击高亮框显示错误提示。

    Dracula DRC验证

    • DIVA 简单易用,过程完整较大规模的版图验证速度很慢
    • Dracula 运算速度很快,功能强大;能提取和验证较大电路

    DRC流程如下图

    DRC流程图

    具体步骤

    1. 复制验证文件
      创建DRC文件夹
      复制规则文件 dracula.drc到工作目录
    2. 生成版图gds文件:File-Export-Stream;stream out窗口中的gds名称要与单元名称一致,路径也是drc的工作路径;其他的选项对应选择我们设计的单元,最后点击translate
    3. 修改规则文件:indisk后改为刚刚生成的gds文件(.gds),primary后改成gds文件中的单元名。保存退出。
    4. 预运行:在终端中输入PDRACULA,路径为工作目录drc;在PDRACULA中输入/g 验证文件名;完成后输入/f,生成jxrun.com;最后在终端中输入./jxrun.com执行可执行文件,Dracula工具就会按照设计规则文件制定的规则进行drc验证,如果显示THE END OF PROGRAM表示验证完成。

    PDRACULA是一个预处理器,负责检查规则文件中有无语法错误,编译规则文件并存储到jxtun.com文件中,该文件包含提供Dracula任务的命令,从库至运行目录建立符号连接,并将它放入jxrun.com文件中

    1. 显示和修改DRC错误:进入layout edit窗口,点击launch-Dracula Interactive命令;选择DRC菜单下面的setup窗口,在data path中填写验证路径,点击ok,会弹出一系列的窗口
    2. 显示和修改DRC错误:选择rules layer window窗口,鼠标选取某条错误打开;View
      drc error,点击explain弹出错误解释;点击fit current error放大错误并且高亮显示;修改之后点击fix按钮,高亮清除;点击next修改下一处,点击next rule对下一条错误修正;全部修改后再次生成gds文件,重复进行drc验证。

    总结 dracula drc验证步骤

    1. 复制验证文件
    2. 生成版图的gds文件
    3. 修改验证文件
    4. Dracula预运行
    5. 执行DRC验证
    6. 显示和修改DRC错误
    展开全文
  • 选中设计完成的DSN文件,选择Tool->Design Rule Check,弹出下面对话框,详解如下。 一、Design Rule Check对话框选项详解 Design Rules Options tab Set the scope, mode and type of design...

    目录

    一、Design Rule Check对话框选项详解

    1)Design Rule Options选项详解

    2)Electrical Rules(电气规则检查)选项详解

    3)Physical Rules(物理规则检查)选项详解

    4)ERC Matrix tab(ERC 矩阵选项卡)选项详解


    选中设计完成的DSN文件,选择Tool->Design Rule Check,弹出下面对话框,详解如下。

    一、Design Rule Check对话框选项详解

    Design Rules Options tab

    Set the scope, mode and type of design rule (electrical and / or physical) test options for the design rules check.

    为设计规则检查设置设计规则(电气和/或物理)测试选项的范围、模式和类型。

    Electrical Rules tab

    Set the electrical design rule checks and reports to be generated from the check.

    设置电气设计规则检查和从检查生成的报告。

    Physical Rules tab

    Set the physical design rule checks and reports to be generated from the check.

    设置物理设计规则检查和从检查生成的报告。

    ERC Matrix tab

    Set the matrix rules used during the design rules check.

    设置在设计规则检查期间使用的矩阵规则。

     

    1)Design Rule Options选项详解

    Scope

    Select the scope of the design rules check. The scope can cover the entire design, or the selected schematic folder.

    If you run Design Rules Check on a single schematic page, Capture checks all pages in the entire schematic folder, which ensures that all nets on the schematic page are valid.

    选择设计规则检查的范围。范围可以覆盖整个设计或选定的原理图文件夹。
    如果在单个原理图页面上运行设计规则检查,Capture 会检查整个原理图文件夹中的所有页面,以确保原理图页面上的所有网络均有效。

    Mode

    Specify to check either instances or occurrences. Capture automatically sets this option based on the project type. All designs default to use instances. If a PCB or Schematic design is complex or has occurrence properties, the default shifts to occurrences. Capture recommends the preferred mode, which you can override.

    指定检查实例或事件。 Capture 会根据项目类型自动设置此选项。所有设计默认使用实例。如果 PCB 或原理图设计很复杂或具有出现属性,则默认设置为出现。 Capture 推荐首选模式,您可以覆盖该模式。

    Action

    Specifies either a design rules check, deletion of existing DRC markers or creating DRC markers for warning.

    The DRC markers are automatically deleted when you run a subsequent design rules check.

    Use the Ignore DRC Warnings option to specify any DRC Warnings that you do not want to be checked during the DRC check and netlisting. For example, to ignore the ALG0051 or ALG0016 warnings during netlist, specify these in the Ignore Warnings dialog.

    You can select the Preserve waived DRC to retain the DRC waiver settings for a design. When you waive a DRC, it is not included in the DRC report. Setting this option ensures that the waived DRCs are not shown when you run DRC on the design.

    指定设计规则检查、删除现有 DRC 标记或创建警告的 DRC 标记。
    当您运行后续设计规则检查时,会自动删除 DRC 标记。
    使用 Ignore DRC Warnings 选项指定在 DRC 检查和网表列出期间不希望检查的任何 DRC 警告。例如,要在网表期间忽略 ALG0051 或 ALG0016 警告,请在“忽略警告”对话框中指定这些警告。
    您可以选择 Preserve waived DRC 以保留设计的 DRC 豁免设置。当您放弃 DRC 时,它不会包含在 DRC 报告中。设置此选项可确保在设计上运行 DRC 时不会显示放弃的 DRC。

    Design Rules

    Select the type of rules to run, electrical and / or physical.

    选择要运行的规则类型,电气和/或物理。

    Report file

    Specify the path and file name for the report.

    指定报告的路径和文件名。

    View Output

    Open the design rules check report file in a text editor.

    在文本编辑器中打开设计规则检查报告文件。

    Browse

    Displays a standard Windows dialog box for selecting files.

    显示用于选择文件的标准 Windows 对话框。

     

    2)Electrical Rules(电气规则检查)选项详解

    Electrical Rules(电气规则检查)

    Check single node nets

    Check if the design contains any nets with only one connection. 

    检查设计是否包含任何只有一个连接的网络。

    Check no driving source and Pin type conflicts

     

    检查无驱动源和引脚类型冲突

    Check duplicate net names

    Check if the design contains any duplicate net names.

    检查设计是否包含任何重复的网络名称。

    Check off-page connector connections

    Verify that off-page connector nets on a schematic page match those on other schematic pages.

    验证原理图页面上的页外连接器网络是否与其他原理图页面上的匹配。

    Check hierarchical port connections

    Verify that hierarchical pins in a hierarchical block match hierarchical ports in the child schematic folder or folders.

    Errors are generated if the number of hierarchical ports and hierarchical pins differ between the parent and child schematic folders. Also generates errors if the types of hierarchical ports are not identical between the parent and child schematic folders.

    验证分层模块中的分层引脚是否与子原理图文件夹中的分层端口匹配。如果父原理图文件夹和子原理图文件夹之间的分层端口和分层引脚的数量不同,则会生成错误。如果父逻辑示意图文件夹和子逻辑示意图文件夹之间的分层端口类型不同,也会产生错误。

    Check unconnected bus nets

    Check for and reports all unconnected bus nets. This check will run for all unconnected bus nets across schematics in a design.

    检查并报告所有未连接的总线网络。此检查将针对设计中原理图上的所有未连接的总线网络运行。

    Check unconnected pins

    Check for any pins on the design that are unconnected or do not have no-connect attached.

    检查设计上是否有任何未连接或未连接的引脚。

    Check SDT compatibility

    Check for SDT compatibility.

    检查 SDT 兼容性。

     

    Custom DRC

    Run custom DRC

    Select to run custom DRCs.

    选择运行自定义 DRC。

    Configure Custom DRC

    Click to launch the Custom Design Rule Checker to select custom TCL DRCs that you want to run.

    单击以启动自定义设计规则检查器以选择要运行的自定义 TCL DRC。

    Reports

    Report all net names

    List the names of all nets in the report file.

    列出报告文件中所有网络的名称。

    Report off-grid objects

    List all objects that are on Fine grid in the report file.

    列出报告文件中精细网格上的所有对象。

    Report hierarchical ports and off-page connectors

    List all hierarchical ports and off-page connectors in the report file.

    列出报告文件中的所有分层端口和页外连接器。

    Report misleading tap connections

    Checks for and reports those signals that are wrongly connected through a Bus Tap to a bus. Also checks for missing bus taps.

    检查并报告那些通过总线分路器错误连接到总线的信号。还检查缺少的总线分接头。

     

    3)Physical Rules(物理规则检查)选项详解

     

    Physical Rules

    Check power pin visibility

    Check if the visibility property of a power pin on one section of multi-section part is different from the corresponding power pin on another section of the part.

    检查多段零件的一个部分上的电源引脚的可见性属性与零件另一部分上相应的电源引脚的可见性属性是否不同。

    Check missing/illegal PCB Footprint property

    Check if the PCB footprint property on a part is missing or the property defined is illegal.

    检查部件上的 PCB 封装属性是否缺失或定义的属性是否非法。

    Check Normal Convert view sync

    Check if the pin numbers on the normal view of a part are different from the pin numbers on the convert view.

    检查零件正常视图上的引脚编号是否与转换视图上的引脚编号不同。

    Check incorrect Pin_Group assignment

    Check if all pins in same pin group in a part are of the same type.

    检查零件中同一引脚组中的所有引脚是否为同一类型。

    Check high speed props syntax

    Check the syntax of the high speed properties of the nets in the design.

    检查设计中网络的高速属性的语法。

    Check missing pin numbers

    Check if any part on the design has missing pin numbers.

    检查设计中是否有任何部分缺少引脚号。

    Check device with zero pins

    Check if any part on the design has no pin on the part.

    检查设计上的任何部件是否在部件上没有引脚。

     

    Check power ground short

    Check if the type of power pin name inside a part is connected to a net on the schematic with a different name.

    检查部件内的电源引脚名称类型是否连接到原理图上具有不同名称的网络。

    Check Name Prop consistency

    Check if the occurrences of a hierarchical block have the same "Name" property.

    检查分层块的出现是否具有相同的“名称”属性。

     

    Reports

    Report Visible unconnected power pins

    List the names of all visible unconnected power pins.

    列出所有可见的未连接电源引脚的名称。

    Report unused part packages

    List the names of any unused part packages.

    列出任何未使用的零件包的名称。

    Report invalid packaging

    List any invalid packaging.

    列出任何无效的包装。

    Report identical part references

    List any identical part references.

    列出所有相同的零件参考。

     

    4)ERC Matrix tab(ERC 矩阵选项卡)选项详解

    Matrix

    Set the rules used by the Design Rules Check when testing connections between pins, hierarchical blocks, and hierarchical ports.

    The pins, hierarchical ports, and off-page connectors are listed in columns and rows in the table. A test is represented by the intersection of a row and column. Either the intersection of a row and column is empty, or it contains a "W" or an "E." An empty intersection represents a valid connection, a "W" is a warning, and an "E" represents an error.

    You can cycle through these three settings by pointing to an intersection and clicking the mouse button until the desired setting displays. You can also type W for warning, E for error, and N for an empty intersection. In addition to these keys, you can use the arrow keys to select other intersections.

    设置设计规则检查在测试引脚、分层模块和分层端口之间的连接时使用的规则。
    引脚、分层端口和页外连接器列在表的列和行中。测试由行和列的交集表示。行和列的交叉点要么是空的,要么包含“W”或“E”。空交点代表有效连接,“W”代表警告,“E”代表错误。
    您可以通过指向一个交叉点并单击鼠标按钮来循环浏览这三个设置,直到显示所需的设置。您还可以输入 W 表示警告,E 表示错误,N 表示空交叉点。除了这些键之外,您还可以使用箭头键来选择其他交叉点。

    Restore defaults

    Restore the ERC matrix to its default values.

    将 ERC 矩阵恢复为其默认值。

    编辑半天时间,祝大家开心,Enjoy:)

    展开全文
  • 1、版图设计规则检查(DRC) 1.1  设计规则检查概述 ...DRC文件即综合考虑电学性能与可靠性限制,按照工艺过程所要求的复杂限制来描述版图几何图形关系的规则文件。线宽、间距和覆盖规则是DRC
  • 此问题在PCB文件中表现为如下现象: 此问题出现原因: 焊盘之间的间距小于安全间距,违反了电气规则中的Clearance规则。 解决方案: 将Clearance规则该小。 操作: 设计->规则(DR) 再次运行DRC,问题解决。...
  • DRC就是检查设计是否满足所设置的规则。需要检查什么,其实都是和规则相对应的,在检查某个选项时,请注意对应的规则是否使能打开。...① 创建报告文件:执行完DRC之后,Altium Designer会创建一个...
  • 第六章 PCB 的 DRC 检查、... · 启动 DRC:菜单栏中的工具(Tools)- 设计规则检查(Design Rule Check),弹出设计规则检查器; · 检查电气规则:需要勾选 Rules To Check(待检查的规则)- Electrical(电...
  • 当我们从版图文件中读取数据并生成我们基于角勾链的数据模式后,下一步就是在我们的版图上进行DRC(设计规则检查),接下来让我们看一下magic是如何进行常用的DRC的。 DRC部分涉及的源码主要有以下几个源文件 drc.h ...
  • 原理图规则检查(DRC)   在生成网表之前肯定需要一个完全正确无误的原理图,因此先对原理图进行规则检查。   回到原理图根目录界面,选中原理图文件   点击Tools ->Design rule check,弹...
  • Allegro设计PCB文件的时候,进行DRC检查,如果报错:Package to Package Spacing ,是否会影响实际使用,实践经验表明不影响。 1、该规则是软件进行元器件间距检查时候用到的,安全距离取得很大,对于开发PCB人员来...
  • SMIC035工艺文件

    2013-07-11 13:25:54
    正规SMIC035的工艺文件,是设计规则命令文件,可以运行DRC的。
  • 版图提取文件的介绍

    2020-12-09 12:09:10
    下面是它的简单介绍:首先,同DRC一样,extract文件的最开始同样是这样一条语句:ivIf(switch(“extract?”) then它相当于一个条件转移语句,当有extract这个命令时,执行下面的规则,否则跳转到另外的循环。...
  • 拼板操作以及Gerber文件的导出

    千次阅读 2020-04-20 23:28:05
    DRC就是检查设计是否满足所设置的规则。一个完整的PCB设计必须经过各项电气规则检查,常见的检查包括间距、开路及短路检查,更加严格的还有差分对、阻抗线等检查。 通常设置如下两个地方: < 2 > 丝印的调整 ...
  • protel PCB布线规则详解

    2008-12-04 15:22:27
    四、打开所有要用到的PCB 库文件后,调入网络表文件和修改零件封装 五、布置零件封装的位置,也称零件布局 六、根据情况再作适当调整然后将全部器件锁定 七、布线规则设置 八、自动布线和手工调整 九、切换到单层...
  • 请注意,此处提供的设计规则构成了我们制造能力的限制。 特别是与自动布线器结合使用时,不能保证电路板可以正常工作。 因此,如果可能,请尽量不要利用最小的drc。 您将在找到的所有其他内容 执照 AISLER支持文件...
  • PCB后期处理及生产文件输出

    千次阅读 2018-04-04 16:57:15
     DRC检测:工具--&gt;设计规则检测(将数值500--&gt;50000)--&gt;运行;B. (messages)if error--&gt;修改;else none;C. 添加丝印(按键P+String):板子名字+版本号+姓名+时间;D. 输出...
  • 修复了DRC标记反钻停止层的最小环形环违规时的问题。 27661 添加了在交互式路由期间从Ctrl + L热键打开的下拉菜单中直接选择首选图层的功能。 27662 添加了在交互式路由期间使用数字键盘键选择所需图层的功能。 ...
  • DRC规则已配置)。 计时器停止时或DRC运行之后,必须有0条未路由的路由。 对于此挑战,无法移动任何组件或打击垫。 时间如何计算? 从按下LiveSplit全局热键到再次按下它为止的时间。 为了适应各种速度的...
  • 一.DRC 的说明编辑好的验证文件都存在..\export\home\wmy\myLib\ 下,...先介绍设计规则检查DRC,单击第一个子菜单DRC就会弹出DRC的对话框。如下:screen.width-333)this.width=screen.width-333" border=0>Checking M
  • 版图提取EXT

    2020-03-15 11:02:24
    什么是版图提取 ...同样需要在设计库根目录中运行,规则文件为DIVA.ext 提取方法 复制规则文件到根目录 点击verify-ext 设置参数(大体与drc相同) 提取完成后自动升成视图文件view,类型为ex...
  • AD操作整理(部分)

    2020-08-23 21:50:58
    文章目录AD各类操作各项注意如何设置多层板?AD快捷键设置:如何将原理图和PCB关联?如何从PCB找原理图的...ALL Objects 的说明:覆铜检查DRC规则检查丝印导入logo拼版什么是V-CUT?什么是邮票孔?装配图的输出BOM文件
  • Altium Designer速成笔记

    2021-02-01 14:04:34
    就叫标题吧软件基本介绍工程常见文件后缀基本设置系统设置原理图设置PCB设置库的创建原理图库--- .SchLib封装库--- .PcbLibPCB设计规则PCB布局布线常规操作DRC设计规则检查画板子实战新建工程编译原理图封装匹配检查...
  • 运行原理图DRC检查,确保原理图文件无逻辑错误 原理图每个器件都有标号且规则正确 每个器件对应全部添加了封装信息,否则后面会出错 一、生成Netlist文件 Cadence原理图与Allegro PCB之间的...
  • 类比做房子 1:建立一个工程文件 相当于搭建一个地基 2:在工程文件下建立原理图文件和PCB文件 相当于...6:进行连线 对电源线应尽可能的粗,电源回路尽可能的小,对需要注意的信号线要尽可能的短 设计规则检查(DRC
  • PCB设计过程中AD使用流程详解(超详细)

    万次阅读 多人点赞 2018-12-13 19:25:38
    PCB设计过程中AD使用流程详解(超详细) 1.设计前期部分 规则设定: ...PCB-editor-General-drc(在线drc,短路报错)  -snapto center -smartsnap(勾选) Other-rotation(旋转角度) cursor type(指针...
  • 文章目录实验目的实验方法实验设备实训过程简介pcb加工工艺流程PCB工艺详细流程绘制前准备1、下载相关库绘制原理图1、新建项目2、加载元器件库3、原理图的绘制4、编译检查绘制PCB1、新建PCB文件2、绘制PCB的准备3、...

空空如也

空空如也

1 2 3
收藏数 60
精华内容 24
关键字:

drc规则文件