精华内容
下载资源
问答
  • D型触发器

    千次阅读 2010-08-03 10:50:00
    位元移位寄存器D 触发器 锁存器 是一种基本的记忆器件,它能够储存一位元的数据。由于它是一种时序性的电路,所以并不需要时钟输入,它会根据输入来改变输出。 触发器不同于锁存器,它是一种时钟控制的...

    D 触发器

    由J-K 触发器组成的二进制计数器

    8 位元移位寄存器

    D 触发器

    锁存器 是一种基本的记忆器件,它能够储存一位元的数据。由于它是一种时序性的电路,所以并不需要时钟输入,它会根据输入来改变输出。

    触发器不同于锁存器,它是一种时钟控制的记忆器件,触发器具有一个控制输入讯号 (CLOCK)。CLOCK讯号使触发器只在特定时刻才按输入讯号改变输出状态。若触发器只在时钟CLOCK由L到H (H到L) 的转换时刻才接收输入,则称这种触发器是上升沿 (下降沿) 触发的。

    触发器可用来储存一位的数据。通过将若干个触发器连接在一起可储存多位元的数据,它们可用来表示时序器的状态、计数器的值、电脑 记忆体中的ASCII码或其他资料。

    D触发器是最常用的触发器之一。对于上升沿触发D触发器来说,其输出Q只在CLOCK由L到H的转换时刻才会跟随输入D的状态而 变化,其他时候Q则维持不变。图1显示了上升沿触发D触发器的时序图,表1则是其真值表。

    图 1: 上升沿触发D触发器的时序图

    表 1: D触发器的真值表

    SET和RESET是D触发器中额外两个可以屏蔽时钟操作的输入。D触发器正常工作情况下,SET和RESET均必须设为1。

    最早的电子触发器于1919年发明。现今在时序控制系统中,最常用的四种触发器分别为:T型触发器、S-R触发器、J-K触发器 及D触发器。


    由J-K 触发器组成的二进制计数器

    计数器是一种可储存或显示特定事件发生次数的器件,通常与时钟讯号有关。在电子学中,计数器可利用简单的记忆器件来制作,如触发器等。

    J-K触发器是最常用的触发器之一。表2是下降沿触发J-K触发器的真值表。

    表 2: J-K 触发器的真值表

    在图2中,四个下降沿触发J-K触发器以串接模式连接在一起,构成一个二进制计数器。其中每个触发器的输出Q都被连接到下一个触 发器的时钟输入CLOCK,根据真值表将每个触发器的输入J和K均设定为1,因此触发器在时钟CLOCK每次由H到L的转换时刻都会改变其状态。

    图 2: J-K 触发器所组成的计数器的时序图

    在这个二进制计数器中,四个输出A至D表示一个4位元二进制数,其中A是最低有效位元 (LSB) 而D是最高有效位元 (MSB)。

    这个4位元二进制数随著每个时钟CLOCK周期的到来而递增1。计数器由 (0)10 数至 (15)10,又再返回 (0)10 并一直循环下去,见表3。

     

    十进制 二进制
    D C B A
    0 0 0 0 0
    1 0 0 0 1
    2 0 0 1 0
    3 0 0 1 1
    4 0 1 0 0
    5 0 1 0 1
    6 0 1 1 0
    7 0 1 1 1
    8 1 0 0 0
    9 1 0 0 1
    10 1 0 1 0
    11 1 0 1 1
    12 1 1 0 0
    13 1 1 0 1
    14 1 1 1 0
    15 1 1 1 1

    表3: 4位元二进制计数器的真值表


    8 位元移位寄存器

    在数码 电路中,寄存器被用作储存数据用,寄存器通常由两个或两个以上具有共同时钟 (CLOCK) 输入的触发器所组成。在电脑中,寄存器常用作储存一连串的位元 (或称位元组) 的数据。

    移位寄存器是一种多位元的寄存器,在每一个CLOCK的转换时刻,寄存器中的数据进行一位元的移位。移位寄存器中一组触发器以串 接的形式相连,即每个触发器的输出都连接到下一个触发器的输入。因此,每次时钟输入被触发时,数据会逐一移向下一个触发器。

    对一个8位元移位寄存器来说,在每个CLOCK由L至H的转换时刻,移位寄存器读取输入DATA并把它传送至输出A0。A0至 A6各个位元的原有数值将移至下一位元 (即A0移至A1,A1移至A2,……,A6移至A7),而A7的数值将被移出寄存器,表1说明了寄存器的运作过程。

     

    A0 A1 A2 A3 A4 A5 A6 A7
    初始状态 0 0 0 0 0 0 0 0
    时钟周期 1 1 0 0 0 0 0 0 0
    时钟周期 2 0 1 0 0 0 0 0 0
    时钟周期 3 0 0 1 0 0 0 0 0
    时钟周期 4 0 0 0 1 0 0 0 0
    时钟周期 5 0 0 0 0 1 0 0 0
    时钟周期 6 0 0 0 0 0 1 0 0
    时钟周期 7 0 0 0 0 0 0 1 0
    时钟周期 8 0 0 0 0 0 0 0 1

    表 4: 在8个时钟周期中,移位寄存器的移位过程

    移位寄存器的输入和输出可以是串行或并行模式。串行输入的意思是设备逐一位元读入数据,而并行输出的意思是所有位元同一时间作为 输出。例如,一个串行输入、并行输出的移位寄存器逐一位元读入数据,而所有输出位元同一时间被输出。

    大部份电路以多个位元的并行模式工作,而串行接口则具有结构简单的优点,所以需要有一种设备──移位寄存器来完成串行接口和并行 接口之间的转换。

    移位寄存器可作为简单的延时电路。在不同的输出端 (A0至A7) 可以得到在不同时钟周期延时下的DATA讯号。

    数 码实验室
    展开全文
  • 7、边沿触发-D型触发器

    千次阅读 2020-03-24 23:08:05
    提到了水平触发的D型触发器,它的特点就是在时钟为低电平的时候,数据输入是无效的,只有当时钟为高电平I的时候,数据的输入才会输出到Q。 有时候,需要另外一种触发方式,即边缘触发。对边沿触发器而言,只有当时...

    <6>提到了水平触发的D型触发器,它的特点就是在时钟为低电平的时候,数据输入是无效的,只有当时钟为高电平I的时候,数据的输入才会输出到Q。

    有时候,需要另外一种触发方式,即边缘触发。对边沿触发器而言,只有当时钟从0跳变到1时,才会引起输出的改变。边沿触发的D型触发器,它由两级R-S触发器按如下方式连接而成。

    时钟端的输入既控制着第一级R-S触发器,也控制着第二级,但是要注意的是时钟信号在第一级中进行了取反操作,这意味着除了当时钟信号为0时保存数据外,第一级R-S触发器和D型触发器工作原理完全一致。

    进一步分析:

    1、非工作状态下,其数据和时钟输入均为0,且Q的输出也为0

    2、使数据端输入1,则改变了第一级触发器的状态,因为时钟输入取反变为1。

          但是第二级触发器状态保持不变,因为时钟输入仍然为0。

    3、现在把时钟输入变为1,这就引起了第二级触发器输出的改变,使Q输出变为1。

          不同点在于,无论数据端输入发生何种变化都不会影响Q的输出。

    因此,只有在时钟输入从0变为1的瞬间,Q的输出才发生改变。

    因此,它的真值表表示为如下(向上箭头表示从0变为1,称之为正跳变。反之就是负跳变):

    它的符号如下所示,小三角符号表示触发器是边沿触发。

     

    下面展示一下使用边沿D型触发器的电路,回想前面提到的振荡器,它总是周期的输出0和1变化。把振荡器的输出作为边沿D型触发器的时钟输入,而触发器的<Q反>输出又作为自己的数据端输入,电路图如下所示:

    电路刚启动的时候,假设时钟的输入等于0且Q的输出也为0,那么Q反的输出则为1,而Q反是和D端输入相连接的。

    当时钟从0变为1,Q的输出则与D的输入相同

    现在时钟输入为1,如下表所示:

    当时钟输入变为0,不会影响到输出,如下表所示:

    现在时钟又变为1。由于D的输入为0,那么Q输出为0,且Q反输出为1。

    所以D的输入也变为1,如下表所示:

    以上的现象可以简单的总结为:每当时钟输入由0变为1时,Q端输出就会发生变化。下面的时序图可以更加清楚的说明这个问题。

    如果这个振荡器的频率是20Hz(即20个周期的时间为1秒),那么Q的输出频率为它的一半,即10Hz。由于这个原因,这种电路称之为分频器,它的Q反输出反馈到触发器的数据端输入D。

    当然,分频器的输出可以作为另外一个分频器的clk输入,并再一次进行分频。下面是三个分频器连接在一起的示意图:

    上面顶部4个信号变化规律如下图所示。

    这只是给出其中一部分,因为这个电路会重复上述过程周而复始地变化下去。如果在这幅图标上0和1的值,则会是如下:

    如果把该图顺时针旋转90度,然后从左往右记录下每一行的4位数字,则会如下表所示:

    可以看到,该电路具备有计数功能。把这8个触发器连接到一起,然后放入到一个盒子里面,构成一个8位计数器。

    每一个触发器的输出都是下一个触发器的时钟输入,这种必然会有一定的延时,更先进的计数器是“并行(同步)计数器”,这种计数器的所有输出是在同一时刻改变的。

     

    随着触发器功能的增加,它的结构也变得更加复杂,下面给出一个带有预置和清零功能的边沿性D触发器。

    它的真值表如下所示,当预置和清零都为0时候,它就是普通的边沿D触发器。

    电路图符号如下所示:

     

    以上,就是边沿D型触发器。

    展开全文
  • 用或非门构造D型触发器

    千次阅读 2019-12-19 20:33:29
    文章目录1 用或非门构造D型触发器 1 用或非门构造D型触发器 首先来看一下或非门: 我们可以使用两个或非门搭建出如下的电路: 下面分别对输入1和输入2可能的输入进行分析: 上图中两个输入都为1那么结果一定是0。...

    1 用或非门构造D型触发器

    首先来看一下或非门:
    在这里插入图片描述
    我们可以使用两个或非门搭建出如下的电路:

    在这里插入图片描述
    下面分别对输入1和输入2可能的输入进行分析:

    在这里插入图片描述
    上图中两个输入都为1那么结果一定是0。科门可以得到如下的表:
    在这里插入图片描述
    我们对电路进行如下改造:

    在这里插入图片描述
    输入3的值可能为0和1:
    在这里插入图片描述
    下面对输入3的值分别进行分析:
    在这里插入图片描述
    为了解决输入1和输入2不能同时为1的问题,我们对电路进行如下改造:

    在这里插入图片描述
    我们对上面的电路进行封装便得到了D型触发器:

    在这里插入图片描述


    参考资料:

    1. 深度学习:C/C++、计算机体系
    展开全文
  • 继电器的输出会改变输入,所以,闭合和断开状态不断的循坏,使得其产生振荡脉冲效果。反馈就是输出会影响输入...D型触发器 触发器让计算机具备“记忆”能力。如下的触发值为0的时候,可以让整个电路结构保持上次的...

    继电器的输出会改变输入,所以,闭合和断开状态不断的循坏,使得其产生振荡脉冲效果。反馈就是输出会影响输入的状态,即输出反馈给了输出。

    因为振荡产生的变化其实是要时间的,所以脉冲图按理如下应该带有斜度

    但是现在的技术已经使得振荡时间变得很短,如纳秒级别,亿万分之秒了,所以忽略不计了

    D型触发器

    触发器让计算机具备“记忆”能力。如下的触发值为0的时候,可以让整个电路结构保持上次的输出。

    展开全文
  • 74273是八D型触发器(带清除端),74373是八D锁存器(三态),它们都使用+5V电源(Vcc)。74273靠时钟端的上升沿对输入数据锁存,其余时间,即高电平、低电平和下降沿都保持之前的状态。而74373靠允许端的低电平对...
  • D型触发器仿真结果分析

    千次阅读 2019-09-03 22:35:17
    1. 1bitD型触发器verilog 程序 2.RTL等效电路图 3.仿真结果 当CLK上升沿的时候,q值变化,就是此时此刻d的数值(高低电平),当上升沿发生在高电平区间,q值就是高电平;当上升沿发生在低电平区间,q值就是低电平 ...
  • 6、电平触发-D型触发器

    千次阅读 2020-03-15 11:46:03
    已经了解了R-S触发器,它最大的特点就是它可以记住哪个输入端最终状态为1。 但是有时候,我们需要一种记忆能力更加强大的电路,例如它可以记住在某个特定时间点上的一个信号是0还是1。 在构造这个电路之前,先考虑...
  • D型触发器的verilog代码和Testbench的编写

    万次阅读 多人点赞 2016-09-14 18:44:21
    September 14, 2016 作者:dengshuai_super ...声明:转载请注明作者及出处。时序逻辑中为了响应不同的状态,需要对信号进行...存储信号的电路常用的有锁存器(Latches)和D触发器D-type Flip-Flop),前者使用时钟电
  • 74LS273 八D型触发器 功能介绍

    千次阅读 2017-12-06 13:40:07
    百度百科-D触发器 引脚介绍 74LS273芯片总共有18个引脚。 数据引脚 8个数据输入端,D1、D2、D3、D4、D5、D6、D7、D8,(其中D8是高位)。 8个输出端Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8,以8位...
  • 1.三态门 下面是程序、等效图和仿真结果。 上图为三态门的verilog程序;可以看出有一个变量是inout格式; 同时通过赋值 条件语句对dio赋值; 上图就是该三态门的...2.双级D触发器 下面三张分别为程序、等效图...
  • X-REL半导体公司,作为耐高温、高可靠性的半导体行业的创新领头羊,推出了两大针对数字应用的新产品,适用于要求极高的市场,如航空航天、工业、混合动力和电动汽车、运输、地热以及石油和天然气领域。...
  • 通过这个最简单的D型触发器,我们能更为深入的了解到寄存器的电路运行原理,可以通过这个电路你可以上升到了解内存卡,cpu的层次。面对cpu和内存你就不会再感到害怕,因为这个东西是组成内存卡与cpu缓存的最小单元。...
  • 基于Multisim14,绘制的JK触发器及D触发器构成计数型触发器仿真.
  • 根据题目的描述, 我们可以得到状态表: 状态表 X Q3 Q2 Q1 Q3* Q2* Q1* 0 0 0 0 0 1 0 0 0 0 1 × × × 0 0 1 0 ... ...
  • 电流CMOS脉冲D触发器设计
  •  74174、74LS174、74F174、74ALS174、74S174、74HC174、74C174 六D型触发器(带清除端)  74175、74LS175、74F175、74ALS175、74S175、74HC175、74C175 四D型触发器(带清除端)  74273、74L
  • 主从型D触发器的动态功耗同触发器内部节点上的信号跃迁情况和节点电容有关.基于D触发器的电路结构与MOS管参数,本文对主从型D触发器各个节点电容进行了计算.利用对各节点电容的计算值,便可估算在某一激励输入序列下的...
  • D触发器构造寄存器

    千次阅读 2019-12-24 13:45:31
    文章目录1 用D触发器构造寄存器...我们将D型触发器换成上升沿D型触发器就得到了上升沿触发寄存器: 1.3 循环移位寄存器 循环移位寄存器的结构如下: 我们在每个寄存器的输出端加上灯泡,就可以得到跑马灯的电路结...
  • 触发器

    2016-04-09 10:34:28
    针对不同场景,触发器的输入名称也会变化,比如从R-S触发器到电平触发的D型触发器, 1. R-S触发器 Reset-Set 复位/置位 功能表 数据端S 保持位R 输出Q 0 1 0 1 1 1 0 0 Q 1 0 ...
  • 文章目录1 用D触发器构造RAM存储器1.1 用D触发器构造RAM存储器1.2 地址译码器的搭建思路 1 用D触发器构造RAM存储器 1.1 用D触发器构造RAM存储器 ...之前学习的D型触发器实际上就是1位存储器: 我...
  •  74174、74LS174、74F174、74ALS174、74S174、74HC174、74C174 六D型触发器(带清除端)  74175、74LS175、74F175、74ALS175、74S175、74HC175、74C175 四D型触发器(带清除端)  74273、74L
  • 1. 单路D型触发器如图 2. 功能图 3.引脚信息 4.真值表 5.仿真原理图, 单路D触发器只有一个D和Q,无Q‾\overline{\text{Q}}Q​,仿真图中无单路用多路代替。 1.初始上电状态 2.按按键

空空如也

空空如也

1 2 3 4 5 ... 11
收藏数 212
精华内容 84
关键字:

d型触发器